JPH0462973A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0462973A JPH0462973A JP2173003A JP17300390A JPH0462973A JP H0462973 A JPH0462973 A JP H0462973A JP 2173003 A JP2173003 A JP 2173003A JP 17300390 A JP17300390 A JP 17300390A JP H0462973 A JPH0462973 A JP H0462973A
- Authority
- JP
- Japan
- Prior art keywords
- electrons
- blocker
- anode
- cathode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000000694 effects Effects 0.000 claims abstract description 31
- 238000002109 crystal growth method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 14
- 230000001427 coherent effect Effects 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- 238000005530 etching Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000005642 Aharonov-Bohm effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子の干渉効果を利用した半導体装置に関し
、各種の量子干渉デバイスに適用して好適なものである
。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device that utilizes the interference effect of electrons, and is suitable for application to various quantum interference devices.
本発明は、電子の干渉効果を利用した半導体装置におい
て、電子が真空中を走行するように構成することによっ
て、室温でも動作可能なＡＢ効果トランジスタその他の
量子干渉デバイスを実現することができるようにしたも
のである。The present invention makes it possible to realize AB effect transistors and other quantum interference devices that can operate even at room temperature by configuring a semiconductor device that utilizes the interference effect of electrons so that electrons travel in a vacuum. This is what I did.
最近の極微細構造作製技術の進歩に伴い、電子波の干渉
を利用した量子干渉デバイスの研究が活発に行われてい
る。例えば、アハラノフ（Ａｈａｒｏｎｏｖ）−ボーム
（Ｂｏｈｍ）効果を利用した量子干渉トランジスタ（以
下、ｒＡＢ効果トランジスタ」という）として、ΔｌＧ
ａＡｓ ／ ＧａＡｓダフ゛ルヘテロ接合を用いたもの
が提案されている（例えば、ＴｅｃｈｎｉｃａｌＤｉｇ
ｅｓｔ ｏｆ ＩＩｉＤＭ ８６． ｐｐ、７６−７９
）。With recent advances in ultrafine structure fabrication technology, research on quantum interference devices that utilize interference of electronic waves is being actively conducted. For example, as a quantum interference transistor (hereinafter referred to as rAB effect transistor) using the Aharonov-Bohm effect, ΔlG
A method using aAs/GaAs double heterojunction has been proposed (for example, Technical Dig
est of IIIiDM 86. pp, 76-79
).
一方、近年、真空マイクロエレクトロニクスの研究が盛
んになってきている。その一つの成果として、半導体を
用いたマイクロ真空管がある。On the other hand, research on vacuum microelectronics has become active in recent years. One result of this effort is the development of micro vacuum tubes using semiconductors.
上述の従来のＡＢ効果トランジスタやその他の量子干渉
デバイスは、電子の可干渉性を保持するために、液体ヘ
リウム温度（４，２Ｋ）以下の極低温に冷却しなければ
ならない。このため、簡便な使用が困難であり、コスト
的にも不利である。The conventional AB effect transistors and other quantum interference devices mentioned above must be cooled to extremely low temperatures below liquid helium temperature (4.2 K) in order to preserve electron coherence. Therefore, it is difficult to use easily and is disadvantageous in terms of cost.
一方、従来のマイクロ真空管は、カソードから発生され
る電子のアノードへの到達をゲートに印加するゲート電
圧によりこの電子の経路を変えることによって制御して
いるだけであり、電子の干渉効果を利用したものではな
い。On the other hand, conventional micro vacuum tubes only control the arrival of electrons generated from the cathode to the anode by changing the path of the electrons by applying a gate voltage to the gate, and this is done by utilizing the interference effect of electrons. It's not a thing.
従って本発明の目的は、室温でも動作可能なＡＢ効果ト
ランジスタその他の量子干渉デバイスを実現することが
できる半導体装置を提供することにある。Therefore, an object of the present invention is to provide a semiconductor device that can realize an AB effect transistor or other quantum interference device that can operate even at room temperature.
上記目的を達成するために、本発明は、電子の干渉効果
を利用した半導体装置において、電子が真空中を走行す
るように構成されている。In order to achieve the above object, the present invention is a semiconductor device that utilizes the interference effect of electrons, and is configured such that electrons travel in a vacuum.
ここで、電子源としては、好適には、干渉性の高い電子
を発生させることができる電界放射電子源が用いられる
。また、この電界放射電子源としては、好適には、非平
衡結晶成長法によりエピタキシャル成長されたものが用
いられる。Here, as the electron source, a field emission electron source that can generate highly coherent electrons is preferably used. Moreover, as this field emission electron source, one epitaxially grown by a non-equilibrium crystal growth method is preferably used.
上述のように構成された本発明の半導体装置によれば、
電子が真空中を走行するように構成されているので、固
体中を走行する場合と異なり、この電子は温度によらず
可干渉性を保持しながらハリスティックに走行すること
ができる。従って、この半導体装置は、液体ヘリウム温
度よりもはるかに高い温度で動作が可能であり、室温で
の動作も可能である。これによって、室温でも動作可能
なＡＢ効果１−ランジスタその他の量子干渉デバイスを
実現することができる。According to the semiconductor device of the present invention configured as described above,
Since the structure is such that electrons travel in a vacuum, unlike the case where electrons travel in a solid, these electrons can travel in a helistic manner while maintaining coherence regardless of temperature. Therefore, this semiconductor device can operate at a temperature much higher than the temperature of liquid helium, and can also operate at room temperature. This makes it possible to realize AB effect 1-transistors and other quantum interference devices that can operate even at room temperature.
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をＡＢ効果トランジスタ
に適用した実施例を示す。なお、以下の第１図、第２図
及び第３図Ａ〜第３図りにおいては、同一の部分には同
一の符号を付す。An embodiment of the present invention will be described below with reference to the drawings. This example shows an example in which the present invention is applied to an AB effect transistor. In addition, in the following FIGS. 1, 2, and 3A to 3, the same parts are given the same reference numerals.
第１図は本発明の一実施例によるＡＢ効果トランジスタ
を示す。FIG. 1 shows an AB effect transistor according to an embodiment of the invention.
第１図に示すように、この実施例によるＡＢ効果ｌ・ラ
ンジスタにおいては、例えばｌ Ｏ−５Ｔｏｒｒ程度も
しくはそれ以下の圧力の真空室Ｖ内にカソードに１アノ
ードＡ、ゲートＧ及びブロッカ−Ｂが設けられている。As shown in FIG. 1, in the AB effect l transistor according to this embodiment, an anode A, a gate G and a blocker B are placed at the cathode in a vacuum chamber V having a pressure of about lO-5 Torr or less. It is provided.
ここで、アノードＡの電位はカソードＫに対して正の電
位に設定される。また、ブロッカ−ＢはカソードＫに対
して負の電位に設定される。Here, the potential of the anode A is set to a positive potential with respect to the cathode K. Further, the blocker B is set to a negative potential with respect to the cathode K.
次に、上述のように構成されたこの実施例によるＡＢ効
果トランジスタの動作について説明する。Next, the operation of the AB effect transistor according to this embodiment configured as described above will be explained.
第１図において、カソードにの尖状の先端から電界放射
により高可干渉性の電子が発生される。In FIG. 1, highly coherent electrons are generated by field emission from the pointed tip of the cathode.
このカソードＫから発生された電子は、電子波としてア
ノードＡに向かって進むが、その途中でブロッカ−Ｂに
よりこのブロッカ−Ｂの一方の側を通る電子波（例えば
、第１図中ブロッカ−Ｂの左側を通る電子波）と他方の
側を通る電子波（例えば、第１図中ブロッカ−Ｂの右側
を通る電子波）とに分けられた後、アノードＡで合流す
る。そして、ゲートＧに印加するゲート電圧により第１
図中ブロッカ−Ｂの右側を通る電子波の位相を変化させ
ることにより、アノードＡで合流する電子波同士の干渉
を制御してトランジスタ動作を行わせる。The electrons generated from this cathode K proceed toward the anode A as an electron wave, but on the way, the electron wave passes through one side of this blocker B by a blocker B (for example, blocker B in FIG. The electron wave passes through the left side of blocker B) and the electron wave passes through the other side (for example, the electron wave passes through the right side of blocker B in FIG. 1), and then merges at anode A. Then, by the gate voltage applied to the gate G, the first
By changing the phase of the electron waves passing on the right side of the blocker B in the figure, interference between the electron waves merging at the anode A is controlled to perform a transistor operation.
なお、ゲートＧに印加するゲート電圧による電で表され
る。ここで、ｅは電子電荷の絶対値（単位電荷）、肴は
ブランク定数りを２πで割った値（デイラックのｈ）、
■はゲート電圧、ｔは時間である。Note that it is expressed by the voltage due to the gate voltage applied to the gate G. Here, e is the absolute value of the electronic charge (unit charge), and the appetizer is the value obtained by dividing the blank constant ri by 2π (Dirac's h).
(2) is the gate voltage, and t is the time.
第２図はこの実施例によるＡＢ効果トランジス夕の具体
的な構造例を示す。FIG. 2 shows a concrete example of the structure of the AB effect transistor according to this embodiment.
第２図に示すように、この構造例においては、例えばｎ
型ＧａＡｓ基板１上に例えばｎ＋＋型ＧａＡｓがら成る
尖状のカソードＫが形成されている。符号２はｎ”型Ｇ
ａＡｓ層を示す。また、符号３は例えば半絶縁性ＧａＡ
ｓ層を示す。この半絶縁性ＧａＡｓ層３上には、一対の
ゲート電極Ｇ、、ｃ２が互いに対向して形成されている
。これらのゲート電極Ｇ、、ｃ２には互いに異なるゲー
ト電圧を印加することができるようになっている。実際
の使用時には、これらのゲート電極Ｇ、、Ｇ２の一方、
例えばゲート電極Ｇ２を接地し、ゲート電極Ｇ１に印加
するゲート電圧を変化させる。As shown in FIG. 2, in this structural example, for example, n
A pointed cathode K made of, for example, n++ type GaAs is formed on a GaAs substrate 1 . Code 2 is n” type G
The aAs layer is shown. Further, the code 3 is, for example, a semi-insulating GaA
The s-layer is shown. On this semi-insulating GaAs layer 3, a pair of gate electrodes G, , c2 are formed facing each other. Different gate voltages can be applied to these gate electrodes G, , c2. During actual use, one of these gate electrodes G, G2,
For example, the gate electrode G2 is grounded and the gate voltage applied to the gate electrode G1 is changed.
カソードにの上方にはブロッカ−Ｂが形成されている。A blocker B is formed above the cathode.
ここで、このブロッカ−Ｂはその一端または両端で半絶
縁性ＧａＡｓ層３に支持されている。Here, this blocker B is supported by a semi-insulating GaAs layer 3 at one or both ends thereof.
符合４は絶縁膜を示す。この絶縁膜４のうちカソードに
の上方の部分には開口４ａが形成されている。そして、
この間口４ａを覆うようにアノードＡが形成されている
。Reference numeral 4 indicates an insulating film. An opening 4a is formed in a portion of the insulating film 4 above the cathode. and,
An anode A is formed to cover this opening 4a.
なお、ｎ型ＧａＡｓ基板１の裏面には、バックコンタク
ト電極５が形成されている。Note that a back contact electrode 5 is formed on the back surface of the n-type GaAs substrate 1.
次に、この第２図に示すＡＢ効果トランジスタの製造方
法について説明する。Next, a method for manufacturing the AB effect transistor shown in FIG. 2 will be explained.
第３図Ａに示すように、まずｎ型ＧａＡｓ基板１上にｎ
”型ＧａＡｓ層２、半絶縁性ＧａＡｓ層３及びゲート電
極形成用の金属膜６を順次形成する。As shown in FIG. 3A, first, an n
A "type GaAs layer 2, a semi-insulating GaAs layer 3, and a metal film 6 for forming a gate electrode are sequentially formed."
次に、ゲート電極形成用の金属膜６をエツチングにより
バターニングして、第３図Ｂに示すように、ゲート電極
Ｇ、、Ｇ２を形成する。この後、ブロッカ−Ｂを形成す
べき部分の半絶縁性ＧａＡｓ層３上にマスク７を形成す
る。Next, the metal film 6 for forming gate electrodes is patterned by etching to form gate electrodes G, G2, as shown in FIG. 3B. Thereafter, a mask 7 is formed on the semi-insulating GaAs layer 3 in the area where the blocker B is to be formed.
次に、反応性イオンエツチング（ＲＩＥ）法によりまず
異方性エツチングの条件で例えば半絶縁性ＧａＡｓ層３
の膜厚方向の途中までエツチングを行った後、引き続い
てｔＥ法により等方性エツチングの条件でｎ型ＧａＡｓ
基板１の上面に達するまでエツチングを行う。これによ
って、第３図Ｃに示すように、ｎ”型ＧａＡｓから成る
カソードＫが形成されるとともに、ブロッカ−Ｂが形成
される。Next, for example, a semi-insulating GaAs layer 3 is etched under anisotropic etching conditions using a reactive ion etching (RIE) method.
After etching halfway in the film thickness direction, the n-type GaAs is etched using the tE method under isotropic etching conditions.
Etching is performed until the top surface of the substrate 1 is reached. As a result, as shown in FIG. 3C, a cathode K made of n'' type GaAs is formed, and a blocker B is also formed.
次に、上述のエツチングによりｎ＋＋型ＧａＡｓ層２及
び半絶縁性ＧａＡｓ層３に形成された開口の内部を例え
ば絶縁物やレジストなどの物質で埋めて表面を平坦化す
る。次に、第３図りに示すように、例えばＣＶＤ法によ
り全面に絶縁膜４を形成した後、この絶縁膜４の所定部
分をエツチング除去して開口４ａを形成する。この後、
この開口４ａを通じて上述の表面平坦化用の物質を除去
する。Next, the insides of the openings formed in the n++ type GaAs layer 2 and the semi-insulating GaAs layer 3 by the above-described etching are filled with a material such as an insulator or a resist to planarize the surface. Next, as shown in the third diagram, an insulating film 4 is formed over the entire surface by, for example, the CVD method, and then a predetermined portion of the insulating film 4 is removed by etching to form an opening 4a. After this,
The above-mentioned surface flattening substance is removed through this opening 4a.
次に、真空中で斜め蒸着法により絶縁膜４上に金属膜を
開口４ａが埋まるように形成する。これと同時に真空封
入が行われ、真空室■が形成される。次に、この金属膜
をエツチングによりパターニングして、第２図に示すよ
うに、アノードＡを形成する。この後、ｎ型ＧａＡｓ基
板１の裏面に例えば蒸着法によりバックコンタクト電極
５を形成する。Next, a metal film is formed on the insulating film 4 by an oblique evaporation method in vacuum so that the opening 4a is filled. At the same time, vacuum sealing is performed to form a vacuum chamber (2). Next, this metal film is patterned by etching to form an anode A as shown in FIG. Thereafter, a back contact electrode 5 is formed on the back surface of the n-type GaAs substrate 1 by, for example, a vapor deposition method.
以上のように、この実施例によるＡＢ効果トランジスタ
によれば、真空室Ｖ内にカソードに１アノードＡ、ゲー
トＧ及びブロッカ−Ｂが形成され、カソードＫから発生
する電子は真空中を温度によらす可干渉性を保持しなが
らハリスティックに進む。従って、この実施例によるＡ
Ｂ効果トランジスタは、従来に比べてはるかに高温で動
作可能であり、室温でも動作可能である。As described above, according to the AB effect transistor according to this embodiment, one anode A, a gate G, and a blocker B are formed at the cathode in the vacuum chamber V, and the electrons generated from the cathode K move in the vacuum depending on the temperature. proceed in a halistically manner while maintaining coherence. Therefore, A according to this example
B-effect transistors can operate at much higher temperatures than conventional transistors, and can even operate at room temperature.
また、この実施例によるＡＢ効果１〜ランジスタは、ゲ
ー１− Ｇにより電子波の位相を変化させるだけでよい
ので、このゲートＧに印加するゲート電圧の変化は微小
でよく、従ってこのＡＢ効果トランジスタは高速動作が
可能である。さらに、この実施例によるＡＢ効果トラン
ジスタは、ゲート電圧を適当に選ぶことにより、トラン
スコンダクタンスｇ１を正または負のいずれにも設定す
ることができる。すなわち、この実施例によるＡＢ効果
トランジスタは、単にサイズを小さ（した真空管をはる
かに上回る性能を有する。Further, in the AB effect transistor 1 to transistor according to this embodiment, since it is only necessary to change the phase of the electron wave by the gate G, the change in the gate voltage applied to this gate G may be small, and therefore, this AB effect transistor is capable of high-speed operation. Further, in the AB effect transistor according to this embodiment, the transconductance g1 can be set to either positive or negative by appropriately selecting the gate voltage. That is, the AB effect transistor according to this embodiment has performance far superior to that of a vacuum tube whose size is simply reduced.
ところで、従来の真空マイクロエレクトロニクスで用い
られる電子源は、金属の蒸着や、ウェットエツチングを
用いて形成されている。しかし、これらの方法により形
成される電子源の先端の曲率半径は５００人程定形あり
、十分に尖っているとは言えない。電子の電界放射に必
要な電界ＥＣは、電子源に印加される電圧を■、この電
子源の曲率半径をＸとすると
であるから、δＸが大きいとδ■も大きくなってしまう
。例えば、Ｅｃ 〜１０８Ｖ ／ｃｒｎ、δＸ〜５００
人とすると
δ■−ＥｃδＸ
１０ｕ（Ｖ／ｃｍ） Ｘ５００ （入）−５００■
となる。By the way, electron sources used in conventional vacuum microelectronics are formed using metal vapor deposition or wet etching. However, the radius of curvature of the tip of the electron source formed by these methods has a fixed shape of about 500, and cannot be said to be sufficiently sharp. The electric field EC required for field emission of electrons is given by the voltage applied to the electron source (2) and the radius of curvature of the electron source (X). Therefore, if δX is large, δ■ will also be large. For example, Ec ~108V/crn, δX ~500
For humans, it is δ■ - EcδX 10u (V/cm) X500 (in) - 500■.
そこで、次に先端の曲率半径が極めて小さい電界放射電
子源を結晶成長を利用して形成する方法について説明す
る。Next, a method of forming a field emission electron source with an extremely small radius of curvature at the tip using crystal growth will be described.
第４図は線状の電界放射電子源を形成する場合を示す。FIG. 4 shows a case where a linear field emission electron source is formed.
第４図に示すように、この例においては、例えば（１０
０）面方位の半絶縁性ＧａＡｓ基板１１上にエツチング
により線状のパターンを形成し、この半絶縁性ＧａＡｓ
基板１１上に例えば有機金属気相成長（ＭＯＣＶＤ）法
のような非平衡結晶成長法により例えばＧａＡｓをエピ
タキシャル成長させる。このエピタキシャル成長におい
ては、成長原料の選択等により、上述の線状のパターン
上に成長するＧａＡｓに頂点が形成された時点で成長が
停止するようにすることができる。これによって、上述
の線状のパターン上に三角柱状の線状の電界放射電子源
１２が形成される。この場合、この三角柱状の電界放射
電子源１２の側斜面の面方位はそれぞれ（１１０）及び
（１１０）であり、側斜面のなす角度は９０°である。As shown in FIG. 4, in this example, for example (10
0) A linear pattern is formed by etching on the semi-insulating GaAs substrate 11 with a plane orientation, and the semi-insulating GaAs
For example, GaAs is epitaxially grown on the substrate 11 by a nonequilibrium crystal growth method such as metal organic chemical vapor deposition (MOCVD). In this epitaxial growth, the growth can be stopped when a peak is formed in the GaAs grown on the above-mentioned linear pattern by selecting the growth raw material or the like. As a result, a triangular prism-shaped linear field emission electron source 12 is formed on the above-mentioned linear pattern. In this case, the plane orientations of the side slopes of the triangular prism-shaped field emission electron source 12 are (110) and (110), respectively, and the angle formed by the side slopes is 90°.
なお、ＭＯＣＶＤ法によるＧａＡｓの成長においては、
成長原料中のＧａに対するＡｓＯ比が小さい場合に鋭い
端点が形成される。より一般的に言うと、■−Ｖ族化合
物半導体の成長の場合には、成長原料中の■族元素に対
するＶ族元素の比が小さい場合に鋭い端点が形成される
。In addition, in the growth of GaAs by MOCVD method,
Sharp edges are formed when the AsO to Ga ratio in the growth source is small. More generally, in the case of growth of a ■-V group compound semiconductor, sharp end points are formed when the ratio of group V elements to group ■ elements in the growth raw material is small.
このように、この例によれば、線状の電界放射電子源１
２の先端部の形状は、結晶面で定義される鋭い形状とな
り、その先端の曲率半径を従来に比べて約１桁程度小さ
くすることができる。このため、電界放射を行わせるた
めに電界放射電子源１２に印加する電圧を従来に比べて
約１桁程度小さくすることができ、従って低消費電力化
を図ることができる。Thus, according to this example, the linear field emission electron source 1
The tip of No. 2 has a sharp shape defined by the crystal plane, and the radius of curvature of the tip can be reduced by about one order of magnitude compared to the conventional method. Therefore, the voltage applied to the field emission electron source 12 to cause field emission can be reduced by about one order of magnitude compared to the conventional one, and therefore power consumption can be reduced.
第５図は点状の電界放射電子源を形成する場合を示す。FIG. 5 shows a case where a point-like field emission electron source is formed.
第５図に示すように、この例においては、例えば図示省
略した（１００）面方位の半絶縁性ＧａＡｓ基板上に例
えばその側面が（００１）面、（０１０）面などである
直方体状の突起部２１をエツチングにより形成し、この
突起部２１の上に例えばＭＯＣＶＤ法により例えばＧａ
Ａｓをエピタキシャル成長させる。これによって、この
突起部２１の上にピラミッド状の形状を有する点状の電
界放射電子源２２が形成される。この場合、このピラミ
ッド状の形状を有する電界放射電子源２２の互いに対向
する一対の斜面のなす角度は９０°である。As shown in FIG. 5, in this example, a rectangular parallelepiped protrusion whose side surfaces are (001) plane, (010) plane, etc. is formed on a semi-insulating GaAs substrate with (100) plane orientation (not shown). A portion 21 is formed by etching, and a layer of, for example, Ga is formed on this protrusion 21 by, for example, MOCVD.
As is grown epitaxially. As a result, a point-like field emission electron source 22 having a pyramidal shape is formed on the protrusion 21 . In this case, the angle formed by a pair of mutually opposing slopes of the field emission electron source 22 having a pyramidal shape is 90°.
このように、この例によれば、先端の曲率半径が極めて
小さい点状の電界放射電子源２２を結晶成長により容易
に形成することができる。そして、これによって、電子
の電界放射を行わせるためにこの電界放射電子源２２に
印加する電圧を低くすることができる。In this way, according to this example, the point-like field emission electron source 22 whose tip has an extremely small radius of curvature can be easily formed by crystal growth. As a result, the voltage applied to the field emission electron source 22 for causing field emission of electrons can be lowered.
以上の二つの例においては、非平衡結晶成長法としてＭ
ＯＣＶＤ法を用いているが、例えば分子線エピタキシー
（ＭＢＥ）法を用いることも可能である。In the above two examples, M
Although the OCVD method is used, it is also possible to use, for example, a molecular beam epitaxy (MBE) method.
なお、特開平１−２９４３３６号公報には、熱処理によ
り特定方位に制御された種子単結晶を用いて結晶成長を
行うことにより尖状の先端を有する電界放射電子源を形
成する方法が提案されているが、種子単結晶の成長場所
の制御が困難である点などで不利である。Note that Japanese Patent Application Laid-Open No. 1-294336 proposes a method of forming a field emission electron source having a pointed tip by performing crystal growth using a seed single crystal whose orientation is controlled in a specific direction by heat treatment. However, it is disadvantageous in that it is difficult to control where the seed single crystal grows.
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.
例えば、上述の実施例においては、ゲートＧにより電子
波の位相を変化させるようにしているが、例えば第１図
において紙面に垂直方向に磁場を印加し、この磁場によ
り電子波の位相を変化させるようにしてもよい。また、
上述の実施例においては、カソードＫから発生される電
子波をブロンカーＢにより二つの電子波に分けて電子の
経路を二重連結化しているが、この電子の経路は三重連
結以上に多重連結化することも可能である。For example, in the above embodiment, the phase of the electron wave is changed by the gate G, but for example, in FIG. You can do it like this. Also,
In the above embodiment, the electron wave generated from the cathode K is divided into two electron waves by the bronzer B, and the electron path is made into a double connection, but this electron path is made into a multiple connection more than a triple connection. It is also possible to do so.
さらに、上述の実施例のＡＢ効果トランジスタの構造例
においては、ＧａＡｓを用いているが、ＧａＡｓの代わ
りに例えばＳｉを用いることも可能である。Furthermore, although GaAs is used in the structural example of the AB effect transistor of the above-described embodiment, it is also possible to use, for example, Si instead of GaAs.
また、上述の実施例のＡＢ効果トランジスタの電子源と
しては冷陰極を用いることも可能である。Further, it is also possible to use a cold cathode as the electron source of the AB effect transistor of the above-described embodiment.
本発明は、以上説明したように構成されているので、次
のような効果がある。Since the present invention is configured as described above, it has the following effects.
すなわち、電子が真空中を走行するように構成されてい
るので、室温でも動作可能なＡＢ効果トランジスタその
他の量子干渉デバイスを実現することができる。That is, since the structure is such that electrons travel in a vacuum, it is possible to realize AB effect transistors and other quantum interference devices that can operate even at room temperature.
また、電子を発生するための電子源として電界放射電子
源を用いることにより、電子の可干渉性を高くすること
ができる。Further, by using a field emission electron source as an electron source for generating electrons, the coherence of electrons can be increased.
さらに、電子源が非平衡結晶成長法により形成された電
界放射電子源であるので、先端の曲率半径が極めて小さ
い電界放射電子源を実現することができ、従って電界放
射を行わせるために電子源に印加する電圧を低くするこ
とができる。Furthermore, since the electron source is a field emission electron source formed by a non-equilibrium crystal growth method, it is possible to realize a field emission electron source with an extremely small radius of curvature at the tip. The voltage applied to can be lowered.
第１図は本発明の一実施例によるＡＢ効果トランジスタ
の構成を示す断面図、第２図は本発明の一実施例による
ＡＢ効果トランジスタの構造例を示す断面図、第３図Ａ
〜第３図りは第２図に示すＡＢ効果トランジスタの製造
方法を工程順に説明するための断面図、第４図は線状の
電界放射電子源の形成方法を説明するための斜視図、第
５図は点状の電界放射電子源の形成方法を説明するため
の斜視図である。
図面における主要な符号の説明
Ｉ（：カソード、 Ａニアノード、FIG. 1 is a cross-sectional view showing a structure of an AB effect transistor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing an example of the structure of an AB effect transistor according to an embodiment of the present invention, and FIG.
~3rd figure is a cross-sectional view for explaining the manufacturing method of the AB effect transistor shown in FIG. 2 in order of steps, FIG. 4 is a perspective view for explaining the method of forming a linear field emission electron source, The figure is a perspective view for explaining a method of forming a point-like field emission electron source. Explanation of main symbols in the drawings I (: cathode, A near node,
Claims (3)
徴とする半導体装置。(1) A semiconductor device that utilizes the interference effect of electrons, characterized in that the semiconductor device is configured such that the electrons travel in a vacuum.
電子源を用いることを特徴とする請求項１記載の半導体
装置。(2) The semiconductor device according to claim 1, wherein a field emission electron source is used as the electron source for generating the electrons.
晶成長法により形成された電界放射電子源を用いること
を特徴とする請求項１記載の半導体装置。(3) The semiconductor device according to claim 1, wherein a field emission electron source formed by a non-equilibrium crystal growth method is used as an electron source for generating the electrons.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300390A JP3074704B2 (en) | 1990-06-30 | 1990-06-30 | Semiconductor device |
| TW080104293A TW200598B (en) | 1990-06-30 | 1991-06-01 | |
| KR1019910010114A KR920001767A (en) | 1990-06-30 | 1991-06-19 | Semiconductor device |
| US07/723,974 US5247223A (en) | 1990-06-30 | 1991-07-01 | Quantum interference semiconductor device |
| US07/757,605 US5156988A (en) | 1990-06-30 | 1991-09-11 | A method of manufacturing a quantum interference semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300390A JP3074704B2 (en) | 1990-06-30 | 1990-06-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462973A true JPH0462973A (en) | 1992-02-27 |
| JP3074704B2 JP3074704B2 (en) | 2000-08-07 |
Family
ID=15952390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17300390A Expired - Fee Related JP3074704B2 (en) | 1990-06-30 | 1990-06-30 | Semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3074704B2 (en) |
| KR (1) | KR920001767A (en) |
| TW (1) | TW200598B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007040072A1 (en) * | 2005-10-03 | 2007-04-12 | Sharp Kabushiki Kaisha | Electromagnetic field detection element and device employing it |
| US9057446B2 (en) | 2011-12-28 | 2015-06-16 | Denso Corporation | Pressure control apparatus |
-
1990
- 1990-06-30 JP JP17300390A patent/JP3074704B2/en not_active Expired - Fee Related
-
1991
- 1991-06-01 TW TW080104293A patent/TW200598B/zh active
- 1991-06-19 KR KR1019910010114A patent/KR920001767A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007040072A1 (en) * | 2005-10-03 | 2007-04-12 | Sharp Kabushiki Kaisha | Electromagnetic field detection element and device employing it |
| US8331057B2 (en) | 2005-10-03 | 2012-12-11 | Sharp Kabushiki Kaisha | Electromagnetic field detecting element utilizing ballistic current paths |
| US9057446B2 (en) | 2011-12-28 | 2015-06-16 | Denso Corporation | Pressure control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074704B2 (en) | 2000-08-07 |
| TW200598B (en) | 1993-02-21 |
| KR920001767A (en) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247223A (en) | Quantum interference semiconductor device | |
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| US5757344A (en) | Cold cathode emitter element | |
| US5156988A (en) | A method of manufacturing a quantum interference semiconductor device | |
| Hasegawa et al. | Molecular-beam epitaxy and device applications of III-V semiconductor nanowires | |
| US5497015A (en) | Quantum interference transistor | |
| JPH03296284A (en) | Superconductive element and manufacture thereof | |
| US5679962A (en) | Semiconductor device and a single electron device | |
| JPH0462973A (en) | Semiconductor device | |
| Kinard et al. | Fabrication of a gated gallium arsenide heterostructure resonant tunneling diode | |
| CN112103157B (en) | Planar air channel transistor and preparation method thereof | |
| JP2803555B2 (en) | Fabrication method of ultra-fine tunnel barrier | |
| JPH02101784A (en) | Manufacture of quantum well fine wire and quantum well box and quantum well fine wire laser | |
| JP2689877B2 (en) | Heterojunction FET manufacturing method | |
| KR100277209B1 (en) | Manufacturing method for quantum dot transistor | |
| JP3837674B2 (en) | Quantum semiconductor device | |
| KR910009036B1 (en) | Semiconductor device | |
| JPH05102198A (en) | Pseudo-one-dimensional field-effect transistor and its manufacture | |
| JPH03165576A (en) | Quantum fine line semiconductor device and manufacture thereof | |
| JPH04236464A (en) | Vacuum electron-wave interference transistor | |
| JPH02119146A (en) | Semiconductor device | |
| TW202341237A (en) | Method of fabricating a device having a passivating layer | |
| JPH02191345A (en) | Manufacture of field-effect transistor | |
| JPH07326728A (en) | Fine capacitor and forming method thereof | |
| JPH02165679A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |