JP3074704B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3074704B2
JP3074704B2 JP17300390A JP17300390A JP3074704B2 JP 3074704 B2 JP3074704 B2 JP 3074704B2 JP 17300390 A JP17300390 A JP 17300390A JP 17300390 A JP17300390 A JP 17300390A JP 3074704 B2 JP3074704 B2 JP 3074704B2
Authority
JP
Japan
Prior art keywords
electrons
electron source
cathode
semiconductor device
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17300390A
Other languages
Japanese (ja)
Other versions
JPH0462973A (en
Inventor
芳文 森
晃 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17300390A priority Critical patent/JP3074704B2/en
Priority to TW080104293A priority patent/TW200598B/zh
Priority to KR1019910010114A priority patent/KR920001767A/en
Priority to US07/723,974 priority patent/US5247223A/en
Priority to US07/757,605 priority patent/US5156988A/en
Publication of JPH0462973A publication Critical patent/JPH0462973A/en
Application granted granted Critical
Publication of JP3074704B2 publication Critical patent/JP3074704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00Vacuum tubes
    • H01J21/02Tubes with a single discharge path
    • H01J21/06Tubes with a single discharge path having electrostatic control means only
    • H01J21/10Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子の干渉効果を利用した半導体装置に関
し、各種の量子干渉デバイスに適用して好適なものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application field] The present invention relates to a semiconductor device utilizing an electron interference effect, and is suitably applied to various quantum interference devices.

〔発明の概要〕 本発明は、電子の干渉効果を利用した半導体装置にお
いて、電子が真空中を走行するように構成することによ
って、室温でも動作可能なAB効果トランジスタその他の
量子干渉デバイスを実現することができるようにしたも
のである。
[Summary of the Invention] The present invention realizes an AB effect transistor and other quantum interference devices that can operate even at room temperature in a semiconductor device using an electron interference effect by configuring the electron to travel in a vacuum. It is something that can be done.

〔従来の技術〕[Conventional technology]

最近の極微細構造作製技術の進歩に伴い、電子波の干
渉を利用した量子干渉デバイスの研究が活発に行われて
いる。例えば、アハラノフ(Aharonov)−ボーム(Boh
m)効果を利用した量子干渉トランジスタ(以下、「AB
効果トランジスタ」という)として、AlGaAs/GaAsダブ
ルヘテロ接合を用いたものが提案されている(例えば、
Technical Digest of IEDM 86,pp.76−79)。
With recent advances in ultrafine structure fabrication technology, research on quantum interference devices using interference of electron waves has been actively conducted. For example, Aharonov-Bohm
m) The quantum interference transistor utilizing the effect (hereinafter, “AB
Effect transistor) using an AlGaAs / GaAs double heterojunction has been proposed (for example,
Technical Digest of IEDM 86, pp.76-79).

一方、近年、真空マイクロエレクトロニクスの研究が
盛んになってきている。その一つの成果として、半導体
を用いたマイクロ真空管がある。
On the other hand, in recent years, research on vacuum microelectronics has become active. One of the achievements is a micro vacuum tube using a semiconductor.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述の従来のAB効果トランジスタやその他の量子干渉
デバイスは、電子の可干渉性を保持するために、液体ヘ
リウム温度(4.2K)以下の極低温に冷却しなければなら
ない。このため、簡便な使用が困難であり、コスト的に
も不利である。
The above-mentioned conventional AB effect transistors and other quantum interference devices must be cooled to cryogenic temperatures below liquid helium temperature (4.2K) in order to maintain the coherence of electrons. For this reason, simple use is difficult and it is disadvantageous in terms of cost.

一方、従来のマイクロ真空管は、カソードから発生さ
れる電子のアノードへの到達をゲートに印加するゲート
電圧によりこの電子の経路を変えることによって制御し
ているだけであり、電子の干渉効果を利用したものでは
ない。
On the other hand, in the conventional micro vacuum tube, the arrival of electrons generated from the cathode to the anode is merely controlled by changing the path of the electrons by a gate voltage applied to the gate, and the interference effect of electrons is utilized. Not something.

従って本発明の目的は、室温でも動作可能なAB効果ト
ランジスタその他の量子干渉デバイスを実現することが
できる半導体装置を提供することにある。
Accordingly, an object of the present invention is to provide a semiconductor device capable of realizing an AB effect transistor and other quantum interference devices that can operate even at room temperature.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するために、本発明は、電子の干渉効
果を利用した半導体装置において、真空室内にカソー
ド、アノード、ゲート及びブロッカーを有し、 ブロッカーはカソードとアノードとを結ぶ線上に設け
られ、 ゲートはカソードとアノードとを結ぶ線の外側に設け
られ、 カソードから発生される電子波をブロッカーにより分
けた後、アノードで合流させるとともに、ゲートに印加
するゲート電圧により電子波の位相を変化させるように
している。
In order to achieve the above object, the present invention provides a semiconductor device using an electron interference effect, comprising a cathode, an anode, a gate, and a blocker in a vacuum chamber, wherein the blocker is provided on a line connecting the cathode and the anode, The gate is provided outside the line connecting the cathode and the anode.Electron waves generated from the cathode are separated by a blocker, then merged at the anode, and the phase of the electron wave is changed by the gate voltage applied to the gate. I have to.

本発明はまた、電子の干渉効果を利用した半導体装置
において、電子が真空中を走行するように構成され、か
つ、電子を発生するための電子源として電界放射電子源
を用いる。
According to the present invention, in a semiconductor device using an electron interference effect, an electron is configured to travel in a vacuum, and a field emission electron source is used as an electron source for generating electrons.

本発明はさらに、電子の干渉効果を利用した半導体装
置において、電子が真空中を走行するように構成され、
かつ、電子を発生するための電子源として非平衡結晶成
長法により形成された電界放射電子源を用いる。
The present invention is further configured in a semiconductor device using an interference effect of electrons, wherein the electrons travel in a vacuum,
In addition, a field emission electron source formed by a non-equilibrium crystal growth method is used as an electron source for generating electrons.

〔作用〕[Action]

上述のように構成された本発明の半導体装置によれ
ば、電子が真空中を走行するように構成されているの
で、固体中を走行する場合と異なり、この電子は温度に
よらず可干渉性を保持しながらバリスティックに走行す
ることができる。従って、この半導体装置は、液体ヘリ
ウム温度よりもはるかに高い温度で動作が可能であり、
室温での動作も可能である。これによって、室温でも動
作可能なAB効果トランジスタその他の量子干渉デバイス
を実現することができる。また、電子を発生するための
電子源として電界放射電子源を用いることにより、干渉
性の高い電子を発生させることができる。さらに、電子
を発生するための電子源として非平衡結晶成長法により
形成された電界放射電子源を用いることにより、先端の
曲率半径を極めて小さくすることができる。
According to the semiconductor device of the present invention configured as described above, since the electrons travel in a vacuum, unlike the case of traveling in a solid, the electrons are coherent regardless of the temperature. It is possible to run ballistic while holding the ball. Therefore, this semiconductor device can operate at a temperature much higher than the liquid helium temperature,
Operation at room temperature is also possible. As a result, an AB effect transistor and other quantum interference devices that can operate at room temperature can be realized. In addition, by using a field emission electron source as an electron source for generating electrons, electrons with high coherence can be generated. Furthermore, by using a field emission electron source formed by a non-equilibrium crystal growth method as an electron source for generating electrons, the radius of curvature at the tip can be made extremely small.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、本発明をAB効果トランジスタ
に適用した実施例を示す。なお、以下の第1図、第2図
及び第3図A〜第3図Dにおいては、同一の部分には同
一の符号を付す。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. This embodiment shows an embodiment in which the present invention is applied to an AB effect transistor. In FIGS. 1, 2, and 3A to 3D, the same portions are denoted by the same reference numerals.

第1図は本発明の一実施例によるAB効果トランジスタ
を示す。
FIG. 1 shows an AB effect transistor according to one embodiment of the present invention.

第1図に示すように、この実施例によるAB効果トラン
ジスタにおいては、例えば10-5Torr程度もしくはそれ以
下の圧力の真空室V内にカソードK、アノードA、ゲー
トG及びブロッカーBが設けられている。ここで、アノ
ードAの電位はカソードKに対して正の電位に設定され
る。また、ブロッカーBはカソードKに対して負の電位
に設定される。
As shown in FIG. 1, in the AB effect transistor according to this embodiment, a cathode K, an anode A, a gate G and a blocker B are provided in a vacuum chamber V at a pressure of, for example, about 10 −5 Torr or less. I have. Here, the potential of the anode A is set to a positive potential with respect to the cathode K. The blocker B is set at a negative potential with respect to the cathode K.

次に、上述のように構成されたこの実施例によるAB効
果トランジスタの動作について説明する。
Next, the operation of the AB effect transistor according to this embodiment configured as described above will be described.

第1図において、カソードKの尖状の先端から電界放
射により高可干渉性の電子が発生される。このカソード
Kから発生された電子は、電子波としてアノードAに向
かって進むが、その途中でブロッカーBによりこのブロ
ッカーBの一方の側を通る電子波(例えば、第1図中ブ
ロッカーBの左側を通る電子波)と他方の側を通る電子
波(例えば、第1図中ブロッカーBの右側を通る電子
波)とに分けられた後、アノードAで合流する。そし
て、ゲートGに印加するゲート電圧により第1図中ブロ
ッカーBの右側を通る電子波の位相を変化させることに
より、アノードAで合流する電子波同士の干渉を制御し
てトランジスタ動作を行わせる。
In FIG. 1, highly coherent electrons are generated from the pointed tip of the cathode K by electric field radiation. The electrons generated from the cathode K travel toward the anode A as an electron wave. On the way, an electron wave passing through one side of the blocker B (for example, the left side of the blocker B in FIG. After being separated into an electron wave passing through the other side (for example, an electron wave passing through the right side of the blocker B in FIG. 1), they merge at the anode A. Then, by changing the phase of the electron wave passing on the right side of the blocker B in FIG. 1 by the gate voltage applied to the gate G, the interference between the electron waves merging at the anode A is controlled to perform the transistor operation.

なお、ゲートGに印加するゲート電圧による電子波の
位相変化θは で表される。ここで、eは電子電荷の絶対値(単位電
荷)、 はプランク定数hを2πで割った値(ディラックの
h)、Vはゲート電圧、tは時間である。
Note that the phase change θ of the electron wave due to the gate voltage applied to the gate G is It is represented by Here, e is the absolute value (unit charge) of the electron charge, Is a value obtained by dividing Planck's constant h by 2π (Dirac's h), V is a gate voltage, and t is time.

第2図はこの実施例によるAB効果トランジスタの具体
的な構造例を示す。
FIG. 2 shows a specific example of the structure of the AB effect transistor according to this embodiment.

第2図に示すように、この構造例においては、例えば
n型GaAs基板1上に例えばn++型GaAsから成る尖状のカ
ソードKが形成されている。符号2はn++型GaAs層を示
す。また、符号3は例えば半絶縁性GaAs層を示す。この
半絶縁性GaAs層3上には、一対のゲート電極G1,G2が互
いに対向して形成されている。これらのゲート電極G1,G
2には互いに異なるゲート電圧を印加することができる
ようになっている。実際の使用時には、これらのゲート
電極G1,G2の一方、例えばゲート電極G2を接地し、ゲー
ト電極G1に印加するゲート電圧を変化させる。
As shown in FIG. 2, in this structure example, a pointed cathode K made of, for example, n ++ type GaAs is formed on an n-type GaAs substrate 1, for example. Reference numeral 2 denotes an n ++ type GaAs layer. Reference numeral 3 indicates, for example, a semi-insulating GaAs layer. A pair of gate electrodes G 1 and G 2 are formed on the semi-insulating GaAs layer 3 so as to face each other. These gate electrodes G 1 , G
2 , different gate voltages can be applied to each other. In actual use, one of the gate electrodes G 1 and G 2 , for example, the gate electrode G 2 is grounded, and the gate voltage applied to the gate electrode G 1 is changed.

カソードKの上方にはブロッカーBが形成されてい
る。ここで、このブロッカーBはその一端または両端で
半絶縁性GaAs層3に支持されている。符号4は絶縁膜を
示す。この絶縁膜4のうちカソードKの上方の部分には
開口4aが形成されている。そして、この開口4aを覆うよ
うにアノードAが形成されている。
Above the cathode K, a blocker B is formed. Here, the blocker B is supported by the semi-insulating GaAs layer 3 at one end or both ends. Reference numeral 4 denotes an insulating film. An opening 4a is formed in a portion of the insulating film 4 above the cathode K. An anode A is formed so as to cover the opening 4a.

なお、n型GaAs基板1の裏面には、バックコンクタト
電極5が形成されている。
Note that a back contact electrode 5 is formed on the back surface of the n-type GaAs substrate 1.

次に、この第2図に示すAB効果トランジスタの製造方
法について説明する。
Next, a method of manufacturing the AB effect transistor shown in FIG. 2 will be described.

第3図Aに示すように、まずn型GaAs基板1上にn++
型GaAs層2、半絶縁性GaAs層3及びゲート電極形成用の
金属膜6を順次形成する。
As shown in FIG. 3A, first, n ++
A type GaAs layer 2, a semi-insulating GaAs layer 3, and a metal film 6 for forming a gate electrode are sequentially formed.

次に、ゲート電極形成用の金属膜6をエッチングによ
りパターニングして、第3図Bに示すように、ゲート電
極G1,G2を形成する。この後、ブロッカーBを形成すべ
き部分の半絶縁性GaAs層3上にマスク7を形成する。
Next, the metal film 6 for forming a gate electrode is patterned by etching to form gate electrodes G 1 and G 2 as shown in FIG. 3B. Thereafter, a mask 7 is formed on a portion of the semi-insulating GaAs layer 3 where the blocker B is to be formed.

次に、反応性イオンエッチング(RIE)法によりまず
異方性エッチングの条件で例えば半絶縁性GaAs層3の膜
厚方向の途中までエッチングを行った後、引き続いてRI
E法により等方性エッチングの条件でn型GaAs基板1の
上面に達するまでエッチングを行う。これによって、第
3図Cに示すように、n++型GaAsから成るカソードKが
形成されるとともに、ブロッカーBが形成される。
Next, etching is performed, for example, halfway in the thickness direction of the semi-insulating GaAs layer 3 under the condition of anisotropic etching by reactive ion etching (RIE), and then RI
Etching is performed by the E method under isotropic etching conditions until the upper surface of the n-type GaAs substrate 1 is reached. Thereby, as shown in FIG. 3C, a cathode K made of n ++ type GaAs is formed, and a blocker B is formed.

次に、上述のエッチングによりn++型GaAs層2及び半
絶縁性GaAs層3に形成された開口の内部を例えば絶縁物
やレジストなどの物質で埋めて表面を平坦化する。次
に、第3図Dに示すように、例えばCVD法により全面に
絶縁膜4を形成した後、この絶縁膜4の所定部分をエッ
チング除去して開口4aを形成する。この後、この開口4a
を通じて上述の表面平坦化用の物質を除去する。
Next, the insides of the openings formed in the n ++ type GaAs layer 2 and the semi-insulating GaAs layer 3 by the above-described etching are filled with a substance such as an insulator or a resist to planarize the surface. Next, as shown in FIG. 3D, after an insulating film 4 is formed on the entire surface by, for example, a CVD method, a predetermined portion of the insulating film 4 is removed by etching to form an opening 4a. After this, this opening 4a
Through the above, the above-mentioned material for surface flattening is removed.

次に、真空中で斜め蒸着法により絶縁膜4上に金属膜
を開口4aが埋まるように形成する。これと同時に真空封
入が行われ、真空室Vが形成される。次に、この金属膜
をエッチングによりパターニングして、第2図に示すよ
うに、アノードAを形成する。この後、n型GaAs基板1
の裏面に例えば蒸着法によりバックコンタクト電極5を
形成する。
Next, a metal film is formed on the insulating film 4 by oblique deposition in a vacuum so that the opening 4a is filled. At the same time, vacuum sealing is performed, and a vacuum chamber V is formed. Next, this metal film is patterned by etching to form an anode A as shown in FIG. Thereafter, the n-type GaAs substrate 1
A back contact electrode 5 is formed on the back surface of the substrate by, for example, an evaporation method.

以上のように、この実施例によるAB効果トランジスタ
によれば、真空室V内にカソードK、アノードA、ゲー
トG及びブロッカーBが形成され、カソードKから発生
する電子は真空中を温度によらず可干渉性を保持しなが
らバリスティックに進む。従って、この実施例によるAB
効果トランジスタは、従来に比べてはるかに高温で動作
可能であり、室温でも動作可能である。
As described above, according to the AB effect transistor of this embodiment, the cathode K, the anode A, the gate G, and the blocker B are formed in the vacuum chamber V, and the electrons generated from the cathode K are generated in the vacuum regardless of the temperature. Proceed ballistic while maintaining coherence. Therefore, AB according to this embodiment
The effect transistor can operate at a much higher temperature than before, and can also operate at room temperature.

また、この実施例によるAB効果トランジスタは、ゲー
トGにより電子波の位相を変化させるだけでよいので、
このゲートGに印加するゲート電圧の変化は微小でよ
く、従ってこのAB効果トランジスタは高速動作が可能で
ある。さらに、この実施例によるAB効果トランジスタ
は、ゲート電圧を適当に選ぶことにより、トランスコン
ダクタンスgmを正または負のいずれにも設定することが
できる。すなわち、この実施例によるAB効果トランジス
タは、単にサイズを小さくした真空管をはるかに上回る
性能を有する。
Further, the AB effect transistor according to this embodiment only needs to change the phase of the electron wave by the gate G.
The change in the gate voltage applied to the gate G may be very small, so that the AB effect transistor can operate at high speed. Furthermore, AB-effect transistor according to this embodiment, by selecting a gate voltage appropriate, it can be set to any of the transconductance g m of positive or negative. That is, the AB effect transistor according to this embodiment has a performance far exceeding that of a simply reduced-sized vacuum tube.

ところで、従来の真空マイクロエレクトロニクスで用
いられる電子源は、金属の蒸着や、ウェットエッチング
を用いて形成されている。しかし、これらの方法により
形成される電子源の先端の曲率半径は500Å程度であ
り、十分に尖っているとは言えない。電子の電界放射に
必要な電界Ecは、電子源に印加される電圧をV、この電
子源の曲率半径をxとすると であるから、δxが大きいとδVも大きくなってしま
う。例えば、Ec〜108V/cm、δx〜500Åとすると δV=Ecδx =108(V/cm)×500(Å) =500V となる。
Incidentally, an electron source used in conventional vacuum microelectronics is formed by vapor deposition of metal or wet etching. However, the radius of curvature of the tip of the electron source formed by these methods is about 500 °, and cannot be said to be sufficiently sharp. Field E c required for electron field emission, the voltage applied to the electron source V, when the curvature radius of the electron source and the x Therefore, when δx is large, δV also becomes large. For example, if E c 1010 8 V / cm and δx〜500Å, then δV = E c δx = 10 8 (V / cm) × 500 (Å) = 500V.

そこで、次に先端の曲率半径が極めて小さい電界放射
電子源を結晶成長を利用して形成する方法について説明
する。
Therefore, a method of forming a field emission electron source having an extremely small radius of curvature at the tip by utilizing crystal growth will be described below.

第4図は線状の電界放射電子源を形成する場合を示
す。第4図に示すように、この例においては、例えば
(100)面方位の半絶縁性GaAs基板11上にエッチングに
より線状のパターンを形成し、この半絶縁性GaAs基板11
上に例えば有機金属気相成長(MOCVD)法のような非平
衡結晶成長法により例えばGaAsをエピタキシャル成長さ
せる。このエピタキシャル成長においては、成長原料の
選択等により、上述の線状のパターン上に成長するGaAs
に頂点が形成された時点で成長が停止するようにするこ
とができる。これによって、上述の線状のパターン上に
三角柱状の線状の電界放射電子源12が形成される。この
場合、この三角柱状の電界放射電子源12の両斜面の面方
位はそれぞれ(110)及び(10)であり、両斜面の
なす角度は90゜である。なお、MOCVD法によるGaAsの成
長においては、成長原料中のGaに対するAsの比が小さい
場合に鋭い端点が形成される。より一般的に言うと、II
I−V族化合物半導体の成長の場合には、成長原料中のI
II族元素に対するV族元素の比が小さい場合に鋭い端点
が形成される。
FIG. 4 shows a case where a linear field emission electron source is formed. As shown in FIG. 4, in this example, a linear pattern is formed on a semi-insulating GaAs substrate 11 having, for example, a (100) plane orientation by etching.
For example, GaAs is epitaxially grown thereon by a non-equilibrium crystal growth method such as a metal organic chemical vapor deposition (MOCVD) method. In this epitaxial growth, GaAs is grown on the above-mentioned linear pattern by selecting a growth material or the like.
The growth can be stopped when a vertex is formed at the top. Thus, a triangular prism-shaped linear field emission electron source 12 is formed on the above-described linear pattern. In this case, the plane orientations of the two slopes of the triangular prism-shaped field emission electron source 12 are (110) and (10), respectively, and the angle between the two slopes is 90 °. In the growth of GaAs by the MOCVD method, a sharp end point is formed when the ratio of As to Ga in the growth material is small. More generally, II
In the case of growing an IV group compound semiconductor, I
Sharp endpoints are formed when the ratio of group V element to group II element is small.

このように、この例によれば、線状の電界放射電子源
12の先端部の形状は、結晶面で定義される鋭い形状とな
り、その先端の曲率半径を従来に比べて約1桁程度小さ
くすることができる。このため、電界放射を行わせるた
めに電界放射電子源12に印加する電圧を従来に比べて約
1桁程度小さくすることができ、従って低消費電力化を
図ることができる。
Thus, according to this example, a linear field emission electron source
The shape of the tip of 12 has a sharp shape defined by the crystal plane, and the radius of curvature of the tip can be reduced by about one digit as compared with the related art. For this reason, the voltage applied to the field emission electron source 12 for performing the field emission can be reduced by about one digit as compared with the related art, and the power consumption can be reduced.

第5図は点状の電界放射電子源を形成する場合を示
す。
FIG. 5 shows a case where a point-shaped field emission electron source is formed.

第5図に示すように、この例においては、例えば図示
省略した(100)面方位の半絶縁性GaAs基板上に例えば
その側面が(001)面、(010)面などである直方体状の
突起部21をエッチングにより形成し、この突起部21の上
に例えばMOCVD法により例えばGaAsをエピタキシャル成
長させる。これによって、この突起部21の上にピラミッ
ド状の形状を有する点状の電界放射電子源22が形成され
る。この場合、このピラミッド状の形状を有する電界放
射電子源22の互いに対向する一対の斜面のなす角度は90
゜である。
As shown in FIG. 5, in this example, for example, a rectangular parallelepiped protrusion whose side surface is a (001) plane, a (010) plane, or the like is formed on a (100) plane semi-insulating GaAs substrate, not shown. The portion 21 is formed by etching, and, for example, GaAs is epitaxially grown on the protrusion 21 by, for example, the MOCVD method. As a result, a point-shaped field emission electron source 22 having a pyramid shape is formed on the protrusion 21. In this case, the angle formed by the pair of opposed slopes of the field emission electron source 22 having the pyramid shape is 90 degrees.
゜.

このように、この例によれば、先端の曲率半径が極め
て小さい点状の電界放射電子源22を結晶成長により容易
に形成することができる。そして、これによって、電子
の電界放射を行わせるためにこの電界放射電子源22に印
加する電圧を低くすることができる。
Thus, according to this example, the point-shaped field emission electron source 22 having a very small radius of curvature at the tip can be easily formed by crystal growth. As a result, the voltage applied to the field emission electron source 22 for causing the field emission of electrons can be reduced.

以上の二つの例においては、非平衡結晶成長法として
MOCVD法を用いているが、例えば分子線エピタキシー(M
BE)法を用いることも可能である。
In the above two examples, the non-equilibrium crystal growth method
The MOCVD method is used. For example, molecular beam epitaxy (M
It is also possible to use the BE) method.

なお、特開平1−294336号公報には、熱処理により特
定方位に制御された種子単結晶を用いて結晶成長を行う
ことにより尖状の先端を有する電界放射電子源を形成す
る方法が提案されているが、種子単結晶の成長場所の制
御が困難である点などで不利である。
JP-A-1-294336 proposes a method for forming a field emission electron source having a pointed tip by growing a crystal using a seed single crystal controlled to a specific orientation by heat treatment. However, it is disadvantageous in that it is difficult to control the growth location of the seed single crystal.

以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible.

例えば、上述の実施例においては、ゲートGにより電
子波の位相を変化させるようにしているが、例えば第1
図において紙面に垂直方向に磁場を印加し、この磁場に
より電子波の位相を変化させるようにしてもよい。ま
た、上述の実施例においては、カソードKから発生され
る電子波をブロッカーBにより二つの電子波に分けて電
子の経路を二重連結化しているが、この電子の経路は三
重連結以上に多重連結化することも可能である。
For example, in the above-described embodiment, the phase of the electron wave is changed by the gate G.
In the drawing, a magnetic field may be applied in a direction perpendicular to the plane of the drawing, and the phase of the electron wave may be changed by the magnetic field. In the above-described embodiment, the electron wave generated from the cathode K is divided into two electron waves by the blocker B to make the electron path doubly connected. However, this electron path is multiplexed more than triple connection. It is also possible to link them.

さらに、上述の実施例のAB効果トランジスタの構造例
においては、GaAsを用いているが、GaAsの代わりに例え
ばSiを用いることも可能である。
Furthermore, although GaAs is used in the structure example of the AB effect transistor of the above embodiment, for example, Si can be used instead of GaAs.

また、上述の実施例のAB効果トランジスタの電子源と
しては冷陰極を用いることも可能である。
Further, a cold cathode can be used as an electron source of the AB effect transistor of the above-described embodiment.

〔発明の効果〕〔The invention's effect〕

本発明は、以上説明したように構成されているので、
次のような効果がある。
Since the present invention is configured as described above,
The following effects are obtained.

すなわち、電子が真空中を走行するように構成されて
いるので、室温でも動作可能なAB効果トランジスタその
他の量子干渉デバイスを実現することができる。
That is, since the electron is configured to travel in a vacuum, an AB effect transistor and other quantum interference devices that can operate even at room temperature can be realized.

また、電子を発生するための電子源として電界放射電
子源を用いることにより、電子の可干渉性を高くするこ
とができる。
Further, by using a field emission electron source as an electron source for generating electrons, the coherence of the electrons can be increased.

さらに、電子源が非平衡結晶成長法により形成された
電界放射電子源であるので、先端の曲率半径が極めて小
さい電界放射電子源を実現することができ、従って電界
放射を行わせるために電子源に印加する電圧を低くする
ことができる。
Further, since the electron source is a field emission electron source formed by a non-equilibrium crystal growth method, a field emission electron source having an extremely small radius of curvature at the tip can be realized. Can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例によるAB効果トランジスタの
構成を示す断面図、第2図は本発明の一実施例によるAB
効果トランジスタの構造例を示す断面図、第3図A〜第
3図Dは第2図に示すAB効果トランジスタの製造方法を
工程順に説明するための断面図、第4図は線状の電界放
射電子源の形成方法を説明するための斜視図、第5図は
点状の電界放射電子源の形成方法を説明するための斜視
図である。 図面における主要な符号の説明 K:カソード、A:アノード、 G,G1,G2:ゲート、B:ブロッカー。
FIG. 1 is a sectional view showing the structure of an AB effect transistor according to one embodiment of the present invention, and FIG. 2 is an AB effect transistor according to one embodiment of the present invention.
3A to 3D are cross-sectional views for explaining a method of manufacturing the AB effect transistor shown in FIG. 2 in the order of steps, and FIG. 4 is a linear electric field emission. FIG. 5 is a perspective view for explaining a method for forming an electron source, and FIG. 5 is a perspective view for explaining a method for forming a point-shaped field emission electron source. Explanation of main symbols in the drawings K: cathode, A: anode, G, G 1 , G 2 : gate, B: blocker.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/66 H01J 19/38 H01J 21/10 H01J 21/20 H01L 29/80 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 29/66 H01J 19/38 H01J 21/10 H01J 21/20 H01L 29/80

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電子の干渉効果を利用した半導体装置にお
いて、 真空室内にカソード、アノード、ゲート及びブロッカー
を有し、 上記ブロッカーは上記カソードと上記アノードとを結ぶ
線上に設けられ、 上記ゲートは上記カソードと上記アノードとを結ぶ線の
外側に設けられ、 上記カソードから発生される電子波を上記ブロッカーに
より分けた後、上記アノードで合流させるとともに、上
記ゲートに印加するゲート電圧により電子波の位相を変
化させるようにしたことを特徴とする半導体装置。
1. A semiconductor device using an electron interference effect, comprising: a cathode, an anode, a gate, and a blocker in a vacuum chamber, wherein the blocker is provided on a line connecting the cathode and the anode; It is provided outside the line connecting the cathode and the anode, and after the electron wave generated from the cathode is divided by the blocker, it is merged at the anode and the phase of the electron wave is adjusted by the gate voltage applied to the gate. A semiconductor device characterized by being changed.
【請求項2】電子の干渉効果を利用した半導体装置にお
いて、 上記電子が真空中を走行するように構成され、かつ、上
記電子を発生するための電子源として電界放射電子源を
用いることを特徴とする半導体装置。
2. A semiconductor device utilizing the interference effect of electrons, wherein the electrons are configured to travel in a vacuum, and a field emission electron source is used as an electron source for generating the electrons. Semiconductor device.
【請求項3】電子の干渉効果を利用した半導体装置にお
いて、 上記電子が真空中を走行するように構成され、かつ、上
記電子を発生するための電子源として非平衡結晶成長法
により形成された電界放射電子源を用いることを特徴と
する半導体装置。
3. A semiconductor device utilizing the interference effect of electrons, wherein said electrons are configured to travel in a vacuum, and are formed by a non-equilibrium crystal growth method as an electron source for generating said electrons. A semiconductor device using a field emission electron source.
JP17300390A 1990-06-30 1990-06-30 Semiconductor device Expired - Fee Related JP3074704B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17300390A JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device
TW080104293A TW200598B (en) 1990-06-30 1991-06-01
KR1019910010114A KR920001767A (en) 1990-06-30 1991-06-19 Semiconductor device
US07/723,974 US5247223A (en) 1990-06-30 1991-07-01 Quantum interference semiconductor device
US07/757,605 US5156988A (en) 1990-06-30 1991-09-11 A method of manufacturing a quantum interference semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17300390A JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0462973A JPH0462973A (en) 1992-02-27
JP3074704B2 true JP3074704B2 (en) 2000-08-07

Family

ID=15952390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17300390A Expired - Fee Related JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device

Country Status (3)

Country Link
JP (1) JP3074704B2 (en)
KR (1) KR920001767A (en)
TW (1) TW200598B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040072A1 (en) * 2005-10-03 2007-04-12 Sharp Kabushiki Kaisha Electromagnetic field detection element and device employing it
JP5644757B2 (en) 2011-12-28 2014-12-24 株式会社日本自動車部品総合研究所 Pressure control device

Also Published As

Publication number Publication date
TW200598B (en) 1993-02-21
KR920001767A (en) 1992-01-30
JPH0462973A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
US5247223A (en) Quantum interference semiconductor device
EP0495436B1 (en) Quantum phase interference transistor
JP2002518851A (en) Quantum wire field effect transistor and method of manufacturing the same
US5156988A (en) A method of manufacturing a quantum interference semiconductor device
JP2616130B2 (en) Superconducting element manufacturing method
US5497015A (en) Quantum interference transistor
US5828076A (en) Microelectronic component and process for its production
JP3074704B2 (en) Semiconductor device
JPH0480964A (en) Semiconductor device
JPH07326730A (en) Semiconductor device, unit electronic device and manufacturing method thereof
JPH02294074A (en) Semiconductor device and its manufacture
JPH09191104A (en) Single electronic element
JP2803555B2 (en) Fabrication method of ultra-fine tunnel barrier
JPH02101784A (en) Manufacture of quantum well fine wire and quantum well box and quantum well fine wire laser
JP3837674B2 (en) Quantum semiconductor device
JPH05102198A (en) Pseudo-one-dimensional field-effect transistor and its manufacture
JP2550375B2 (en) Semiconductor device
JP2600454B2 (en) Semiconductor device
JP3003214B2 (en) Semiconductor device
JP3243933B2 (en) Quantization function element and method of manufacturing the same
JP2836145B2 (en) Field effect transistor and method of manufacturing the same
JPS6317562A (en) Superlattice element and its manufacture
JPS588151B2 (en) Manufacturing method of junction field effect transistor
JPH07326728A (en) Fine capacitor and forming method thereof
JPH04236464A (en) Vacuum electron-wave interference transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees