JPH0462431A - 積算流量計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は気体や液体などの流体の流量を計測して、流量
を積算して得られる積算流量値を求める積算流量計に関
する。

〔従来の技術〕

積算流量計は、流体供給ライン中に設けられた流量セン
サを備えている。この流量センサとしては、例えば、特
開平１−３０８９２１号公報に開示されているような、
フローセンサとこのフローセンサで検知されたアナログ
信号をそのレベルに比例したパルス数のパルス列に変換
するアナログ／パルス列変換器との組合わせからなるも
のが使用される。流量センサは、流体の流量を検出し、
流量に対応した検出パルス数の検出流量パルス列を発生
する。検出流量パルス列は流量処理回路に供給される。

従来の流量処理回路は、検出流量パルス列の検出パルス
数を積算して積算流量値を求めている。積算流量値は表
示回路に表示される。

〔発明が解決しようとする課Ｂ］ 従来の流量処理回路は、流量センサが流量に比例した検
出パルス数の検出流量パルス列を発生する場合に適用で
きる。換言すれば、流量センサに器差補正が必要ない場
合に適用できる。

しかしながら、一般に、流量センサは器差補正が必要で
、検出流量パルス列の検出パルス数は流量に比例しない
。すなわち、流量は検出パルス数の関数である。この関
数は、検出パルス数の折線関数によって近似される。

そのため、従来、流量処理回路をＣＰＵで構成し、ソフ
トウェア演算でこの流量センサの器差補正を行っている
。

このようにＣＰｒＪを使用してソフトウェア演算により
積算流量値を求めると、流量処理回路での消費電力が大
きくなり計算時間も長くなる。

そのため、電池を電源とした積算流量計では、電池の消
耗が著しく、電池交換作業の頻度が高くなってしまう。

従って、本発明の目的は、低消費電力化を達成できる流
量処理回路を有する積算流量計を提供することにある。

［課題を解決するための手段］ 本発明による積算流量計は、流体の流量ｑを検出し、該
流量ｑに対応したパルス数Ｐの検出流量パルス列を発生
する流量センサと、前記検出流量パルス列を処理して前
記流量ｑの積算流量値Ｑを求める流量処理回路と、前記
積算流量値Ｑを表示する表示回路とを有する積算流量計
に於いて、前記流量ｑはパルス数Ｐの折線関数ｑ　＝　
ｆ　（Ｐ）によって近似され、該折線関数ｑ　＝　ｆ　
（Ｐ）は第１乃至第Ｎ（Ｎ≧２）の直線式ｑ、〜（ＩＮ
と、これら第１乃至第Ｎの直線式の互いに隣合う直線式
の交点と前記第Ｎの直線式の終点とを表す第１乃至第Ｎ
のパルス数Ｐ１〜ＰＮとによって表され、第ｎ（１≦ｎ
≦Ｎ）の直線式ＱＮはｑ軸上の第ｎの切片α。と第ｎの
傾きβゎとを用いて、ｑ、＝α４十β、ＩＰで表され、 前記流量処理回路は、 前記折線関数ｆ　（Ｐ）を表す第１乃至第Ｎのパルス数
Ｐｒ〜Ｐｒと第１乃至第Ｎの傾きβ１〜β８と第１乃至
第Ｎの切片αＩ〜α８とを予め記憶する記憶手段と、 前記検出流量パルス列の前記検出パルス数Ｐ。

を計数する計数手段と、 前記検出パルス数Ｐｒに応答して、前記第１乃至第Ｎの
パルス数Ｐｒ−Ｐｒを参照して、前記記憶手段に記憶さ
れた前記第１乃至第Ｎの切片α１〜αＮと前記第１乃至
第Ｎの傾きβ１〜β８の中から該検出パルス数Ｐｒの属
する直線式を表す切片と傾きとを選択し、選択された切
片と選択された傾きとを出力する選択手段と、 前記選択された切片を保持し、保持された切片を出力す
る切片保持手段と、 前記選択された傾きを保持し、保持された傾きを出力す
る傾き保持手段と、 前記計数手段で計数された前記検出パルス数Ｐ。

と前記保持された切片と前記保持された傾きとに基づい
て前記流量ｑを演算する流量演算手段と、該流量演算手
段の演算により得られた前記流量ｑを積算して、前記積
算流量値Ｑを求める流量積算手段と、 を有することを特徴とする。

［実施例〕 以下、本発明の実施例について図面を参照して説明する
。

第１図を参照すると、本発明の一実施例による積算流量
計は、流体の流量９を検出し、流量ｑに対応した検８パ
ルス数Ｐｒの検出流量パルス列を発生する流量センサ１
１と、検出流量パルス列を処理して流量ｑを積算して得
られる積算流量値Ｑを求める流量処理回路１２と、前記
積算流量値Ｑを表示する表示回路１３とを有する。

第２図を参照して、流量ｑはパルス数Ｐの折線関数ｑ＝
　ｆ　（Ｐ）によって近似される。折線関数ｑ＝　ｆ　
（Ｐ）は第１乃至第Ｎ（Ｎ２２）の直線式ｑ〜ｑＮと、
これら第１乃至第Ｎの直線式の互いに隣合う直線式の交
点と第Ｎの直線式の終点とを表す第１乃至第Ｎのパルス
数Ｐｒ〜ＰＨとによって表される。第ｎ（１≦ｎ≦Ｎ）
の直線式ｑｎはｑ軸上の第ｎの切片αｎと第ｎの傾きβ
、とを用いて、ｑ７＝α。＋β、、Ｐによって表される
。

流量処理回路１２は、基準クロックを発生する基準クロ
ック発生回路１４を有する。基準クロック発生回路１４
から発生された基準クロックは流量センサ１１に供給さ
れる。流量センサ１１は、後述する測定指令に応答して
、流量ｑに対応した検出パルス数Ｐｒの検出流量パルス
列を発生する。

検出流量パルス列と基準クロックはモード切替回路１５
に供給される。モード切替回路１５はインバータゲート
１５ａと、アンドゲート１５ｂ、２５ｃと、オアゲート
１５ｄとを有する。モード切替回路１５は、後述するモ
ード切替指令に応答して、モードを計測か演算のどちら
かに設定される。本実施例では、モード切替指令が論理
“１゛レベルのときは演算モードを示し、論理ＩＩ　０
１１　レベルのときは計測モードを示す。

モード切替回路１５の動作について、もっと詳細に説明
する。モード切替指令が計測モードを示しているとする
。この場合、インハータゲーＨ５ａは、論理“０”レベ
ルのモード切替指令を反転して、論理“１”レベルの信
号を上記測定指令として流量センサ１１に供給する。流
量センサ１１から高力される検出流量パルス列はアント
ゲ−目５ｂとオアゲート１５ｄを介してモード切替回路
１５の出力信号として出力される。

一方、モード切替指令が演算モードを示しているとする
。この場合、基準クロックはアンドゲート１５ｃとオア
ゲート１５ｄを介してモード切替回路１５の出力信号と
して出力される。

モード切替回路１５の出力信号は、第１のカウンタ１６
に供給される。第１のカウンタ１６は、縦続接続された
第１乃至第Ｎの１６進アップダウンカウンタ１６−Ｌ　
１６−２．　　・・・・・・、１６−Ｎからなる。第１
０カウンタ１６には、後述するアップ／ダウン指令が供
給される。アップ／ダウン指令がア・ノブを指示してい
るとき、第１のカウンタ１６はモード切替回路１５の出
力信号のパルス数をアップカウントする。アップ／ダウ
ン指令がダウンを指示しているとき、第１のカウンタ１
６は第１の１６進アップダウンカウンタ１６−１からＮ
の１６進アップダウンカウンタ１６−Ｎへ順番にダウン
カウントし、第１乃至第Ｎの１６進アップダウンカウン
タ１６−１〜１６−Ｎから第１乃至第Ｎのボロー信号を
出力させる。

第１乃至第Ｎのボロー信号は加算制御回路１７に供給さ
せる。加算制御回路１７には基準クロック発生回路１４
からの基準クロックも供給される。加算制御回路１７は
、上記モード切替指令と上記アップダウン指令の他に、
４ピントシフト指令と加算指令とを出力する。

従って、第１０カウンタ１６は、モード切替指令が計測
モードを示しかつアップ／ダウン指令がアップを指示し
ているとき、モード切替回路１５を介して流量センサ１
１から供給される検出流量パルス列の検出パルス数ＰＴ
を計数する。すなわち、第１のカウンタ１６は、検出流
量パルス列の検出パルス数Ｐｒを計数する計数手段とし
て働く。

流量処理回路１２は、第２図に示される折線関数ｆ　（
Ｐ）を表す定数を入力するための定数入力端子１８ａを
有する。定数入力端子１８ａより供給される定数は第１
のメモリ１８に記憶される。第１のメモリ１８は縦続接
続された第１乃至第Ｎの記憶部１８−１．１８−２．１
８−３．・・・・・・１８−Ｎを有する。第１乃至第Ｎ
の記憶部１８−１〜１８−Ｎは、それぞれ、第１乃至第
Ｎの定数を記憶する。第１乃至第Ｎの定数は、それぞれ
、第１乃至第Ｎのパルス数Ｐ〜ＰＮと、第１乃至第Ｎの
傾きβ、〜β、と、第１乃至第Ｎの切片α、〜α８とか
ら成る。

第１のメモリ１８に記憶された定数は、定数切替回路１
９に供給される。定数切替回路１９は、後述する定数切
替信号に応答して、第１乃至第Ｎの記憶部１８−１〜１
８−Ｎに記憶された第１乃至第Ｎの定数の１つを選択し
、選択された定数を出力する。

定数切替信号を受ける度に、定数切替回路１９は、選択
された定数として第１乃至第Ｎの定数を順次出力する。

選択された定数は、選択されたパルス数Ｐｒと、選択さ
れた傾きβ８と、選択された切片α５とから成る。

選択されたパルス数Ｆ、はコンパレータ２０ニ供給され
る。コンパレータ２０には第１のカウンタ１６から計数
値が供給される。コンパレータ２０は計数値と選択され
たパルス数Ｐ５とを比較し、これらの値が一致する度に
上記定数切替信号を定数切替回路１９へ供給する。従っ
て、第１のカウンタ１６の計数値が最終的に検出パルス
数Ｐ〒　（Ｐゎ一１≦ＰＴくＰｒ）となったとき、定数
切替回路１９は、第ｎの直線式を表す第ｎの傾きβ９と
第ｎの切片αｎと第ｎのパルス数Ｐカとを選択された傾
きβ、と選択された切片α５と選択されたパルス数Ｐ５
として出力する。とにかく定数切替回路１９とコンパレ
ータ２０との組合わせは、検出パルス数Ｐｒに応答して
、第１乃至第Ｎのパルス数Ｐ１〜Ｐ２を参照して、第１
のメモリ１８心ご記憶された第１乃至第Ｎの切片α、〜
α８と第１乃至第Ｎの傾きβ、〜βＮの中から検出パル
ス数Ｐｒの属する直線式を表す切片と傾きとを選択し、
選択された切片と選択された傾きとを出力する選択手段
として働く。

例えば、第２図に示されるように、Ｐ１≦Ｐｒ＜Ｐｒの
場合、選択された切片α５と選択された傾きβ、は、そ
れぞれ、検出パルス数Ｐｒの属する第２の直線式を表す
第２の切片α２と第２の傾きβ２となる。

選択された切片α５と選択された傾きβ５とは、それぞ
れ、第２のメモリ２１とシフトレジスタ２２に供給され
る。第２のメモリ２１は選択された切片α５を保持し、
保持された切片αｎを出力する切片保持手段として動作
する。シフトレジスタ２２は選択された傾きβ５を保持
し、保持された傾きβ、を出力する傾き保持手段として
動作する。

尚、シフトレジスタ２２は、後述する演算の実行回数を
減らすために、保持された傾きβ７のビット長と第１の
カウンタ１６のビット長から４を引いたものとを足した
ビット長を有する。

第２のメモリ２１で保持された切片αｎとシフトレジス
タ２２に保持された傾きβ、は加算器２３に供給される
。加算器２３は、加算制御回路１７から供給される加算
指令に応答して、後述するような加算を行う。加算器２
３の加算結果は第３のメモリ２４に前回加算値として記
憶される。

次に、加算制御回路１７の制御下で加算器２３によって
行われるｑＴ＝α。十βｎＰＴの演算について説明する
。

先ず、加算器２３は第３メモリ２４の格納された前回加
算値と第２のメモリ２１で保持された切片αｎとを加算
して、その加算結果を前回加算値として第３のメモリ２
４に格納する。

次に、加算制御回路１７の制御の下で、加算器２３はシ
フトレジスタ２２に保持された伸きβ。を前回加算値に
第１のカウンタ１６の第１の１６進アップダウンカウン
タ１６−１の内容で示される回数だけを加算する。これ
は次のように行われる。

加算制御回路１７はダウンを指示するアップ／ダウン指
令を第１のカウンタ１６へ供給すると共に、演算モード
を示すモード切替指令をモード切替回路工５へ供給する
。これにより、基準クロンク発生回路１４から発生され
た基準クロンクがモード切替回路１５を介して第１のカ
ウンタ１６へ供給される。

基準クロックに同期して、第１０カウンタ１６の第１の
１６進アップダウンカウンタ１６−１はダウンカウント
を行う。ダウンカウント値が零になったとき、第１の１
６進アップダウンカウンタ１６−１は第１のボロー信号
を加算制御回路１７に供給する。ダウンを指示するアッ
プ／ダウン指令を第１のカウンタ１６へ供給してから第
１のカウンタ１６から第１のボロー信号を受は取るまで
の期間、加算制御回路１７は加算指令を加算器２３へ供
給して、加算器２３にシフトレジスタ２２に保持された
傾きβ、と第３のメモリ２４に格納された前回加算値と
の加算を行わせる。

第１のボロー信号を受は取った後、加算制御回路１７は
４ビツトシフト指令をシフトレジスタ２２へ供給して、
シフトレジスタ２２に保持された傾きβ。

を４ピントだけ高位にシフトさせる。上述と同様に、加
算制御回路１７は加算器２３を制御して、加算器２３に
対してシフトレジスタ２２に保持された内容（４ビツト
シフトされた１頃きβ。）と第３のメモリ２４に格納さ
れた前回加算値との加算を第１のカウンタ１６の第２の
１６進アツプダウンカウンタ１６２の内容で示される回
数だけ行わせる。

上述した手順を、第１のカウンタ１６の第Ｎの１６進ア
ップダウンカウンタ１６−Ｎから第Ｎのボロー信号が出
力させるまで繰り返すことにより、βゎＰｒの乗算を行
うことができる。従って、このβ、Ｐｒの乗算は、最悪
でも１６×Ｎ回の加算で行うことができる。このように
して、ＱＴ＝αｎ＋β、Ｐｒを求めることができる。と
にかく、加算制御回路１７と加算器２３と第３のメモリ
２４との組合わせは、第１のカウンタ１６で計数された
検出パルス数Ｐｒと第２のメモリ２１に保持された切片
α１とシフトレジスタ２２に保持された傾きβ。とに基
づいて流量ｑＴを演算する流量演算手段として働く。

尚、加算器２３は、今回の加算値が所定の単位流量を越
える度に、単位流量パルスＰ５を出力する。

と同時に、加算器２３は、今回の加算値から単位流量を
減算して得られる余りを新たな加算結果としして第３の
メモリ２４に保持する。単位流量パルスＰｕは積算回路
２５に供給される。積算回路２５は単位流量パルスＰｒ
を計数して、積算流量値Ｑを記憶する。従って、積算回
路２５は流量演算手段の演算により得られた流量ｑ、を
積算して、積算流量値Ｑを求める流量積算手段として動
（。積算回路２５に記憶された積算流量値Ｑは表示回路
１３に表示される。積算回路２５と表示回路１３との組
合わせは、積算流量値Ｑを記憶・表示する積算表示回路
として働く。

［発明の効果］ 以上の説明で明らかなように、本発明によれば、流量処
理回路をハードウェア演算回路で構成しているので、Ｃ
ＰＵのソフトウェア演算で行うものより、低消費電力化
を達成することができる。これにより、流量と検出流量
パルス列の検出パルス数とが非直線関係にある流量セン
サの器差の補正を、ハードウェア演算回路で精度よく実
行できる。

【図面の簡単な説明】

第１図は本発明の一実施例による積算流量計の構成を示
すブロック図、第２図は流量と検出流量パルス列の検出
パルス数との関係を示すグラフ図である。 １１−−−−−−・流量センサ １３−・−・・−・表示回路　１４ １５−−一−−−モード切替回路 １７−−−−−−−加算制御回路 １９−−一定数切替回路 ２ｔ−一一一・−メモリ ２３−・・・−加算器 ２５−−−−一積算回路

Claims (1)

1. 【特許請求の範囲】 １、流体の流量ｑを検出し、該流量ｑに対応したパルス
   数Ｐの検出流量パルス列を発生する流量センサと、前記
   検出流量パルス列を処理して前記流量ｑの積算流量値Ｑ
   を求める流量処理回路と、前記積算流量値Ｑを表示する
   表示回路とを有する積算流量計に於いて、 前記流量ｑはパルス数Ｐの折線関数ｑ＝ｆ（Ｐ）によっ
   て近似され、該折線関数ｑ＝ｆ（Ｐ）は第１乃至第Ｎ（
   Ｎ≧２）の直線式ｑ＿１〜ｑ＿Ｎと、これら第１乃至第
   Ｎの直線式の互いに隣合う直線式の交点と前記第Ｎの直
   線式の終点とを表す第１乃至第Ｎのパルス数Ｐ＿１〜Ｐ
   ＿Ｎとによって表され、第ｎ（１≦ｎ≦Ｎ）の直線式ｑ
   ＿ｎはｑ軸上の第ｎの切片α＿ｎと第ｎの傾きβ＿ｎと
   を用いて、ｑ＿ｎ＝α＿ｎ＋β＿ｎＰで表され、 前記流量処理回路は、 前記折線関数ｆ（Ｐ）を表す第１乃至第Ｎのパルス数Ｐ
   ＿１〜Ｐ＿Ｎと第１乃至第Ｎの傾きβ＿１〜β＿Ｎと第
   １乃至第Ｎの切片α＿１〜α＿Ｎとを予め記憶する記憶
   手段と、 前記検出流量パルス列の前記検出パルス数Ｐ＿ｒを計数
   する計数手段と、 前記検出パルス数Ｐ＿ｒに応答して、前記第１乃至第Ｎ
   のパルス数Ｐ＿１〜Ｐ＿Ｎを参照して、前記記憶手段に
   記憶された前記第１乃至第Ｎの切片α＿１〜α＿Ｎと前
   記第１乃至第Ｎの傾きβ＿１〜β＿Ｎの中から該検出パ
   ルス数Ｐ＿ｒの属する直線式を表す切片と傾きとを選択
   し、選択された切片と選択された傾きとを出力する選択
   手段と、 前記選択された切片を保持し、保持された切片を出力す
   る切片保持手段と、 前記選択された傾きを保持し、保持された傾きを出力す
   る傾き保持手段と、 前記計数手段で計数された前記検出パルス数Ｐ＿ｒと前
   記保持された切片と前記保持された傾きとに基づいて前
   記流量ｑを演算する流量演算手段と、該流量演算手段の
   演算により得られた前記流量ｑを積算して、前記積算流
   量値Ｑを求める流量積算手段と、 を有することを特徴とする積算流量計。