JP2991344B2 - 積算流量計 - Google Patents
積算流量計Info
- Publication number
- JP2991344B2 JP2991344B2 JP2172382A JP17238290A JP2991344B2 JP 2991344 B2 JP2991344 B2 JP 2991344B2 JP 2172382 A JP2172382 A JP 2172382A JP 17238290 A JP17238290 A JP 17238290A JP 2991344 B2 JP2991344 B2 JP 2991344B2
- Authority
- JP
- Japan
- Prior art keywords
- flow rate
- slope
- pulse
- linear
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Volume Flow (AREA)
- Details Of Flowmeters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は気体や液体などの流体の流量を計測して、流
量を積算して得られる積算流量値を求める積算流量計に
関する。
量を積算して得られる積算流量値を求める積算流量計に
関する。
積算流量計は、流体供給ライン中に設けられた流量セ
ンサを備えている。この流量センサとしては、例えば、
特開平１−308921号公報に開示されているような、フロ
ーセンサとこのフローセンサで検知されたアナログ信号
をそのレベルに比例したパルス数のパルス列に変換する
アナログ／パルス列変換器との組合わせからなるものが
使用される。流量センサは、流体の流量を検出し、流量
に対応した検出パルス数の検出流量パルス列を発生す
る。検出流量パルス列は流量処理回路に供給される。従
来の流量処理回路は、検出流量パルス列の検出パルス数
を積算して積算流量値を求めている。積算流量値は表示
回路に表示される。
ンサを備えている。この流量センサとしては、例えば、
特開平１−308921号公報に開示されているような、フロ
ーセンサとこのフローセンサで検知されたアナログ信号
をそのレベルに比例したパルス数のパルス列に変換する
アナログ／パルス列変換器との組合わせからなるものが
使用される。流量センサは、流体の流量を検出し、流量
に対応した検出パルス数の検出流量パルス列を発生す
る。検出流量パルス列は流量処理回路に供給される。従
来の流量処理回路は、検出流量パルス列の検出パルス数
を積算して積算流量値を求めている。積算流量値は表示
回路に表示される。
従来の流量処理回路は、流量センサが流量に比例した
検出パルス数の検出流量パルス列を発生する場合に適用
できる。換言すれば、流量センサに器差補正が必要ない
場合に適用できる。
検出パルス数の検出流量パルス列を発生する場合に適用
できる。換言すれば、流量センサに器差補正が必要ない
場合に適用できる。
しかしながら、一般に、流量センサは器差補正が必要
で、検出流量パルス列の検出パルス数は流量に比例しな
い。すなわち、流量は検出パルス数の関数である。この
関数は、検出パルス数の折線関数によって近似される。
で、検出流量パルス列の検出パルス数は流量に比例しな
い。すなわち、流量は検出パルス数の関数である。この
関数は、検出パルス数の折線関数によって近似される。
そのため、従来、流量処理回路をCPUで構成し、ソフ
トウェア演算でこの流量センサの器差補正を行ってい
る。
トウェア演算でこの流量センサの器差補正を行ってい
る。
このようにCPUを使用してソフトウェア演算により積
算流量値を求めると、流量処理回路での消費電力が大き
くなり計算時間も長くなる。
算流量値を求めると、流量処理回路での消費電力が大き
くなり計算時間も長くなる。
そのため、電池を電源とした積算流量計では、電池の
消耗が著しく、電池交換作業の頻度が高くなってしま
う。
消耗が著しく、電池交換作業の頻度が高くなってしま
う。
従って、本発明の目的は、低消費電力化を達成できる
流量処理回路を有する積算流量計を提供することにあ
る。
流量処理回路を有する積算流量計を提供することにあ
る。
本発明による積算流量計は、液体の流量ｑを検出し、
該流量ｑに対応したパルス数Ｐの検出流量パルス列を発
生する流量センサと、前記検出流量パルス列を処理して
前記流量ｑの積算流量値Ｑを求める流量処理回路と、前
記積算流量値Ｑを表示する表示回路とを有する積算流量
計に於いて、 前記流量ｑはパルス数Ｐの折線関数ｑ＝ｆ（Ｐ）によ
って近似され、該折線関数ｑ＝ｆ（Ｐ）は第１乃至第Ｎ
（Ｎ≧２）の直線式q1〜qNと、これら第１乃至第Ｎの直
線式の互いに隣合う直線式の交点と前記第Ｎの直線式の
終点とを表す第１乃至第Ｎのパルス数P1〜PNとによって
表され、第ｎ（１≦ｎ≦Ｎ）の直線式qNはｑ軸上の第ｎ
の切片αｎと第ｎの傾きβｎとを用いて、qn＝αｎ＋β
nPで表され、 前記流量処理回路は、 前記折線関数ｆ（Ｐ）を表す第１乃至第Ｎのパルス数
P1〜PNと第１乃至第Ｎの傾きβ１〜βＮと第１乃至第Ｎ
の切片α１〜αＮとを予め記憶する記憶手段と、 前記検出流量パルス列の前記検出パルス数PTを計数す
る計数手段と、 前記検出パルス数PTに応答して、前記第１乃至第Ｎの
パルス数P1〜PNを参照して、前記記憶手段に記憶された
前記第１乃至第Ｎの切片α１〜αＮと前記第１乃至第Ｎ
の傾きβ１〜βＮの中から該検出パルス数PTの属する直
線式を表す切片と傾きとを選択し、選択された切片と選
択された傾きとを出力する選択手段と、 前記選択された切片を保持し、保持された切片を出力
する切片保持手段と、 前記選択された傾きを保持し、保持された傾きを出力
する傾き保持手段と、 前記計数手段で計数された前記検出パルス数PTと前記
保持された切片と前記保持された傾きとに基づいて前記
流量ｑを演算する流量演算手段と、 該流量演算手段の演算により得られた前記流量ｑを積
算して、前記積算流量値Ｑを求める流量積算手段と、 を有することを特徴とする。
該流量ｑに対応したパルス数Ｐの検出流量パルス列を発
生する流量センサと、前記検出流量パルス列を処理して
前記流量ｑの積算流量値Ｑを求める流量処理回路と、前
記積算流量値Ｑを表示する表示回路とを有する積算流量
計に於いて、 前記流量ｑはパルス数Ｐの折線関数ｑ＝ｆ（Ｐ）によ
って近似され、該折線関数ｑ＝ｆ（Ｐ）は第１乃至第Ｎ
（Ｎ≧２）の直線式q1〜qNと、これら第１乃至第Ｎの直
線式の互いに隣合う直線式の交点と前記第Ｎの直線式の
終点とを表す第１乃至第Ｎのパルス数P1〜PNとによって
表され、第ｎ（１≦ｎ≦Ｎ）の直線式qNはｑ軸上の第ｎ
の切片αｎと第ｎの傾きβｎとを用いて、qn＝αｎ＋β
nPで表され、 前記流量処理回路は、 前記折線関数ｆ（Ｐ）を表す第１乃至第Ｎのパルス数
P1〜PNと第１乃至第Ｎの傾きβ１〜βＮと第１乃至第Ｎ
の切片α１〜αＮとを予め記憶する記憶手段と、 前記検出流量パルス列の前記検出パルス数PTを計数す
る計数手段と、 前記検出パルス数PTに応答して、前記第１乃至第Ｎの
パルス数P1〜PNを参照して、前記記憶手段に記憶された
前記第１乃至第Ｎの切片α１〜αＮと前記第１乃至第Ｎ
の傾きβ１〜βＮの中から該検出パルス数PTの属する直
線式を表す切片と傾きとを選択し、選択された切片と選
択された傾きとを出力する選択手段と、 前記選択された切片を保持し、保持された切片を出力
する切片保持手段と、 前記選択された傾きを保持し、保持された傾きを出力
する傾き保持手段と、 前記計数手段で計数された前記検出パルス数PTと前記
保持された切片と前記保持された傾きとに基づいて前記
流量ｑを演算する流量演算手段と、 該流量演算手段の演算により得られた前記流量ｑを積
算して、前記積算流量値Ｑを求める流量積算手段と、 を有することを特徴とする。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図を参照すると、本発明の一実施例による積算流
量計は、流体の流量ｑを検出し、流量ｑに対応した検出
パルス数PTの検出流量パルス列を発生する流量センサ11
と、検出流量パルス列を処理して流量ｑを積算して得ら
れる積算流量値Ｑを求める流量処理回路12と、前記積算
流量値Ｑを表示する表示回路13とを有する。
量計は、流体の流量ｑを検出し、流量ｑに対応した検出
パルス数PTの検出流量パルス列を発生する流量センサ11
と、検出流量パルス列を処理して流量ｑを積算して得ら
れる積算流量値Ｑを求める流量処理回路12と、前記積算
流量値Ｑを表示する表示回路13とを有する。
第２図を参照して、流量ｑはパルス数Ｐの折線関数ｑ
＝ｆ（Ｐ）によって近似される。折線関数ｑ＝ｆ（Ｐ）
は第１乃至第Ｎ（Ｎ≧２）の直線式q1〜qNと、これら第
１乃至第Ｎの直線式の互いに隣合う直線式の交点と第Ｎ
の直線式の終点とを表す第１乃至第Ｎのパルス数P1〜PN
とによって表される。第ｎ（１≦ｎ≦Ｎ）の直線式qnは
ｑ軸上の第ｎの切片αｎと第ｎの傾きβｎとを用いて、
qn＝αｎ＋βnPによって表される。
＝ｆ（Ｐ）によって近似される。折線関数ｑ＝ｆ（Ｐ）
は第１乃至第Ｎ（Ｎ≧２）の直線式q1〜qNと、これら第
１乃至第Ｎの直線式の互いに隣合う直線式の交点と第Ｎ
の直線式の終点とを表す第１乃至第Ｎのパルス数P1〜PN
とによって表される。第ｎ（１≦ｎ≦Ｎ）の直線式qnは
ｑ軸上の第ｎの切片αｎと第ｎの傾きβｎとを用いて、
qn＝αｎ＋βnPによって表される。
流量処理回路12は、基準クロックを発生する基準クロ
ック発生回路14を有する。基準クロック発生回路14から
発生された基準クロックは流量センサ11に供給される。
流量センサ11は、後述する測定指令に応答して、流量ｑ
に対応した検出パルス数PTの検出流量パルス列を発生す
る。
ック発生回路14を有する。基準クロック発生回路14から
発生された基準クロックは流量センサ11に供給される。
流量センサ11は、後述する測定指令に応答して、流量ｑ
に対応した検出パルス数PTの検出流量パルス列を発生す
る。
検出流量パルス列と基準クロックはモード切替回路15
に供給される。モード切替回路15はインバータゲート15
aと、アンドゲート15b、15cと、オアゲート15dとを有す
る。モード切替回路15は、後述するモード切替指令に応
答して、モードを計測か演算のどちらかに設定される。
本実施例では、モード切替指令が論理“1"レベルのとき
は演算モードを示し、論理“0"レベルのときは計測モー
ドを示す。
に供給される。モード切替回路15はインバータゲート15
aと、アンドゲート15b、15cと、オアゲート15dとを有す
る。モード切替回路15は、後述するモード切替指令に応
答して、モードを計測か演算のどちらかに設定される。
本実施例では、モード切替指令が論理“1"レベルのとき
は演算モードを示し、論理“0"レベルのときは計測モー
ドを示す。
モード切替回路15の動作について、もっと詳細に説明
する。モード切替指令が計測モードを示しているとす
る。この場合、インバータゲート15aは、論理“0"レベ
ルのモード切替指令を反転して、論理“1"レベルの信号
を上記測定指令として流量センサ11に供給する。流量セ
ンサ11から出力される検出流量パルス列はアンドゲート
15bとオアゲート15dを介してモード切替回路15の出力信
号として出力される。
する。モード切替指令が計測モードを示しているとす
る。この場合、インバータゲート15aは、論理“0"レベ
ルのモード切替指令を反転して、論理“1"レベルの信号
を上記測定指令として流量センサ11に供給する。流量セ
ンサ11から出力される検出流量パルス列はアンドゲート
15bとオアゲート15dを介してモード切替回路15の出力信
号として出力される。
一方、モード切替指令が演算モードを示しているとす
る。この場合、基準クロックはアンドゲート15cとオア
ゲート15dを介してモード切替回路15の出力信号として
出力される。
る。この場合、基準クロックはアンドゲート15cとオア
ゲート15dを介してモード切替回路15の出力信号として
出力される。
モード切替回路15の出力信号は、第１のカウンタ16に
供給される。第１のカウンタ16は、縦続接続された第１
乃至第Ｎの16進アップダウンカウンタ16−1,16−2,…
…,16−Ｎからなる。第１のカウンタ16には、後述する
アップ／ダウン指令が供給される。アップ／ダウン指令
がアップを指示しているとき、第１のカウンタ16はモー
ド切替回路15の出力信号のパルス数をアップカウントす
る。アップ／ダウン指令がダウンを指示しているとき、
第１のカウンタ16は第１の16進アップダウンカウンタ16
−１からＮの16進アップダウンカウンタ16−Ｎへ順番に
ダウンカウントし、第１乃至第Ｎの16進アップダウンカ
ウンタ16−１〜16−Ｎから第１乃至第Ｎのボロー信号を
出力させる。
供給される。第１のカウンタ16は、縦続接続された第１
乃至第Ｎの16進アップダウンカウンタ16−1,16−2,…
…,16−Ｎからなる。第１のカウンタ16には、後述する
アップ／ダウン指令が供給される。アップ／ダウン指令
がアップを指示しているとき、第１のカウンタ16はモー
ド切替回路15の出力信号のパルス数をアップカウントす
る。アップ／ダウン指令がダウンを指示しているとき、
第１のカウンタ16は第１の16進アップダウンカウンタ16
−１からＮの16進アップダウンカウンタ16−Ｎへ順番に
ダウンカウントし、第１乃至第Ｎの16進アップダウンカ
ウンタ16−１〜16−Ｎから第１乃至第Ｎのボロー信号を
出力させる。
第１乃至第Ｎのボロー信号は加算制御回路17に供給さ
せる。加算制御回路17には基準クロック発生回路14から
の基準クロックも供給される。加算制御回路17は、上記
モード切替指令と上記アップダウン指令の他に、４ビッ
トシフト指令と加算指令とを出力する。
せる。加算制御回路17には基準クロック発生回路14から
の基準クロックも供給される。加算制御回路17は、上記
モード切替指令と上記アップダウン指令の他に、４ビッ
トシフト指令と加算指令とを出力する。
従って、第１のカウンタ16は、モード切替指令が計測
モードを示しかつアップ／ダウン指令がアップを指示し
ているとき、モード切替回路15を介して流量センサ11か
ら供給される検出流量パルス列の検出パルス数PTを計数
する。すなわち、第１のカウンタ16は、検出流量パルス
列の検出パルス数PTを計数する計数手段として働く。
モードを示しかつアップ／ダウン指令がアップを指示し
ているとき、モード切替回路15を介して流量センサ11か
ら供給される検出流量パルス列の検出パルス数PTを計数
する。すなわち、第１のカウンタ16は、検出流量パルス
列の検出パルス数PTを計数する計数手段として働く。
流量処理回路12は、第２図に示される折線関数ｆ
（Ｐ）を表す定数を入力するための定数入力端子18aを
有する。定数入力端子18aより供給される定数は第１の
メモリ18に記憶される。第１のメモリ18は縦続接続され
た第１乃至第Ｎの記憶部18−1,18−2,18−3,……,18−
Ｎを有する。第１乃至第Ｎの記憶部18−１〜18−Ｎは、
それぞれ、第１乃至第Ｎの定数を記憶する。第１乃至第
Ｎの定数は、それぞれ、第１乃至第Ｎのパルス数P1〜PN
と、第１乃至第Ｎの傾きβ１〜βＮと、第１乃至第Ｎの
切片α１〜αＮとから成る。
（Ｐ）を表す定数を入力するための定数入力端子18aを
有する。定数入力端子18aより供給される定数は第１の
メモリ18に記憶される。第１のメモリ18は縦続接続され
た第１乃至第Ｎの記憶部18−1,18−2,18−3,……,18−
Ｎを有する。第１乃至第Ｎの記憶部18−１〜18−Ｎは、
それぞれ、第１乃至第Ｎの定数を記憶する。第１乃至第
Ｎの定数は、それぞれ、第１乃至第Ｎのパルス数P1〜PN
と、第１乃至第Ｎの傾きβ１〜βＮと、第１乃至第Ｎの
切片α１〜αＮとから成る。
第１のメモリ18に記憶された定数は、定数切替回路19
に供給される。定数切替回路19は、後述する定数切替信
号に応答して、第１乃至第Ｎの記憶部18−１〜18−Ｎに
記憶された第１乃至第Ｎの定数の１つを選択し、選択さ
れた定数を出力する。定数切替信号を受ける度に、定数
切替回路19は、選択された定数として第１乃至第Ｎの定
数を順次出力する。選択された定数は、選択されたパル
ス数Psと、選択された傾きβｓと、選択された切片αｓ
とから成る。
に供給される。定数切替回路19は、後述する定数切替信
号に応答して、第１乃至第Ｎの記憶部18−１〜18−Ｎに
記憶された第１乃至第Ｎの定数の１つを選択し、選択さ
れた定数を出力する。定数切替信号を受ける度に、定数
切替回路19は、選択された定数として第１乃至第Ｎの定
数を順次出力する。選択された定数は、選択されたパル
ス数Psと、選択された傾きβｓと、選択された切片αｓ
とから成る。
選択されたパルス数Psはコンパレータ20に供給され
る。コンパレータ20には第１のカウンタ16から計数値が
供給される。コンパレータ20は計数値と選択されたパル
ス数Psとを比較し、これらの値が一致する度に上記定数
切替信号を定数切替回路19へ供給する。従って、第１の
カウンタ16の計数値が最終的に検出パルス数PT（Pn-1≦
PT＜Pn）となったとき、定数切替回路19は、第ｎの直線
式を表す第ｎの傾きβｎと第ｎの切片αｎと第ｎのパル
ス数Pnとを選択された傾きβｓと選択された切片αｓと
選択されたパルス数Psとして出力する。とにかく定数切
替回路19とコンパレータ20との組合わせは、検出パルス
数PTに応答して、第１乃至第Ｎのパルス数P1〜PNを参照
して、第１のメモリ18に記憶された第１乃至第Ｎの切片
α１〜αＮと第１乃至第Ｎの傾きβ１〜βＮの中から検
出パルス数PTの属する直線式を表す切片と傾きとを選択
し、選択された切片と選択された傾きとを出力する選択
手段として働く。
る。コンパレータ20には第１のカウンタ16から計数値が
供給される。コンパレータ20は計数値と選択されたパル
ス数Psとを比較し、これらの値が一致する度に上記定数
切替信号を定数切替回路19へ供給する。従って、第１の
カウンタ16の計数値が最終的に検出パルス数PT（Pn-1≦
PT＜Pn）となったとき、定数切替回路19は、第ｎの直線
式を表す第ｎの傾きβｎと第ｎの切片αｎと第ｎのパル
ス数Pnとを選択された傾きβｓと選択された切片αｓと
選択されたパルス数Psとして出力する。とにかく定数切
替回路19とコンパレータ20との組合わせは、検出パルス
数PTに応答して、第１乃至第Ｎのパルス数P1〜PNを参照
して、第１のメモリ18に記憶された第１乃至第Ｎの切片
α１〜αＮと第１乃至第Ｎの傾きβ１〜βＮの中から検
出パルス数PTの属する直線式を表す切片と傾きとを選択
し、選択された切片と選択された傾きとを出力する選択
手段として働く。
例えば、第２図に示されるように、P1≦PT＜P2の場
合、選択された切片αｓと選択された傾きβｓは、それ
ぞれ、検出パルス数PTの属する第２の直線式を表す第２
の切片α２と第２の傾きβ２となる。
合、選択された切片αｓと選択された傾きβｓは、それ
ぞれ、検出パルス数PTの属する第２の直線式を表す第２
の切片α２と第２の傾きβ２となる。
選択された切片αｓと選択された傾きβｓとは、それ
ぞれ、第２のメモリ21とシフトレジスタ22に供給され
る。第２のメモリ21は選択された切片αｓを保持し、保
持された切片αｎを出力する切片保持手段として動作す
る。シフトレジスタ22は選択された傾きβｓを保持し、
保持された傾きβｎを出力する傾き保持手段として動作
する。
ぞれ、第２のメモリ21とシフトレジスタ22に供給され
る。第２のメモリ21は選択された切片αｓを保持し、保
持された切片αｎを出力する切片保持手段として動作す
る。シフトレジスタ22は選択された傾きβｓを保持し、
保持された傾きβｎを出力する傾き保持手段として動作
する。
尚、シフトレジスタ22は、後述する演算の実行回数を
減らすために、保持された傾きβｎのビット長と第１の
カウンタ16のビット長から４を引いたものとを足したビ
ット長を有する。
減らすために、保持された傾きβｎのビット長と第１の
カウンタ16のビット長から４を引いたものとを足したビ
ット長を有する。
第２のメモリ21で保持された切片αｎとシフトレジス
タ22に保持された傾きβｎは加算器23に供給される。加
算器23は、加算制御回路17から供給される加算指令に応
答して、後述するような加算を行う。加算器23の加算結
果は第３のメモリ24に前回加算値として記憶される。
タ22に保持された傾きβｎは加算器23に供給される。加
算器23は、加算制御回路17から供給される加算指令に応
答して、後述するような加算を行う。加算器23の加算結
果は第３のメモリ24に前回加算値として記憶される。
次に、加算制御回路17の制御下で加算器23によって行
われるqT＝αｎ＋βnPTの演算について説明する。
われるqT＝αｎ＋βnPTの演算について説明する。
先ず、加算器23は第３メモリ24の格納された前回加算
値と第２のメモリ21で保持された切片αｎとを加算し
て、その加算結果を前回加算値として第３のメモリ24に
格納する。
値と第２のメモリ21で保持された切片αｎとを加算し
て、その加算結果を前回加算値として第３のメモリ24に
格納する。
次に、加算制御回路17の制御の下で、加算器23はシフ
トレジスタ22に保持された傾きβｎを前回加算値に第１
のカウンタ16の第１の16進アップダウンカウンタ16−１
の内容で示される回数だけを加算する。これは次のよう
に行われる。
トレジスタ22に保持された傾きβｎを前回加算値に第１
のカウンタ16の第１の16進アップダウンカウンタ16−１
の内容で示される回数だけを加算する。これは次のよう
に行われる。
加算制御回路17はダウンを指示するアップ／ダウン指
令を第１のカウンタ16へ供給すると共に、演算モードを
示すモード切替指令をモード切替回路15へ供給する。こ
れにより、基準クロック発生回路14から発生された基準
クロックがモード切替回路15を介して第１のカウンタ16
へ供給される。基準クロックに同期して、第１のカウン
タ16の第１の16進アップダウンカウンタ16−１はダウン
カウントを行う。ダウンカウント値が零になったとき、
第１の16進アップダウンカウンタ16−１は第１のボロー
信号を加算制御回路17に供給する。ダウンを指示するア
ップ／ダウン指令を第１のカウンタ16へ供給してから第
１のカウンタ16から第１のボロー信号を受け取るまでの
期間、加算制御回路17は加算指令を加算器23へ供給し
て、加算器23にシフトレジスタ22に保持された傾きβｎ
と第３のメモリ24に格納された前回加算値との加算を行
わせる。
令を第１のカウンタ16へ供給すると共に、演算モードを
示すモード切替指令をモード切替回路15へ供給する。こ
れにより、基準クロック発生回路14から発生された基準
クロックがモード切替回路15を介して第１のカウンタ16
へ供給される。基準クロックに同期して、第１のカウン
タ16の第１の16進アップダウンカウンタ16−１はダウン
カウントを行う。ダウンカウント値が零になったとき、
第１の16進アップダウンカウンタ16−１は第１のボロー
信号を加算制御回路17に供給する。ダウンを指示するア
ップ／ダウン指令を第１のカウンタ16へ供給してから第
１のカウンタ16から第１のボロー信号を受け取るまでの
期間、加算制御回路17は加算指令を加算器23へ供給し
て、加算器23にシフトレジスタ22に保持された傾きβｎ
と第３のメモリ24に格納された前回加算値との加算を行
わせる。
第１のボロー信号を受け取った後、加算制御回路17は
４ビットシフト指令をシフトレジスタ22へ供給して、シ
フトレジスタ22に保持された傾きβｎを４ビットだけ高
位にシフトさせる。上述と同様に、加算制御回路17は加
算器23を制御して、加算器23に対してシフトレジスタ22
に保持された内容（４ビットシフトされた傾きβｎ）と
第３のメモリ24に格納された前回加算値との加算を第１
のカウンタ16の第２の16進アップダウンカウンタ16−２
の内容で示される回数だけ行わせる。
４ビットシフト指令をシフトレジスタ22へ供給して、シ
フトレジスタ22に保持された傾きβｎを４ビットだけ高
位にシフトさせる。上述と同様に、加算制御回路17は加
算器23を制御して、加算器23に対してシフトレジスタ22
に保持された内容（４ビットシフトされた傾きβｎ）と
第３のメモリ24に格納された前回加算値との加算を第１
のカウンタ16の第２の16進アップダウンカウンタ16−２
の内容で示される回数だけ行わせる。
上述した手順を、第１のカウンタ16の第Ｎの16進アッ
プダウンカウンタ16−Ｎから第Ｎのボロー信号が出力さ
せるまで繰り返すことにより、βnPTの乗算を行うこと
ができる。従って、このβnPTの乗算は、最悪でも16×
Ｎ回の加算で行うことができる。このようにして、qT＝
αｎ＋βnPTを求めることができる。とにかく、加算制
御回路17と加算器23と第３のメモリ24との組合わせは、
第１のカウンタ16で計数された検出パルス数PTと第２の
メモリ21に保持された切片αｎとシフトレジスタ22に保
持された傾きβｎとに基づいて流量qTを演算する流量演
算手段として働く。
プダウンカウンタ16−Ｎから第Ｎのボロー信号が出力さ
せるまで繰り返すことにより、βnPTの乗算を行うこと
ができる。従って、このβnPTの乗算は、最悪でも16×
Ｎ回の加算で行うことができる。このようにして、qT＝
αｎ＋βnPTを求めることができる。とにかく、加算制
御回路17と加算器23と第３のメモリ24との組合わせは、
第１のカウンタ16で計数された検出パルス数PTと第２の
メモリ21に保持された切片αｎとシフトレジスタ22に保
持された傾きβｎとに基づいて流量qTを演算する流量演
算手段として働く。
尚、加算器23は、今回の加算値が所定の単位流量を越
える度に、単位流量パルスPuを出力する。と同時に、加
算器23は、今回の加算値から単位流量を減算して得られ
る余りを新たな加算結果として第３のメモリ24に保持す
る。単位流量パルスPuは積算回路25に供給される。積算
回路25は単位流量パルスPuを計数して、積算流量値Ｑを
記憶する。従って、積算回路25は流量演算手段の演算に
より得られた流量qTを積算して、積算流量値Ｑを求める
流量積算手段として動く。積算回路25に記憶された積算
流量値Ｑは表示回路13に表示される。積算回路25と表示
回路13との組合わせは、積算流量値Ｑを記憶・表示する
積算表示回路として働く。
える度に、単位流量パルスPuを出力する。と同時に、加
算器23は、今回の加算値から単位流量を減算して得られ
る余りを新たな加算結果として第３のメモリ24に保持す
る。単位流量パルスPuは積算回路25に供給される。積算
回路25は単位流量パルスPuを計数して、積算流量値Ｑを
記憶する。従って、積算回路25は流量演算手段の演算に
より得られた流量qTを積算して、積算流量値Ｑを求める
流量積算手段として動く。積算回路25に記憶された積算
流量値Ｑは表示回路13に表示される。積算回路25と表示
回路13との組合わせは、積算流量値Ｑを記憶・表示する
積算表示回路として働く。
以上の説明で明らかなように、本発明によれば、流量
処理回路をハードウェア演算回路で構成しているので、
CPUのソフトウェア演算で行うものより、低消費電力化
を達成することができる。これにより、流量と検出流量
パルス列の検出パルス数とが非直線関係にある流量セン
サの器差の補正を、ハードウェア演算回路で精度よく実
行できる。
処理回路をハードウェア演算回路で構成しているので、
CPUのソフトウェア演算で行うものより、低消費電力化
を達成することができる。これにより、流量と検出流量
パルス列の検出パルス数とが非直線関係にある流量セン
サの器差の補正を、ハードウェア演算回路で精度よく実
行できる。
第１図は本発明の一実施例による積算流量計の構成を示
すブロック図、第２図は流量と検出流量パルス列の検出
パルス数との関係を示すグラフ図である。 11……流量センサ、12……流量処理回路 13……表示回路、14……基準クロック発生回路 15……モード切替回路、16……カウンタ 17……加算制御回路、18……メモリ 19……定数切替回路、20……コンパレータ 21……メモリ、22……シフトレジスタ 23……加算器、24……メモリ 25……積算回路
すブロック図、第２図は流量と検出流量パルス列の検出
パルス数との関係を示すグラフ図である。 11……流量センサ、12……流量処理回路 13……表示回路、14……基準クロック発生回路 15……モード切替回路、16……カウンタ 17……加算制御回路、18……メモリ 19……定数切替回路、20……コンパレータ 21……メモリ、22……シフトレジスタ 23……加算器、24……メモリ 25……積算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横須賀 識友 埼玉県川越市霞ケ関北５―29―１ (58)調査した分野(Int.Cl.6，ＤＢ名) G01F 15/075
Claims (1)
- 【請求項１】流体の流量ｑを検出し、該流量ｑに対応し
たパルス数Ｐの検出流量パルス列を発生する流量センサ
と、前記検出流量パルス列を処理して前記流量ｑの積算
流量値Ｑを求める流量処理回路と、前記積算流量値Ｑを
表示する表示回路とを有する積算流量計に於いて、 前記流量ｑはパルス数Ｐの折線関数ｑ＝ｆ（Ｐ）によっ
て近似され、該折線関数ｑ＝ｆ（Ｐ）は第１乃至第Ｎ
（Ｎ≧２）の直線式q1〜qNと、これら第１乃至第Ｎの直
線式の互いに隣合う直線式の交点と前記第Ｎの直線式の
終点とを表す第１乃至第Ｎのパルス数P1〜PNとによって
表され、第ｎ（１≦ｎ≦Ｎ）の直線式qnはｑ軸上の第ｎ
の切片αｎと第ｎの傾きβｎとを用いて、qn＝αｎ＋β
nPで表され、 前記流量処理回路は、 前記折線関数ｆ（Ｐ）を表す第１乃至第Ｎのパルス数P1
〜PNと第１乃至第Ｎの傾きβ１〜βＮと第１乃至第Ｎの
切片α１〜αＮとを予め記憶する記憶手段と、 前記検出流量パルス列の前記検出パルス数PTを計数する
計数手段と、 前記検出パルス数PTに応答して、前記第１乃至第Ｎのパ
ルス数P1〜PNを参照して、前記記憶手段に記憶された前
記第１乃至第Ｎの切片α１〜αＮと前記第１乃至第Ｎの
傾きβ１〜βＮの中から該検出パルス数PTの属する直線
式を表す切片と傾きとを選択し、選択された切片と選択
された傾きとを出力する選択手段と、 前記選択された切片を保持し、保持された切片を出力す
る切片保持手段と、 前記選択された傾きを保持し、保持された傾きを出力す
る傾き保持手段と、 前記計数手段で計数された前記検出パルス数PTと前記保
持された切片と前記保持された傾きとに基づいて前記流
量ｑを演算する流量演算手段と、 該流量演算手段の演算により得られた前記流量ｑを積算
して、前記積算流量値Ｑを求める流量積算手段と、 を有することを特徴とする積算流量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172382A JP2991344B2 (ja) | 1990-06-29 | 1990-06-29 | 積算流量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172382A JP2991344B2 (ja) | 1990-06-29 | 1990-06-29 | 積算流量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462431A JPH0462431A (ja) | 1992-02-27 |
| JP2991344B2 true JP2991344B2 (ja) | 1999-12-20 |
Family
ID=15940879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172382A Expired - Fee Related JP2991344B2 (ja) | 1990-06-29 | 1990-06-29 | 積算流量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2991344B2 (ja) |
-
1990
- 1990-06-29 JP JP2172382A patent/JP2991344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462431A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980014906A (ko) | 누산기 | |
| US3967097A (en) | Vehicle fuel economy calculator and indicator | |
| JP2991344B2 (ja) | 積算流量計 | |
| RU2402025C2 (ru) | Способ измерения частоты (варианты) и устройство для его осуществления (варианты) | |
| JPH1073681A (ja) | 時間測定システム及びその時間測定方法 | |
| US5146157A (en) | Calculation apparatus for an electronic meter | |
| US4879669A (en) | Sensor signal processor | |
| US4248316A (en) | Error detecting apparatus for a scale having a digital display | |
| JP3361965B2 (ja) | 流量計 | |
| US4293917A (en) | Non-linear function generator | |
| EP0241253A2 (en) | Electronic timepiece | |
| JPS6158056B2 (ja) | ||
| KR0144972B1 (ko) | 배터리 잔량표시방법 및 장치 | |
| JPH1114774A (ja) | 時間測定方法及び時間測定システム | |
| KR900000983B1 (ko) | 전자식 전력량계 | |
| SU1170466A1 (ru) | Устройство дл определени показателей надежности объектов | |
| JPH07301685A (ja) | クロック回路 | |
| JPH07134180A (ja) | 放射線測定装置 | |
| SU1543422A2 (ru) | Устройство дл определени показателей надежности объектов | |
| JP3092957B2 (ja) | メータ指針の指示誤差補正装置 | |
| SU980094A1 (ru) | Умножитель частоты следовани периодических импульсов | |
| JPH05133987A (ja) | 電子式電力量計 | |
| SU1689864A1 (ru) | Электроизмерительный прибор | |
| JPH03167426A (ja) | 流量検出装置 | |
| SU783987A1 (ru) | Прецизионный преобразователь напр жени в код |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |