JPH0461381B2 - - Google Patents

Info

Publication number
JPH0461381B2
JPH0461381B2 JP2300953A JP30095390A JPH0461381B2 JP H0461381 B2 JPH0461381 B2 JP H0461381B2 JP 2300953 A JP2300953 A JP 2300953A JP 30095390 A JP30095390 A JP 30095390A JP H0461381 B2 JPH0461381 B2 JP H0461381B2
Authority
JP
Japan
Prior art keywords
service time
component
storage means
register
service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2300953A
Other languages
English (en)
Other versions
JPH03189739A (ja
Inventor
Ganyuu Andore
Pinyaru Pieeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03189739A publication Critical patent/JPH03189739A/ja
Publication of JPH0461381B2 publication Critical patent/JPH0461381B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/348Circuit details, i.e. tracer hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865Monitoring of software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、各種のオペレーシヨンを行うことが
できるようにするソフトウエア構成要素とハード
ウエア構成要素で構成されている複雑な装置にお
いて実現される機構に関するものである。この機
構により、どのようなソフトウエア要素またはハ
ードウエア要素の部分サービス時間または全サー
ビス時間が測定できる。その機構は、優先使用政
策で、厳しい実時間制約の下で動作するマルチタ
スク装置へ特に応用できる。
(従来の技術) 複雑な装置の性能を測定するために、経路の長
さ、すなわち、指定されたプロセスを行うソフト
ウエア、または指定されたオペレーシヨンを行う
ハードウエアの指定された部分のサービス時間、
を高い精度で決定する必要がある。優先使用法で
動作する装置においては、実行がより高い優先度
を有するようなあるプロセスまたはオペレーシヨ
ンを、別のプロセスまたはオペレーシヨンより優
先して使用できる。指定された割込みプロセスま
たは割込みオペレーシヨンのサービス時間を測定
したいとすると、現在知られてい機構は不適切で
ある。
米国特許第4126495号は、プロセツサの自由な
時間を所定の間隔でモニタする装置に関するもの
である。各モニタにおけるプロセツサの状態につ
いて、あるカウントが「自由な」値と「占められ
ている」値に維持され、自由時間カウントが上限
と下限の外側にあることが見付かつた時に負荷が
調整される。調整はプロセツサへの作業入力を定
期的に制限または増大する態様をとる。
この公知の装置はささいな測定量すなわち負荷
を取扱うものであつて、指定されたサービスを行
うために必要な時間を表すサービス時間または経
路長のような実時間装置において興味のある複雑
な測定量は無視している。
また、この装置は非優先使用政策のみを管理す
るから、おおまかな近似だけを行うために解釈の
際に誤りが生ずることがある。
アイビーエム・テクニカル・デイスクロージヤ
ー・ブレテン(IBM Technical Disclosure
Bulletin)10巻8号、1968年1月号、1184〜1186
ページに記載されている論文は、データ処理装置
の種々の部分における活動の持続時間をモニタす
る装置が開示されている。
この装置は与えられたハードウエア構成要素で
部分的なソフトウエア機能をモニタすることはで
きない。その理由は、ハードウエア構成要素で実
行しているソフトウエア構成要素の詳細がどのよ
うなものであるにせよ、「与えられたハードウエ
ア構成要素の使用状態」に基本的な情報獲得が関
連させられる、という事実によるものである。
最近の装置においては、「与えられたソフトウ
エアの区別する必要があるいくつかの細部、すな
わち、ISO規格におけるような階層的層、トラン
ザクシヨン処理装置のアトミツク・プロトコルに
おける実行フエーズおよびコミツトフエーズのよ
うなシーケンシヤル・フエーズ、データ処理のた
めの高水準言語および動作している装置内のハー
ドウエアを相互に接続する装置ドライバのための
アクセンブリー言語のような種々の言語、があ
る。この装置は、CPUを1つとチヤネルを有す
る小型機機械構成をモニタするために、かさばる
多数のハードウエア部品9個の(カウンタ)を必
要とする。その理由は、各カウンタが指定された
機能を行わねばならず、かつ適切な時刻にクロツ
クせねばならないことによるものである。
最近の装置に対しては、現在の通信コントロー
ラのように、平均パラメータ数を平均精度で測定
するめに、極めて多数のカウンタをこのモニタが
有する必要があるであろう。したがつて、被測定
装置が複雑になるにつれて、そのような装置も急
速に複雑になる。
更に、被測定装置が所定の集積度レベルを含む
と、このモニタは直ちに不適切となる。
(発明が解決しようとする課題) 本発明の目的は、優先使用法で動作している装
置におけるソフトウエア構成要素の指定された部
分又は、ハードウエア構成要素の指定された部分
とのサービス時間を正確に測定する機構を得るこ
とである。
本発明の別の目的は乱さない、すなわち、測定
中の装置を乱さないそのような機構を得ることで
ある。
本発明の更に別の目的は、測定すべき要因を自
動的に選択し、したがつて高い融通性をもたらす
そのような機構を得ることである。
(課題を解決するための手段) 本発明の機構は、複数の構成要素を備え、オペ
レーシヨンがより高い優先度を有するならば、あ
る同じ構成要素または別の構成要素により要求さ
れるそれらのオペレーシヨンを実行するために、
前記ある構成要素により開始されたオペレーシヨ
ンを持続できるように動作する装置において、指
定されたオペレーシヨン(ソフトウエアプロセ
ス、ハードウエアの動作等を含む)を実行するた
めに要するサービス時間を測定するために用いら
れる。この測定機構は、 前記システムで実行される現在のオペレーシヨ
ンを表わす現在値を前記システムによつて記憶さ
せる第1の記憶手段と、 そのサービス時間が測定されるべきである前記
オペレーシヨンおよび測定が実行されるべき状況
を表わす測定条件を設定するための選択手段と、 前記選択手段によつて測定されるべきオペレー
シヨンを表わす基準値を記憶させる第2の記憶手
段と、 前記選択手段によつてフイルタリング状態値を
記憶させる第3の記憶手段と、 前記第1の記憶手段からの前記現在値と前記第
2の記憶手段からの前記基準値とを前記フイルタ
リング状態値の制御の下で比較し、一致した場
合、活動状態信号を発生する比較手段と、 基本計数パルスを提供するパルス発生手段と、 前記比較手段からの前記活動状態信号に応答し
て前記選択手段によつて予め決められた時間の間
に前記基本計数パルスを計算する計数手段とを備
えている。
(実施例) 処理装置は、独特の優先度で与えられたサービ
スを行うおのおの行うソフトウエア構成要素およ
びハードウエア構成要素の組立体として表すこと
ができる。与えられた構成要素によるサービスの
実行は優先使用できる、すなわち、他の構成要素
から生ずるサービス要求により乱される。
本発明の機構により、選択された構成要素のサ
ービス時間を測定できる。サービス時間は実際に
は、サービスの与えられた例の開始と終了の間で
測定される時にはサービス経路長であり、または
100ミリ秒または10ミリ秒の間隔にわたるような、
絶対時間パルスの間で測定される時には部分的な
装置資源利用できる。
この測定機構は、割込みオペレーシヨンまたは
サイクルスチール・オペレーシヨンのような優先
しようとするサービスに対する汚染を、随意に除
去または保持するように、サービスを任意の部分
をフイルタリングできる。
第1図は、説明のために、IBM3745型通信コ
ントローラ内の構成要素の装置の概略を示す。
基本的には、このコントローラは少くとも1つ
の中央コントローラCCUと、複数のチヤネルア
ダプタCAと、複数のラインアダプタLAとを有す
る。
中央コントローラCCUは1つのハードウエア
構成要素CCU−Hと、n個のソフトウエア構成
要素CCU−Sl〜ccu〜Snとで構成される。第1図
にはただ1つのチヤネルアダプタが示されてい
る。このチヤネルアダプタは1つのハードウエア
構成要素CA−Hと、P個のソフトウエア構成要
素CA−Sl〜CA−Spを有する。ただ1つのライ
ンアダプタが第1図に示されている。これは1つ
のハードウエア構成要素LA−Hと、q個のソフ
トウエア構成要素LASl〜LASqとを有する。
各構成要素はそれ自身の優先度Pjを有する。j
はj=0からj=5までであり、P0は最優先度、
P5は最低優先度である。ハードウエア構成要素
は最優先度を有する。
全ての構成要素は、サービスバス12に対する
要求を介して仲裁装置10に対するサービスへの
要求を行う、仲裁装置10はその仲裁装置の出力
バス14における現在の状態情報により示されて
いるように、サービスされる要求の優先度を、バ
ス12に存在する要求の優先度と比較する。それ
は、現在のプロセスを続行するか、またはより高
い優先度を有する要求をサービスするめに現在の
プロセスを停止するかを決定する。
電気通信装置においては、各ソフトウエア構成
要素は論理的な観点から層(開放型システム相互
間接続OSIアーキテクチヤにより、またシステム
ネツトワークアーキテクチヤSNAにより定義さ
れているように)の組立体と考えることができ
る。各層は構成要素の指定されたグローバルサー
ビスへ部分的に寄与する。また、ある層の機能を
いくつかの構成要素により実行できる。
このような環境においては、指定された構成要
素により実行される指定された層の部分的な機能
と、いくつかの構成要素により実行される層の全
機能とに対応するサービス時間を測定することは
興味のあることである。
本発明の機構によつて、後で述べるように、任
意の種類の方法をプログラム可培なやり方で行う
ことができる。
仲裁装置10は装置内の、与えられた時刻にサ
ービスするための選択された要求をサービスする
ために起動させられる構成要素を選択する。この
サービスはハードウエア構成要素またはソフトウ
エア構成要素とすることができるが、それは本発
明の部分ではないからその詳細は説明しない。
サービスのための要求を出す構成要素は、要求
者の構成要素を識別する要求と、要求をサービス
するものの構成要素を識別する要求とを送る。仲
裁装置はサービスする要求を選択し、必要があれ
ばバス14上の現在の状態を更新する。現在の状
態の情報は現在の状態レジスタ16に格納され
る。
第2図に示すように、レジスタ16内の現在の
状態は次の2つのフイールドを有する。
−構成要素識別サブフイールドCと層識別サブフ
イールドLによる、選択されたサーバ構成要素
を識別する第1のフイールド。
−サーバ構成要素の優先度を識別する第2のフイ
ールドP。
構成要素識別サブフイールドCは、装置の各構
成要素を識別するために必要な数のビツトを有
し、層識別サブフイールドLは3ビツトを有す
る。というのは、実際には考慮すべき7つの識別
された層があるからである。
本発明の好ましい実施例においては、第2のフ
イールドは6ビツトを有する。そのうちの各ビツ
トは各優先度PP0〜P5へ割当てられて、優先使
用レベルを別々にコード化する。ビツト当り1つ
の優先使用レベルは、どのレベルがどのレベルに
より優先使用されるかを知ることができる。選択
されたサーバー構成要素の優先度がレベルP2で
あると仮定すると、第2のフイールド内の優先度
ビツトは000100にセツトされる。
これらのフイールドの他の任意の符号化を使用
できることは明らかである。
バス14上の現在の状態情報が、選択されたサ
ーバ構成要素を起動させるように装置へ与えられ
る。
カウンタは最長サービス時間に対するパルスを
カウントできるようにしてカウンタのサイズが設
計される。
本発明の機構は現在の状態情報レジスタ16内
の現在の状態情報を使用する。この機構は基準値
レジスタ18とフイルタレジスタ20も有する。
これらのレジスタは、オペレータの制御の下にバ
ス19と21を介して測定選択手段22によりロ
ードされる。オペレータが知つている希望の測定
量を特徴づけ、または測定される装置内部内の測
定表に前もつて用意されていた1組の測定値から
取出された基準値は、基準レジスタ18にロード
される。本発明の好ましい実施例においては、基
準レジスタのフオーマツトは第2図に示されてい
る現在の状態レジスタのフオーマツトと同一であ
る。
現在の状態レジスタと同じフオーマツトを有す
るフイルタレジスタ20に、オペレータにより選
択されたフイルタリング状態がロードされる。こ
の状態はどの測定が望ましいかを正確に決定す
る。
基準値と、マスクパターンとして機能するフイ
ルタリング状態は、測定を行うべき条件を表す。
レジスタ16,18,20の内容はバス26,
28,30を介して比較論理回路24へ供給され
る。この論理回路は、レジスタ16,18,20
に含まれている値に応じてそれの出力線へ活動信
号を供給する。これについては後で説明する。
ライン32がアンドゲート34の入力端子に設
けられる。このアンドゲート34の他の入力端子
は時間カウントパルスを発生するクロツク36へ
接続される。
本発明の他の実施例においては、命令の数によ
り表されるサービス時間を得たい場合には、各命
令実行ごとにパルスを発生するパルス発生器をク
ロツクの代りに用いることができる。
したがつて、アンドゲート34がライン32上
の活動状態信号により調整された時に、それの出
力線の36の時間カウントパルスをゲートしてカ
ウンタ40を増加させる。カウンタ40は、測定
がオペレータにより開始された時、測定されてい
るサービスのスタートに測定選択手段22により
線42へ供給された信号、により、または資源利
用化測定のためのハードウエア時間パルスによつ
てリセツトされる。測定されているサービスの終
りまたは資源利用化測定ハードウエア時間パルス
によつて行われる。測定が終わると、測定選択手
段22はライン44を起動させる。そうするとカ
ウンタ40の内容がレジスタ44にロードさせら
れる。
レジスタ44の内容は表示または記録できる測
定値を表す。
フイルタレジスタ20は本発明の機構の主な部
分である。そのフイルタレジスタはソフトウエア
構成要素とハードウエア構成要素のサブセツトお
ける適切なフイルタリング条件を示すために用い
られる。それにより現在の状態レジスタ16およ
び基準レジスタ18内のビツトのサブセツトだけ
を考えることができ、それらが与えられた時刻に
おけるサブセツトに対するものと同一かどうか検
査する。フイルタレジスタ20内のビツトが
「1」または「0」あるいは他の規約により正ま
たは負にコード化されるかは、本発明の用途にの
み依存する。例として現在の状態レジスタ16基
準レジスタ18のビツトを、比較論理回路24に
より行われた比較において考慮すべきことを示す
ために、フイルタレジスタのビツト位置に「1」
がセツトされて線32上に活動状態信号を発生す
る。
比較論理回路24の特定の実現が第3図に示さ
れている。それはレジスタ16,18,20内の
ビツト数に等しい50−iのようないくつかの論
理装置を有する。各論理装置は3本の入力線5
2,54,56を有する。各入力線はレジスタ1
6,20,18からの、現在状態ビツトCSi、フ
イルタ状態ビツトFSiおよび基準状態ビツトRSi
としるされている同じオーダービツトをそれぞれ
受ける。各論理装置50−iはCTi信号をそれを
出力線58−iに供給する。各論理装置の出力線
58はアンドゲート60へ供給される。それの出
力線は線32である。
論理装置50−iの真理値表は次のとおりであ
る。
FSi CSi RSi CTi 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 フイルタビツトFSiが0にセツトされると、
CSiビツトとRSisビツトがどんな値であつても
CTi信号が1にセツトされる。フイルタビツト
FSiが1にセツトされると、CSiビツトとRSiビツ
トが一致した時だけCTiビツトが1にセツトされ
る。
これはブール方程式により表すことができる。
CTi=NOT[(CSi.PSi) +(RSi.FSi)] .はアンド演算子を意味し、 +は排他的オア演算子を意味する。この機能を
実行するために、論理装置50−1は2つのアン
ドゲート62と64を有する。アンドゲート62
の入力線は線52と54でありアンドゲート64
の入力線は線54と56である。アンドゲート6
2と64の出力線は排他的オア回路66の入力端
子へ接続される。排他的オア回路66の出力線6
8上の信号はインバー70により反転される。そ
のインバータはCTi出力信号を線58−iへ供給
する。
第1図と第3図に示される機構の動作は次のと
おりである。特定の層、たとえばC=…000110と
してコード化された与えられた構成要素に対する
層001、の時間サービス、他の優先度P0〜P4に対
応する時間サービスを除き優先度P5で測定した
いと仮定すると、基準レジスタ内のCフイールド
はC=…000110にセツトされLフイールドは001
へセツトされ、優先度フイールドは100000へセツ
トされる。
指定されたサービス時間(前優先使用からの全
ての汚染を除く)だけを測定するようにフイルタ
ビツトは、全部1へセツトされる。基準レジスタ
18と現在状態レジスタ16の内容が一致した時
だけカウンタ40は増加させられる。
他の例として、優先度P5である同じ構成要素
について測定を行うために、層がどのようなもの
であつても、および優先度P4とP0に対応し優先
度P1、P2、P3を除くサービス時間を含め、基準
レジスタ18とフイルタレジスタ20内のCフイ
ールドが前と同様に同じ値にセツトされる。レジ
スタ18と20内の層フイールドLが000にセツ
トされ、基準レジスタ18内の優先度が100000に
セツトされ、フイルタレジスタ20内において
101110へセツトされP5、P1、P2、P3を考慮にい
れ、P0、P4を無視するようにする。
レジスタ18と20内の値をセツトするとによ
り希望する任意の部分測定または全測定を行うこ
とができる。
以上、本発明を通信コントローラにおける実現
として説明したが、化学技術分野または医学分野
のような他の分野でその機構を実現することが当
業者には明らかであろう。
システム、統計、指定されたシステム状態の合
図、統計、ネツトワーク管理、等の性能測定のよ
うな他の目的のために測定値を使用できる。
【図面の簡単な説明】
第1図は本発明の機構のブロツク図、第2図は
現在状態レジスタのフオーマツトを表す図、第3
図は第1図の比較回路の詳細な構成を表す構成図
である。 16……現在状態レジスタ、18……基準レジ
スタ、20……フイルタレジスタ、22……測定
選択手段、24……比較論理回路、34……アン
ドゲート、36……クロツク、40………カウン
タ、44……測定値レジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 複数の構成要素を有し、1つの構成要素によ
    つて一旦開始されたオペレーシヨンが同一または
    他の構成要素によつて要求される他のオペレーシ
    ヨンの実行が中断されることができるように優先
    使用モードで作動するシステムで特定のオペレー
    シヨンを実行することを要求されるサービス時間
    を測定する機構において、 前記システムで実行される現在のオペレーシヨ
    ンを表わす現在値を前記システムによつて記憶さ
    せる第1の記憶手段と、 そのサービス時間が測定されるべきである前記
    オペレーシヨンおよび測定が行われるべき状況を
    表わす測定条件を設定するための選択手段と、 前記選択手段によつて測定されるべきオペレー
    シヨンを表わす基準値をロードする第2の記憶手
    段と、 前記選択手段によつてフイルタリング状態値を
    ロードする第3の記憶手段と、 前記第1の記憶手段からの前記現在値と前記第
    2の記憶手段からの前記基準値とを前記フイルタ
    リング状態値の制御の下で比較し、一致した場
    合、活動状態信号を発生する比較手段と、 基本計数パルスを提供するパルス発生手段と、 前記比較手段からの前記活動状態信号に応答し
    て前記選択手段によつて予め決められた時間の間
    に前記基本計数パルスを計算する計数手段とを備
    えたことを特徴とするソフトウエア構成要素とハ
    ードウエア構成要素のサービス時間を測定する機
    構。
JP2300953A 1989-12-06 1990-11-06 ソフトウェア構成要素とハードウェア構成要素のサービス時間を測定する機構 Granted JPH03189739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89480183.6 1989-12-06
EP89480183A EP0431232A1 (en) 1989-12-06 1989-12-06 Mechanism for measuring the service times of software and hardware components in complex systems

Publications (2)

Publication Number Publication Date
JPH03189739A JPH03189739A (ja) 1991-08-19
JPH0461381B2 true JPH0461381B2 (ja) 1992-09-30

Family

ID=8203076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300953A Granted JPH03189739A (ja) 1989-12-06 1990-11-06 ソフトウェア構成要素とハードウェア構成要素のサービス時間を測定する機構

Country Status (3)

Country Link
US (1) US5077763A (ja)
EP (1) EP0431232A1 (ja)
JP (1) JPH03189739A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167738A (ja) * 1990-10-31 1992-06-15 Nec Corp 調歩同期通信速度検出装置
US5517629A (en) * 1992-08-26 1996-05-14 Boland; R. Nick K. Methods for analyzing computer program performance
US5383137A (en) * 1992-12-03 1995-01-17 Motorola, Inc. Emulation system and method for development of a low power data processor
US5493689A (en) * 1993-03-01 1996-02-20 International Business Machines Corporation System for configuring an event driven interface including control blocks defining good loop locations in a memory which represent detection of a characteristic pattern
US5365514A (en) * 1993-03-01 1994-11-15 International Business Machines Corporation Event driven interface for a system for monitoring and controlling a data communications network
US5375070A (en) * 1993-03-01 1994-12-20 International Business Machines Corporation Information collection architecture and method for a data communications network
US5586266A (en) * 1993-10-15 1996-12-17 International Business Machines Corporation System and method for adaptive, active monitoring of a serial data stream having a characteristic pattern
US5414833A (en) * 1993-10-27 1995-05-09 International Business Machines Corporation Network security system and method using a parallel finite state machine adaptive active monitor and responder
US5974457A (en) * 1993-12-23 1999-10-26 International Business Machines Corporation Intelligent realtime monitoring of data traffic
US5446874A (en) * 1993-12-23 1995-08-29 International Business Machines Corp. Automated benchmarking with self customization
US5548775A (en) * 1993-12-30 1996-08-20 International Business Machines Corporation System and method for adaptive active monitoring of high speed data streams using finite state machines
US5544077A (en) * 1994-01-19 1996-08-06 International Business Machines Corporation High availability data processing system and method using finite state machines
JP2669604B2 (ja) * 1994-01-26 1997-10-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 位置決定方法および装置
US5526488A (en) * 1994-01-26 1996-06-11 International Business Machines Corporation Dynamic switching system for switching between event driven interfaces in response to switching bit pattern including in data frame in a data communications network
US5495426A (en) * 1994-01-26 1996-02-27 Waclawsky; John G. Inband directed routing for load balancing and load distribution in a data communication network
US5500855A (en) * 1994-01-26 1996-03-19 International Business Machines Corporation Realtime event classification for a data communications network
EP0669736A3 (en) * 1994-01-26 1997-01-08 Ibm Dynamic routing in real time in a data network.
US5526283A (en) * 1994-01-26 1996-06-11 International Business Machines Corporation Realtime high speed data capture in response to an event
US5629927A (en) * 1995-05-31 1997-05-13 International Business Machines Corporation Monitoring ATM networks for burstiness using cell full or cell empty latency with minimum information
US5802041A (en) * 1995-05-31 1998-09-01 International Business Machines Corporation Monitoring ethernet lans using latency with minimum information
US5845074A (en) 1996-11-22 1998-12-01 E-Parcel, Llc Smart internet information delivery system having a server automatically detects and schedules data transmission based on status of clients CPU
US7382736B2 (en) 1999-01-12 2008-06-03 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US6608819B1 (en) 1999-01-12 2003-08-19 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971555A (ja) * 1982-10-18 1984-04-23 Hitachi Ltd 計算機性能モニタリング方法
JPS6063647A (ja) * 1983-09-16 1985-04-12 Fujitsu Ltd 指定プログラムの走行時間測定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126895A (en) * 1975-12-29 1978-11-21 International Standard Electric Corporation Data processing system with monitoring and regulation of processor free time
US4339657A (en) * 1980-02-06 1982-07-13 International Business Machines Corporation Error logging for automatic apparatus
US4382179A (en) * 1980-07-21 1983-05-03 Ncr Corporation Address range timer/counter
US4566101A (en) * 1983-02-28 1986-01-21 United Technologies Corporation Oscillatory failure monitor
US4713791A (en) * 1984-09-24 1987-12-15 Gte Communication Systems Corporation Real time usage meter for a processor system
US4719587A (en) * 1985-04-16 1988-01-12 Combustion Engineering, Inc. Future behavior equipment predictive system
EP0228242A3 (en) * 1985-12-23 1989-03-22 Tektronix, Inc. Non-intrusive microprocessor performance analyzer
US4817118A (en) * 1987-06-29 1989-03-28 Step Engineering Mobile incident logger
US4881184A (en) * 1987-09-08 1989-11-14 Datac, Inc. Turbine monitoring apparatus
JPH0792630B2 (ja) * 1988-01-11 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 事務機器
US5023817A (en) * 1989-03-06 1991-06-11 Xerox Corporation Jam history and diagnostics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971555A (ja) * 1982-10-18 1984-04-23 Hitachi Ltd 計算機性能モニタリング方法
JPS6063647A (ja) * 1983-09-16 1985-04-12 Fujitsu Ltd 指定プログラムの走行時間測定方法

Also Published As

Publication number Publication date
US5077763A (en) 1991-12-31
JPH03189739A (ja) 1991-08-19
EP0431232A1 (en) 1991-06-12

Similar Documents

Publication Publication Date Title
JPH0461381B2 (ja)
EP0644487A2 (en) Scalable system interrupt structure for a multiprocessing system
US4720784A (en) Multicomputer network
EP0602858A1 (en) Apparatus and method for servicing interrupts in a multiprocessor system
JP2622654B2 (ja) 複数要求間の仲裁方法およびその装置
EP0264568A2 (en) Serialisation of system events in a multiprocessing system
US6473780B1 (en) Scheduling of direct memory access
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
US20030046030A1 (en) Method and apparatus for measuring CPU task occupancy rate in a real-time system
EP0732652B1 (en) Consistency verification of an instruction execution order for a multiprocessor system
US5960188A (en) Method for modeling electrical interconnections in a cycle based simulator
US20040003148A1 (en) Buffer management for real time systems management controller
US5930486A (en) Method and device for gracious arbitration of access to a computer system resource
US20040003019A1 (en) Process management for real time systems management controller
CN109471771B (zh) 一种Nucleus系统的动态内存池监测方法及装置
Starke Multiprocessor systems and their concurrency
CA1299295C (en) Dma access arbitration device in which cpu can arbitrate on behalfof attachment having no arbiter
JPH09259090A (ja) 分散処理計算機システム
Penny et al. Data recording and monitoring for analysis of system response times
JPS63170746A (ja) 資源管理処理方式
CN114661603A (zh) 基于人工智能的测试环境更新方法及相关设备
CN114443244A (zh) 一种任务执行方法、装置及设备
CN117522363A (zh) 工单处理时长的计算方法、装置及电子设备
JPH0927989A (ja) ポーリング方式
Halang New approaches for distributed industrial process control systems aimed to cope with strict time constraints