JPH04602Y2 - - Google Patents
Info
- Publication number
- JPH04602Y2 JPH04602Y2 JP1984039138U JP3913884U JPH04602Y2 JP H04602 Y2 JPH04602 Y2 JP H04602Y2 JP 1984039138 U JP1984039138 U JP 1984039138U JP 3913884 U JP3913884 U JP 3913884U JP H04602 Y2 JPH04602 Y2 JP H04602Y2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- stereo
- signal
- amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 40
- 230000001360 synchronised effect Effects 0.000 description 9
- 239000002131 composite material Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、FMステレオ受信機のステレオマル
チプレツクス回路の改良に関するもので、特に
VCO(電圧制御発振器)の発振停止解除時におけ
るステレオ動作の開始を早める様にしたステレオ
マルチプレツクス回路に関する。
(ロ) 従来技術
FMステレオ信号の復調に必要な38KHzスイツ
チング信号は、PLL(フエーズロツクドループ)
回路を用いることにより作成される。前記PLL
回路は、第1図に示す如く、位相比較器1と、ロ
ーパスフイルタ2と、直流増幅器3と、VCO4
と、第1及び第2分周器5及び6とによつて構成
されている。前記VCO4は、76KHzの周波数を
有する発振信号を発生し、該発振信号は第1分周
器5で38KHzの信号に分周されるとともに、第2
分周器6で19KHzの信号に分周される。そして、
前記19KHzの信号は、位相比較器1においてFM
ステレオ信号中に含まれる19KHzステレオパイロ
ツト信号と位相比較され、位相差に応じた信号が
ローパスフイルタ2及び直流増幅器3を介して前
記VCO4に印加されるから、前記VCO4の発振
周波数は19KHzステレオパイロツト信号に同期し
たものとなる。前記第1分周器5の38KHz出力信
号は、ステレオデコーダ7にスイツチング信号と
して印加される。その為、入力端子8に印加され
たステレオ和信号(L+R)とステレオ差信号
(L−R)とを含むステレオコンポジツト信号は、
前記ステレオデコーダ7で復調され、左右出力端
子9及び10に左右ステレオ信号L及びRが発生
する。
しかして、第1図のPLL回路を含むステレオ
マルチプレツクス回路を、AM・FM受信機に使
用すると、AM受信時に前記VCO4の発振周波
数に起因するビートが生じ、AM受信を妨害する
という欠点があつた。その為、従来においては、
特公昭55−41582号公報に示される如く、AM受
信時に、VCO4の発振を強制的に停止させ、前
記妨害の発生を防止していた。
ところで、発振周波数が水晶等の固体振動子と
正及び負の可変リアクタンス回路とによつて設定
されるVCOが、本願出願人により提案され、特
願昭57−169338号として出願されている。第2図
は、その様なVCO及び該VCOに制御信号を印加
する直流増幅器を示すもので、11は定電流トラ
ンジスタ12を備えるVCO、13は該VCO11
の発振周波数を定める水晶等の固体振動子、14
は該固体振動子13の並列容量として働き、
VCO11の発振周波数をフリーラン周波数より
も低くする為の正の可変容量リアクタンス回路、
15は前記固体振動子13の並列容量として働
き、VCO11の発振周波数をフリーラン周波数
よりも高くする為の負の可変容量リアクタンス回
路、16は差動接続された第1及び第2トランジ
スタ17及び18と第1及び第2電流反転回路1
9及び20から成り、前記正及び負の可変リアク
タンス回路14及び15の制御信号を発生する直
流増幅器である。
FMステレオ放送の受信時には、VCO11の発
振出力信号を分周して得られる19KHz信号と、
FMステレオコンポジツト信号中の19KHzステレ
オパイロツト信号との位相差に応じた信号が、ロ
ーパスフイルタを介して前記直流増幅器16の第
1及び第2入力端子21及び22に差動成分とし
て印加され、前記直流増幅器16で増幅される。
その時、VCO11の発振周波数が、所定値より
も高ければ、第1入力端子21に印加される信号
レベルよりも第2入力端子22に印加される信号
レベルが大となり、第2トランジスタ18のコレ
クタ電流が大となり、第2電流反転回路20から
正の可変リアクタンス回路14に印加される制御
信号が大となるので、前記VCO11の発振周波
数が低くなる。また、前記VCO11の発振周波
数が所定値より低い場合は、逆に第1トランジス
タ17のコレクタ電流が大となり、第1電流反転
回路19から負の可変リアクタンス回路15に印
加される制御信号が大となるので、前記VCO1
1の発振周波数が高くなる。従つて、第2図の回
路を用いれば、VCO11の発振周波数を19KHz
ステレオパイロツト信号に同期したものとするこ
とが出来る。
AM放送を受信する場合は、AM受信妨害の防
止の為、制御端子23を接地し、定電流トランジ
スタ12をオフにしてVCO11の発振を停止さ
せる。前記VCO11の発振が停止すると、第1
図のPLL回路の動作も停止するが、前記VCO1
1の発振停止のタイミングにより、直流増幅器1
6の第1及び第2トランジスタ17及び18のベ
ース間にオフセツト電圧が生じる。例えば、第1
入力端子21の電圧が第2入力端子22の電圧よ
りも所定値以上低下すると、第1トランジスタ1
7がオフ、第2トランジスタ18がオンになり、
第2電流反転回路20から正の可変リアクタンス
回路14に制御信号が印加された状態で、直流増
幅器16の動作が停止する。
その状態で、再びFM放送を受信する為制御端
子23を開放にすると、VCO11は固体振動子
13と正の可変リアクタンス回路14の等価容量
とによつて決まる周波数で発振を開始する。しか
して、正の可変リアクタンス回路14が働くと、
並列共振インピーダンスが低くなる為、前記
VCO11の発振信号の電圧レベルが小となる。
この状態は、PLL回路のループ利得が低下した
のと等価であり、前記PLL回路の応答が遅くな
る。その結果、VCO11の停止解除後受信機が
ステレオ動作を開始する迄の時間が長くなり、聴
取者に異和感を与えるという欠点があつた。
(ハ) 考案の目的
本考案は、上述の点に鑑み成されたもので、
VCO停止時に直流増幅器に強制オフセツト電圧
を印加し、VCOの停止解除時にまず負の可変リ
アクタンス回路が動作する様にして、受信機が
VCOの停止解除後ステレオ動作を開始する迄の
時間を短縮せんとするものである。
(ニ) 考案の構成
本考案に係るステレオマルチプレツクス回路
は、発振周波数が固体振動子と正及び負の可変リ
アクタンス回路とによつて設定されるVCOと、
前記正及び負の可変リアクタンス回路に制御信号
を供給する直流増幅器と、前記VCOの発振停止
時に、前記直流増幅器に所定のオフセツト電圧を
与える手段とを含むPLL回路を備える。
(ホ) 実施例
第3図は、本考案の一実施例を示す回路図で、
24は固体振動子25と正及び負の可変リアクタ
ンス回路26及び27とによつて発振周波数が設
定されるVCO、28は該VCO24の76KHz発振
信号を分周して38KHzのスイツチング信号を発生
する第1分周器、29は該第1分周器28の出力
信号を分周してQ及び端子に互いに逆相の19K
Hz信号を発生する第2分周器、30は前記第1分
周器28の出力信号を分周し、Q及び端子に互
いに逆相で、前記第2分周器29の出力信号から
90度移相された19KHz信号を発生する第3分周
器、31はFMステレオコンポジツト信号が印加
される入力端子、32は前記第3分周器30の出
力信号に応じて前記コンポジツト信号中の19KHz
ステレオパイロツト信号を同期検波する同期検波
器、33は該同期検波器32の出力信号を増幅
し、ステレオ表示器(図示せず)を駆動する第1
直流増幅器、34は前記第2分周器29の出力信
号と前記19KHzステレオパイロツト信号との位相
を比較する位相比較器、35は該位相比較器34
の出力信号を通過させるローパスフイルタ、36
は該ローパスフイルタ35の出力信号を増幅する
第2直流増幅器、37は前記第1分周器28から
得られる38KHzのスイツチング信号で左右ステレ
オ信号を復調するデコーダ、38はAM受信時に
オンされるVCO24の発振停止用スイツチ、3
9は該スイツチ38がオンされたことを検知する
検知トランジスタ、40は該検知トランジスタ3
9の動作に応じて、VCO24の定電流トランジ
スタ41のベースを接地する接地トランジスタ、
及び42は前記発振停止用スイツチ38がオンさ
れたとき、前記第2直流増幅器36の第1トラン
ジスタ43のベースに強制電圧を印加する為のダ
イオードである。
FMステレオ放送の受信時には、発振停止用の
スイツチ38がオフされており、入力端子31に
印加されたFMステレオコンポジツト信号中の
19KHzステレオパイロツト信号が、位相比較器3
4で第2分周器29の19KHzの出力信号と位相比
較される。そして、位相差に応じた信号がローパ
スフイルタ35及び直流増幅器36を介して
VCO24の発振周波数を定める正及び負の可変
リアクタンス回路26及び27に印加されるの
で、前記VCO24の発振周波数が変化し、前記
19KHzステレオパイロツト信号に同期したものと
なる。また、前記19KHzステレオパイロツト信号
は、同期検波器32で同期検波され、前記パイロ
ツト信号のレベルに応じた信号が発生し、該信号
が第1直流増幅器33で増幅され、ステレオ表示
器に印加されてステレオ受信状態であることが表
示される。更に、前記入力端子31に印加される
FMステレオコンポジツト信号中のステレオ和信
号(L+R)とステレオ差信号(L−R)とは、
デコーダ37に印加され、第1分周器28から得
られる38KHzスイツチング信号を用いて復調され
るので、左右出力端子44及び45にそれぞれ左
右ステレオ信号L及びRが発生する。
次に、AM放送の受信を行う為、発振停止用ス
イツチ38を閉成すると、同期検波器32及び位
相比較器34の電源となる第1電源46の電圧
Vrよりも大なる第2電源47の電圧Vsが前記ス
イツチ38を介して点Aに印加され、検知トラン
ジスタ39がオンし、短絡トランジスタ40もオ
ンしてVCO24の定電流トランジスタ41のベ
ースを接地する。その為、前記VCO24は直ち
に発振を停止し、第1乃至第3分周器28乃至3
0も直ちに動作を停止する。また、点Aに印加さ
れた電圧Vsは、第1直流増幅器33の第1トラ
ンジスタ48をオン、第2トランジスタ49をオ
フの状態にする為、ステレオ表示器が消灯する。
更に、前記点Aに印加された電圧Vsは、ダイオ
ード42を介して第2直流増幅器36の第1トラ
ンジスタ43のベースに印加される。前記電圧
Vsが印加されると、前記第2直流増幅器36は
強制駆動状態になり、第1トランジスタ43がオ
ン、第2トランジスタ50がオフになる。その
為、前記第1トランジスタ43のコレクタ電流が
第1電流反転回路51で反転され、負の可変リア
クタンス回路27に供給される。
もし、点Aと第2直流増幅器36の第1トラン
ジスタ43のベースとを結ぶ信号路が存在しない
と、発振停止用のスイツチ38のオンタイミング
で、前記第2直流増幅器36の状態が定まらなく
なる。すなわち、第3分周器30のQ出力が
「H」のとき、前記第2直流増幅器36の第1及
び第2トランジスタ43及び50のベースが等し
い電圧となり、前記第3分周器30のQ出力が
「L」、第2分周器29のQ出力が「H」のとき、
前記第2直流増幅器36の第1トランジスタ43
のベース電圧が第2トランジスタ50のベース電
圧よりも高くなり、前記第3分周器30のQ出力
が「L」、第2分周器29の出力が「H」のと
き、前記第2直流増幅器36の第2トランジスタ
50のベース電圧が第1トランジスタ43のベー
ス電圧よりも高くなる。その為、前記第3分周器
30のQ出力が「L」、第2分周器29の出力
が「H」のとき、第2図に関連して述べた欠点が
生じる。
しかしながら、本考案においては、ダイオード
42を用いて第2直流増幅器36の第1トランジ
スタ43のベースに強制電圧を印加しているの
で、発振停止時における前記第2直流増幅器36
の状態は一義的に定まる。
再びFMステレオ放送を受信する為、発振停止
用スイツチ38をオフにすると、検知トランジス
タ39がオフし、短絡トランジスタ40もオフす
るので、直ちにVCO24の発振が再開される。
その時、ローパスフイルタ35のコンデンサの存
在の為に、第2直流増幅器36のオフセツト電圧
は消滅せず、第1トランジスタ43がオン、第2
トランジスタ50がオフの状態が保たれるので、
まず負の可変リアクタンス回路27が動作し、固
体振動子25の並列共振インピーダンスが大とな
る。その為、VCO24の発振信号の電圧レベル
も大となり、PLL回路が急速なる応答をし、前
記VCO24は、直ちに19KHzステレオパイロツ
ト信号に同期する。従つて、デコーダ37も直ち
に動作状態になり、VCO24の発振停止解除後
速やかにステレオ動作が開始される。
尚、第2電源47の電圧Vsは、第1電源46
の電圧VrよりもVBE以上大なる値とする必要があ
る。また、第2直流増幅器36にオフセツト電圧
を印加するに際し、ダイオード42を用いる代わ
りに、ベースが点Aに、コレクタが電源(+
VCC)に、エミツタが第2直流増幅器36の第1
トランジスタ43のベースに接続されたNPNト
ランジスタを用いても良く、そうすることによ
り、第2電源47から流入する電流が小となり、
前記第2電源47及び発振停止用スイツチ38と
して、AM受信時に制御信号を発生するマイコン
等の出力ポートを直接に使用することが出来る。
(ヘ) 考案の効果
以上述べた如く、本考案に依れば、VCOの発
振停止解除後、受信機がステレオ動作を開始する
迄の時間を大巾に短縮出来るという利点が得られ
る。ちなみに、実測に依れば、前記時間は、従来
3秒から4秒かかつていたが、本考案において
は、0.6秒から0.8秒程度でステレオ動作の開始を
行うことが出来た。 [Detailed description of the invention] (a) Industrial application field This invention relates to an improvement of the stereo multiplex circuit of an FM stereo receiver, and in particular,
The present invention relates to a stereo multiplex circuit that accelerates the start of stereo operation when the oscillation stop of a VCO (voltage controlled oscillator) is released. (b) Prior art The 38KHz switching signal required for demodulating FM stereo signals is a PLL (phase locked loop).
Created by using circuits. Said PLL
As shown in Fig. 1, the circuit includes a phase comparator 1, a low-pass filter 2, a DC amplifier 3, and a VCO 4.
and first and second frequency dividers 5 and 6. The VCO 4 generates an oscillation signal having a frequency of 76KHz, and the oscillation signal is divided into a 38KHz signal by a first frequency divider 5, and a second
The frequency is divided by frequency divider 6 into a 19KHz signal. and,
The 19KHz signal is converted to FM in phase comparator 1.
The phase is compared with the 19KHz stereo pilot signal included in the stereo signal, and a signal corresponding to the phase difference is applied to the VCO 4 via the low-pass filter 2 and DC amplifier 3, so the oscillation frequency of the VCO 4 is the 19KHz stereo pilot signal. It will be synchronized with. The 38KHz output signal of the first frequency divider 5 is applied to the stereo decoder 7 as a switching signal. Therefore, the stereo composite signal containing the stereo sum signal (L+R) and the stereo difference signal (L-R) applied to the input terminal 8 is
The signal is demodulated by the stereo decoder 7, and left and right stereo signals L and R are generated at left and right output terminals 9 and 10, respectively. However, when a stereo multiplex circuit including the PLL circuit shown in Fig. 1 is used in an AM/FM receiver, there is a drawback that a beat occurs due to the oscillation frequency of the VCO 4 during AM reception, which interferes with AM reception. Ta. Therefore, conventionally,
As shown in Japanese Patent Publication No. 55-41582, the oscillation of the VCO 4 is forcibly stopped during AM reception to prevent the above-mentioned interference. By the way, a VCO in which the oscillation frequency is set by a solid-state resonator such as a crystal and positive and negative variable reactance circuits has been proposed by the applicant of the present application and filed as Japanese Patent Application No. 169338/1982. FIG. 2 shows such a VCO and a DC amplifier that applies a control signal to the VCO, where 11 is a VCO equipped with a constant current transistor 12, and 13 is a VCO with a constant current transistor 12.
A solid-state resonator such as a crystal that determines the oscillation frequency of 14
acts as a parallel capacitance of the solid-state resonator 13,
A positive variable capacitance reactance circuit for making the oscillation frequency of VCO11 lower than the free run frequency,
15 is a negative variable capacitor reactance circuit which acts as a parallel capacitor for the solid-state resonator 13 and makes the oscillation frequency of the VCO 11 higher than the free run frequency; 16 is a differentially connected first and second transistor 17 and 18; and the first and second current inversion circuits 1
9 and 20, which is a DC amplifier that generates control signals for the positive and negative variable reactance circuits 14 and 15. When receiving FM stereo broadcasting, the 19KHz signal obtained by dividing the oscillation output signal of VCO 11,
A signal corresponding to the phase difference between the FM stereo composite signal and the 19KHz stereo pilot signal is applied as a differential component to the first and second input terminals 21 and 22 of the DC amplifier 16 via a low-pass filter. It is amplified by a DC amplifier 16.
At that time, if the oscillation frequency of the VCO 11 is higher than a predetermined value, the signal level applied to the second input terminal 22 becomes higher than the signal level applied to the first input terminal 21, and the collector current of the second transistor 18 increases. becomes large, and the control signal applied from the second current inversion circuit 20 to the positive variable reactance circuit 14 becomes large, so that the oscillation frequency of the VCO 11 becomes low. Moreover, when the oscillation frequency of the VCO 11 is lower than a predetermined value, the collector current of the first transistor 17 becomes large, and the control signal applied from the first current inversion circuit 19 to the negative variable reactance circuit 15 becomes large. Therefore, the VCO1
The oscillation frequency of 1 becomes higher. Therefore, by using the circuit shown in Figure 2, the oscillation frequency of VCO 11 can be reduced to 19KHz.
It can be synchronized with the stereo pilot signal. When receiving AM broadcasting, the control terminal 23 is grounded, the constant current transistor 12 is turned off, and the oscillation of the VCO 11 is stopped in order to prevent interference with AM reception. When the oscillation of the VCO 11 stops, the first
The operation of the PLL circuit shown in the figure also stops, but the VCO1
Depending on the timing of the oscillation stop of 1, the DC amplifier 1
An offset voltage is generated between the bases of the first and second transistors 17 and 18 of 6. For example, the first
When the voltage at the input terminal 21 decreases by more than a predetermined value than the voltage at the second input terminal 22, the first transistor 1
7 is off, the second transistor 18 is on,
While the control signal is applied from the second current inversion circuit 20 to the positive variable reactance circuit 14, the operation of the DC amplifier 16 is stopped. In this state, when the control terminal 23 is opened again to receive FM broadcasting, the VCO 11 starts oscillating at a frequency determined by the solid-state oscillator 13 and the equivalent capacity of the positive variable reactance circuit 14. Therefore, when the positive variable reactance circuit 14 works,
Because the parallel resonant impedance is lower, the above
The voltage level of the oscillation signal of the VCO 11 becomes small.
This state is equivalent to a decrease in the loop gain of the PLL circuit, and the response of the PLL circuit becomes slow. As a result, it takes a long time for the receiver to start stereo operation after the VCO 11 is stopped, giving the listener a sense of discomfort. (c) Purpose of the invention This invention was created in view of the above points.
When the VCO is stopped, a forced offset voltage is applied to the DC amplifier, and when the VCO stops, the negative variable reactance circuit is activated first, and the receiver is
This is intended to shorten the time it takes to start stereo operation after the VCO is released. (d) Structure of the invention The stereo multiplex circuit according to the invention includes a VCO whose oscillation frequency is set by a solid-state resonator and positive and negative variable reactance circuits;
The PLL circuit includes a DC amplifier that supplies a control signal to the positive and negative variable reactance circuits, and means for applying a predetermined offset voltage to the DC amplifier when oscillation of the VCO is stopped. (e) Embodiment Figure 3 is a circuit diagram showing an embodiment of the present invention.
24 is a VCO whose oscillation frequency is set by a solid-state resonator 25 and positive and negative variable reactance circuits 26 and 27; 28 is a VCO that divides the 76KHz oscillation signal of the VCO 24 to generate a 38KHz switching signal; 1 frequency divider 29 divides the output signal of the first frequency divider 28 and outputs 19K to Q and terminals with opposite phases to each other.
A second frequency divider 30 that generates an Hz signal divides the output signal of the first frequency divider 28 and outputs a signal from the output signal of the second frequency divider 29 to Q and terminals in opposite phases to each other.
a third frequency divider that generates a 19KHz signal phase-shifted by 90 degrees; 31 is an input terminal to which an FM stereo composite signal is applied; 32 is an input terminal to which an FM stereo composite signal is applied; 19KHz
A synchronous detector 33 that synchronously detects the stereo pilot signal is a first synchronous detector that amplifies the output signal of the synchronous detector 32 and drives a stereo display (not shown).
a DC amplifier; 34 a phase comparator for comparing the phase of the output signal of the second frequency divider 29 and the 19KHz stereo pilot signal; 35 a phase comparator 34;
a low pass filter that passes the output signal of 36 ;
37 is a decoder that demodulates the left and right stereo signals using the 38KHz switching signal obtained from the first frequency divider 28; 38 is a VCO 24 that is turned on when receiving AM; oscillation stop switch, 3
9 is a detection transistor that detects that the switch 38 is turned on; 40 is the detection transistor 3;
9, a grounding transistor that grounds the base of the constant current transistor 41 of the VCO 24;
and 42 are diodes for applying a forced voltage to the base of the first transistor 43 of the second DC amplifier 36 when the oscillation stop switch 38 is turned on. When receiving an FM stereo broadcast, the switch 38 for stopping oscillation is turned off, and the FM stereo composite signal applied to the input terminal 31 is
The 19KHz stereo pilot signal is sent to phase comparator 3.
4, the phase is compared with the 19KHz output signal of the second frequency divider 29. Then, a signal corresponding to the phase difference is passed through the low-pass filter 35 and the DC amplifier 36 .
Since the voltage is applied to the positive and negative variable reactance circuits 26 and 27 that determine the oscillation frequency of the VCO 24, the oscillation frequency of the VCO 24 changes, and the
It is synchronized with the 19KHz stereo pilot signal. Further, the 19KHz stereo pilot signal is synchronously detected by a synchronous detector 32 to generate a signal corresponding to the level of the pilot signal, which is amplified by a first DC amplifier 33 and applied to a stereo display. Display indicates that stereo reception is in progress. Furthermore, the voltage applied to the input terminal 31 is
The stereo sum signal (L+R) and stereo difference signal (L-R) in the FM stereo composite signal are:
Since the signal is applied to the decoder 37 and demodulated using the 38KHz switching signal obtained from the first frequency divider 28, left and right stereo signals L and R are generated at the left and right output terminals 44 and 45, respectively. Next, in order to receive AM broadcasting, when the oscillation stop switch 38 is closed, the voltage of the first power supply 46, which is the power supply for the synchronous detector 32 and the phase comparator 34 , is
The voltage Vs of the second power supply 47, which is greater than Vr, is applied to point A via the switch 38, turning on the detection transistor 39, and also turning on the shorting transistor 40, thereby grounding the base of the constant current transistor 41 of the VCO 24. . Therefore, the VCO 24 immediately stops oscillating, and the first to third frequency dividers 28 to 3
0 also immediately stops operating. Further, the voltage Vs applied to point A turns on the first transistor 48 of the first DC amplifier 33 and turns off the second transistor 49, so that the stereo display turns off.
Further, the voltage Vs applied to the point A is applied to the base of the first transistor 43 of the second DC amplifier 36 via the diode 42. The voltage
When Vs is applied, the second DC amplifier 36 is forced to be driven, the first transistor 43 is turned on, and the second transistor 50 is turned off. Therefore, the collector current of the first transistor 43 is inverted by the first current inverting circuit 51 and supplied to the negative variable reactance circuit 27. If there is no signal path connecting point A and the base of the first transistor 43 of the second DC amplifier 36 , the state of the second DC amplifier 36 will not be determined when the oscillation stop switch 38 is turned on. That is, when the Q output of the third frequency divider 30 is "H", the bases of the first and second transistors 43 and 50 of the second DC amplifier 36 have the same voltage, and the Q output of the third frequency divider 30 becomes "H". When the output is "L" and the Q output of the second frequency divider 29 is "H",
The first transistor 43 of the second DC amplifier 36
becomes higher than the base voltage of the second transistor 50, when the Q output of the third frequency divider 30 is "L" and the output of the second frequency divider 29 is "H", the second DC The base voltage of the second transistor 50 of the amplifier 36 becomes higher than the base voltage of the first transistor 43. Therefore, when the Q output of the third frequency divider 30 is "L" and the output of the second frequency divider 29 is "H", the drawback described in connection with FIG. 2 occurs. However, in the present invention, since a forced voltage is applied to the base of the first transistor 43 of the second DC amplifier 36 using the diode 42, the second DC amplifier 36
The state of is uniquely determined. In order to receive the FM stereo broadcast again, when the oscillation stop switch 38 is turned off, the detection transistor 39 is turned off, and the shorting transistor 40 is also turned off, so that the VCO 24 immediately resumes oscillation.
At that time, due to the existence of the capacitor of the low-pass filter 35, the offset voltage of the second DC amplifier 36 does not disappear, and the first transistor 43 is turned on and the second
Since the transistor 50 remains off,
First, the negative variable reactance circuit 27 operates, and the parallel resonance impedance of the solid-state resonator 25 increases. Therefore, the voltage level of the oscillation signal of the VCO 24 also increases, the PLL circuit responds rapidly, and the VCO 24 immediately synchronizes with the 19KHz stereo pilot signal. Therefore, the decoder 37 also becomes operational immediately, and the stereo operation is started immediately after the oscillation of the VCO 24 is stopped. Note that the voltage Vs of the second power supply 47 is the same as that of the first power supply 46.
It is necessary to set the value to be at least V BE larger than the voltage Vr of . Furthermore, when applying the offset voltage to the second DC amplifier 36 , instead of using the diode 42, the base is connected to point A and the collector is connected to the power supply (+
V CC ), the emitter of the second DC amplifier 36
An NPN transistor connected to the base of the transistor 43 may be used, and by doing so, the current flowing from the second power supply 47 becomes small.
As the second power supply 47 and the oscillation stop switch 38, an output port of a microcomputer or the like that generates a control signal when receiving AM can be directly used. (F) Effects of the invention As described above, according to the invention, there is an advantage that the time required for the receiver to start stereo operation after the oscillation stop of the VCO is canceled can be greatly shortened. Incidentally, according to actual measurements, the above-mentioned time was conventionally 3 to 4 seconds, but in the present invention, the stereo operation could be started in about 0.6 to 0.8 seconds.
第1図は、PLL回路を用いたステレオマルチ
プレツクス回路を示す回路図、第2図は、従来の
ステレオマルチプレツクス回路を示す回路図、及
び第3図は本考案の一実施例を示す回路図であ
る。
主な図番の説明、24……VCO、25……固
体振動子、26……正の可変リアクタンス回路、
27……負の可変リアクタンス回路、28,2
9,30……分周器、32……同期検波器、34
……位相検波器、36……第2直流増幅器、38
……発振停止用スイツチ、42……ダイオード。
Fig. 1 is a circuit diagram showing a stereo multiplex circuit using a PLL circuit, Fig. 2 is a circuit diagram showing a conventional stereo multiplex circuit, and Fig. 3 is a circuit diagram showing an embodiment of the present invention. It is. Explanation of main drawing numbers, 24...VCO, 25...solid resonator, 26...positive variable reactance circuit,
27...Negative variable reactance circuit, 28,2
9, 30... Frequency divider, 32 ... Synchronous detector, 34
...Phase detector, 36 ...Second DC amplifier, 38
...oscillation stop switch, 42...diode.
Claims (1)
クタンス回路とによつて設定されるVCOを含む
PLL回路を備えるステレオマルチプレツクス回
路において、前記正及び負の可変リアクタンス回
路に制御信号を供給する直流増幅器と、前記
VCOの発振を停止させるための停止手段と、該
停止手段の停止動作に応じて前記直流増幅器にオ
フセツト電圧を与えるオフセツト手段とを備え、
前記オフセツト電圧は、前記負の可変リアクタン
ス回路に制御信号を与える極性であることを特徴
とするステレオマルチプレツクス回路。 Contains a VCO whose oscillation frequency is set by a solid-state resonator and positive and negative variable reactance circuits
In a stereo multiplex circuit including a PLL circuit, a DC amplifier supplies a control signal to the positive and negative variable reactance circuits;
comprising a stopping means for stopping the oscillation of the VCO, and an offset means for applying an offset voltage to the DC amplifier in response to the stopping operation of the stopping means,
A stereo multiplex circuit characterized in that the offset voltage has a polarity that provides a control signal to the negative variable reactance circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984039138U JPS60150847U (en) | 1984-03-19 | 1984-03-19 | stereo multiplex circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984039138U JPS60150847U (en) | 1984-03-19 | 1984-03-19 | stereo multiplex circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60150847U JPS60150847U (en) | 1985-10-07 |
JPH04602Y2 true JPH04602Y2 (en) | 1992-01-09 |
Family
ID=30546807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984039138U Granted JPS60150847U (en) | 1984-03-19 | 1984-03-19 | stereo multiplex circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60150847U (en) |
-
1984
- 1984-03-19 JP JP1984039138U patent/JPS60150847U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60150847U (en) | 1985-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH027718A (en) | Phase synchronizing loop circuit having high speed phase synchronizing current reducing and clamping circuit | |
JPH04602Y2 (en) | ||
JP2911458B2 (en) | Automatic frequency control device | |
US4644580A (en) | Sound-multiplexed TV signal demodulator having electrically independent stereo and SAP demodulation means | |
JPS5813647Y2 (en) | stereo multiplex circuit | |
JPH0354449Y2 (en) | ||
JPS6223161Y2 (en) | ||
JPH0224269Y2 (en) | ||
JPS632425A (en) | Pll circuit | |
JPS5929416Y2 (en) | Receiving machine | |
JPS5850655Y2 (en) | PLL multiplex demodulation circuit | |
JPH0669174B2 (en) | AM stereo signal decoder | |
JPS61182317A (en) | Automatic frequency controller | |
JPS5920212B2 (en) | stereo demodulator | |
JPS6218995Y2 (en) | ||
JPS5883446A (en) | Receiver | |
JPS628577Y2 (en) | ||
JPS5850654Y2 (en) | AM/FM stereo radio receiver | |
JPH04603Y2 (en) | ||
JPS6241474Y2 (en) | ||
JPS6246358Y2 (en) | ||
JPH0348698B2 (en) | ||
JPS5926681Y2 (en) | stereo demodulation circuit | |
JPH026692Y2 (en) | ||
JPS5813644Y2 (en) | FM receiver stereo indicator malfunction prevention circuit |