JPS5926681Y2 - stereo demodulation circuit - Google Patents

stereo demodulation circuit

Info

Publication number
JPS5926681Y2
JPS5926681Y2 JP2067380U JP2067380U JPS5926681Y2 JP S5926681 Y2 JPS5926681 Y2 JP S5926681Y2 JP 2067380 U JP2067380 U JP 2067380U JP 2067380 U JP2067380 U JP 2067380U JP S5926681 Y2 JPS5926681 Y2 JP S5926681Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
demodulation circuit
phase
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2067380U
Other languages
Japanese (ja)
Other versions
JPS56123654U (en
Inventor
一男 塩島
Original Assignee
株式会社ケンウッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ケンウッド filed Critical 株式会社ケンウッド
Priority to JP2067380U priority Critical patent/JPS5926681Y2/en
Publication of JPS56123654U publication Critical patent/JPS56123654U/ja
Application granted granted Critical
Publication of JPS5926681Y2 publication Critical patent/JPS5926681Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stereo-Broadcasting Methods (AREA)

Description

【考案の詳細な説明】 本考案はFM受信機のステレオ復調回路に関し、さらに
評言すれば左チャンネル信号および右チャンネル信号の
ブレンド回路を改良したステレオ復調回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a stereo demodulation circuit for an FM receiver, and more particularly to a stereo demodulation circuit that is an improved blending circuit for left channel signals and right channel signals.

従来のステレオ復調回路は、たとえば第1図に示す如く
構成されている。
A conventional stereo demodulation circuit is configured as shown in FIG. 1, for example.

入力端子INに印加されたコンポジット信号を増幅器1
で幅増し、コンポジット信号中の19 KHzパイロッ
ト信号に位相同期した38KHzのスイッチング信号を
フェーズロックドループ(以下、PLL回路)2で作り
、PLL回路2からの38 KHzのスイッチング信号
でコンポジット信号中のメイン信号とサブ信号との合成
信号をスイッチング復調回路3でスイッチングして右側
信号出力端子R1に右側信号e。
The composite signal applied to the input terminal IN is sent to amplifier 1.
A 38 KHz switching signal that is phase-synchronized with the 19 KHz pilot signal in the composite signal is created in phase-locked loop (PLL circuit) 2, and the 38 KHz switching signal from PLL circuit 2 is used as the main signal in the composite signal. The composite signal of the signal and the sub-signal is switched by the switching demodulation circuit 3, and the right signal e is output to the right signal output terminal R1.

Rと左側信号出力端子L1に左側信号e。R and the left signal e to the left signal output terminal L1.

Lとを得、スイッチング回路3の右側信号出力端子R1
と左側信号出力端子り、との間に右側信号と左側信号と
を混合する混合回路たとえば電界効果トランジスタ4を
接続し、外部端子Cに与える電圧を電界効果トランジス
タ4のゲート電圧として印加し、右側信号と左側信号と
を直接ブレンドしていた。
L and the right signal output terminal R1 of the switching circuit 3.
A mixing circuit for mixing the right signal and the left signal, for example, the field effect transistor 4, is connected between the left signal output terminal and the left signal output terminal, and the voltage applied to the external terminal C is applied as the gate voltage of the field effect transistor 4. The signal was directly blended with the left signal.

しかし上記した如き従来のステレオ復調回路によればス
イッチング復調回路からの出力信号を直接ブレンドする
ために、ブレンドのための素子に良好な直線性を必要と
する欠点があった。
However, the conventional stereo demodulation circuit as described above directly blends the output signals from the switching demodulation circuit, and therefore has the disadvantage that the blending element requires good linearity.

本考案は上記にかんがみなされたもので上記の欠点を解
消するとともに構成の簡単なステレオ復調回路を提供す
ることを目的とするものである。
The present invention has been made in view of the above, and an object of the present invention is to eliminate the above-mentioned drawbacks and provide a stereo demodulation circuit with a simple configuration.

この目的は本考案によれば、ステレオ復調スイッチング
信号を発生するためのPLL回路の入力側に、外部信号
によりパイロット信号の位相を変化させる移相回路を設
け、前記外部信号を変化させてステレオ分離度を変化さ
せ、ブレンド効果を得ることにより達成される。
According to the present invention, this purpose is achieved by providing a phase shift circuit for changing the phase of a pilot signal by an external signal on the input side of a PLL circuit for generating a stereo demodulation switching signal, and changing the external signal to perform stereo separation. This is achieved by varying the intensity and obtaining a blending effect.

以下、本考案を実施例により説明する。The present invention will be explained below with reference to examples.

第2図は本考案の一実施例のブロック図である。FIG. 2 is a block diagram of an embodiment of the present invention.

第2図において、1(よコンポジット信号を増幅する増
幅器であり、2は19 KHzパイロット信号により3
8KHzのスイッチング信号を得るためのPLL回路で
゛あり、3はPLL回路2からの38 KHzのスイッ
チング信号によりコンポジット信号中のメイン信号とサ
ブ信号との合成信号をスイッチングして右側信号出力と
左側信号出力を発するスイッチング復調回路である。
In Figure 2, 1 is an amplifier that amplifies the composite signal, and 2 is an amplifier that amplifies the 19 KHz pilot signal.
3 is a PLL circuit for obtaining an 8 KHz switching signal, and 3 is a 38 KHz switching signal from PLL circuit 2 that switches the composite signal of the main signal and sub signal in the composite signal to output the right signal and the left signal. This is a switching demodulation circuit that emits an output.

PLL回路2は位相比較器6、ローパスフィルタ7、直
流増幅器8.76 KHzの電圧制御発振器9、÷分周
器10および11からなり、位相比較器6へ入力された
19 KHzパイロット信号に位相同期した38KHz
のスイッチング信号を÷分周器10の出力から得るよう
に構成しである。
The PLL circuit 2 consists of a phase comparator 6, a low-pass filter 7, a DC amplifier, an 8.76 KHz voltage controlled oscillator 9, a frequency divider 10 and 11, and is phase-locked to the 19 KHz pilot signal input to the phase comparator 6. 38KHz
The switching signal is obtained from ÷the output of the frequency divider 10.

また5はコンデンサ12、抵抗13、抵抗13に直列に
接続した電界効果トランジスタ14とからなる移相回路
であり、外部信号端子Cに印加された電圧を電界効果ト
ランジスタ14のゲートに印加して、外部信号端子Cに
印加された外部信号によりPLL回路2へ出力する19
KHzパイロット信号の位相をO°〜45°ずらず様
に構威しである。
Further, 5 is a phase shift circuit consisting of a capacitor 12, a resistor 13, and a field effect transistor 14 connected in series with the resistor 13, and the voltage applied to the external signal terminal C is applied to the gate of the field effect transistor 14. 19 which outputs to the PLL circuit 2 according to the external signal applied to the external signal terminal C.
The phase of the KHz pilot signal is shifted by 0° to 45°.

そこで入力端子INに印加されたコンポジット信号は増
幅器1で増幅され、19 KHzのパイロット信号は外
部信号端子Cに印加された外部信号により0°〜45°
の位相をずらしてPLL回路2に入力される。
Therefore, the composite signal applied to the input terminal IN is amplified by the amplifier 1, and the 19 KHz pilot signal is amplified from 0° to 45° by the external signal applied to the external signal terminal C.
is input to the PLL circuit 2 with its phase shifted.

そこでPLL回路2の子分周器10から得られる38
KHzのスイッチング信号の位相はPLL回路2の入力
された19 KHzのパイロット信号に位相同期してい
る。
Therefore, 38
The phase of the KHz switching signal is synchronized with the 19 KHz pilot signal input to the PLL circuit 2.

いまコンポジット信号f(ω)は f(ω)=(L+R)+(L−R)cosωt+Pco
sTtで表わされる。
Now the composite signal f(ω) is f(ω)=(L+R)+(L-R)cosωt+Pco
It is expressed as sTt.

ここでPはパイロット信号のレベルであり、ωはサブキ
ャリヤの角周波数でω=2πX38KHzであり、Lお
よびRは左および右側チャンネルの信号である。
where P is the level of the pilot signal, ω is the angular frequency of the subcarrier and ω=2π×38KHz, and L and R are the left and right channel signals.

移相回路5の移相角を+0度とすると、PLL回路2に
人力されるパイロット信号は となる。
When the phase shift angle of the phase shift circuit 5 is set to +0 degrees, the pilot signal input to the PLL circuit 2 is as follows.

このパイロット信号によりPLL回路2で発生する38
KHzのスイッチング信号g(ω)はとなる。
This pilot signal generates 38 in the PLL circuit 2.
The KHz switching signal g(ω) is as follows.

このスイッチング信号g(ω)によりメイン信号とサブ
信号との合成液はスイッチング復調回路3でスイッチン
グされ、スイッチング復調回路3の右側信号出力端子R
1に表われる出力は となる。
By this switching signal g(ω), the composite liquid of the main signal and the sub signal is switched in the switching demodulation circuit 3, and the right signal output terminal R of the switching demodulation circuit 3
The output appearing in 1 is as follows.

このうちオ デイオ成分は である。Of these, O The deio ingredients are It is.

そこでスイッチング復調回路3の右側出力端子RTに現
われる右側出力信号e。
Therefore, the right output signal e appears at the right output terminal RT of the switching demodulation circuit 3.

Rの主成分Mはとなる。The principal component M of R is as follows.

ここで移相角度θを0〜+45°まで変化させるとco
s 2θは1からOまで変化するために、移相角度θの
変化に対応して一’−CO52θは土がらOまで変化し
、前記主成分Mは移相回路5による19 KHzパイロ
ット信号の移相角度θの0から45°への増加に従って
右側チャンネル信号は減少し、もれ成分としての左側チ
ャンネル信号は増加する。
Here, if the phase shift angle θ is changed from 0 to +45°, co
Since s2θ changes from 1 to O, 1'-CO52θ changes from 1 to 0 in response to a change in the phase shift angle θ, and the main component M is determined by the shift of the 19 KHz pilot signal by the phase shift circuit 5. As the phase angle θ increases from 0 to 45°, the right channel signal decreases, and the left channel signal as a leakage component increases.

従って移相角度θ=45°ではスイッチング復調回路3
の右側出力端子RTに現われる主成分Mはとなり、モノ
ラル復調となる。
Therefore, when the phase shift angle θ=45°, the switching demodulation circuit 3
The principal component M appearing at the right output terminal RT is as follows, resulting in monaural demodulation.

また移相角度θ=0°ではスイッチング復調回路3の右
側出力端子R7に現われる主成分Mはとなり通常のステ
レオ復調となる。
Further, when the phase shift angle θ=0°, the main component M appearing at the right output terminal R7 of the switching demodulation circuit 3 becomes, and normal stereo demodulation is performed.

スイッチング復調回路3の左側出力端子L1に現われる
復調出力についても同様に導き出すことができるが、上
記の導出と同様のために省略する。
The demodulated output appearing at the left output terminal L1 of the switching demodulation circuit 3 can also be derived in the same way, but since it is similar to the above derivation, the explanation will be omitted.

つぎに移相回路5の移相角度は外部信号端子Cに印加す
る外部信号で制御することが出来るのは前述の通りであ
る。
Next, as described above, the phase shift angle of the phase shift circuit 5 can be controlled by an external signal applied to the external signal terminal C.

そこで、たとえば手動により外部信号を印加してもよく
、またFM受信機への電界強度を検出し、電界強度の弱
いときは移相回路5の移相角度を増加してブレンド量を
増加させてもよい。
Therefore, for example, an external signal may be applied manually, or the electric field strength to the FM receiver is detected, and when the electric field strength is weak, the phase shift angle of the phase shift circuit 5 is increased to increase the blend amount. Good too.

また、受信信号中の雑音成分(たとえば中間周波出力中
の雑音成分、FM検波出力中の雑音成分等)を検出して
外部信号としても良い。
Alternatively, a noise component in the received signal (for example, a noise component in the intermediate frequency output, a noise component in the FM detection output, etc.) may be detected and used as the external signal.

以上説明した如く本考案によれば、スイッチング信号を
発生するPLL回路の入力端に外部信号によりパイロッ
ト信号の位相を変化させる移相回路を設け、前記外部信
号を変化させて右側チャンネル信号と左側チャンネル信
号とのブレンド量を変化させるようにしたため、ステレ
オ復調回路の構成も簡単で、かつ移相回路に電界効果ト
ランジスタなどを使用してパイロット信号の位相を連続
的に変化させた場合でも歪率の悪化は少ない効果がある
As explained above, according to the present invention, a phase shift circuit that changes the phase of a pilot signal by an external signal is provided at the input end of a PLL circuit that generates a switching signal, and the phase shift circuit changes the phase of a pilot signal by changing the external signal to create a right channel signal and a left channel signal. Since the amount of blending with the signal is changed, the configuration of the stereo demodulation circuit is simple, and even when the phase of the pilot signal is continuously changed by using a field effect transistor in the phase shift circuit, the distortion rate can be reduced. Deterioration has little effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のステレオ復調回路のブロック図。 第2図は本考案の一実施例のステレオ復調回路のブロッ
ク図。 2・・・・・・PLL回路、3・・・・・・スイッチン
グ復調回路、5・・・・・・移相回路、C・・・・・・
外部信号端子。
FIG. 1 is a block diagram of a conventional stereo demodulation circuit. FIG. 2 is a block diagram of a stereo demodulation circuit according to an embodiment of the present invention. 2...PLL circuit, 3...Switching demodulation circuit, 5...Phase shift circuit, C...
External signal terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] スイッチング復調回路とステレオ復調スイッチング信号
を発生するためのフェーズロックドループとを備えたス
テレオ復調回路において、フェーズロックドループの入
力側に外部信号によりパイロット信号の位相を変化させ
る移相回路を設け、前記外部信号を変化させてステレオ
分離度を変化させ、ブレンド効果を得ることを特徴とし
たステレオ復調回路。
In a stereo demodulation circuit including a switching demodulation circuit and a phase-locked loop for generating a stereo demodulation switching signal, a phase shift circuit for changing the phase of a pilot signal by an external signal is provided on the input side of the phase-locked loop, A stereo demodulation circuit characterized by changing the degree of stereo separation by changing the signal to obtain a blending effect.
JP2067380U 1980-02-20 1980-02-20 stereo demodulation circuit Expired JPS5926681Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2067380U JPS5926681Y2 (en) 1980-02-20 1980-02-20 stereo demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2067380U JPS5926681Y2 (en) 1980-02-20 1980-02-20 stereo demodulation circuit

Publications (2)

Publication Number Publication Date
JPS56123654U JPS56123654U (en) 1981-09-19
JPS5926681Y2 true JPS5926681Y2 (en) 1984-08-02

Family

ID=29616859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2067380U Expired JPS5926681Y2 (en) 1980-02-20 1980-02-20 stereo demodulation circuit

Country Status (1)

Country Link
JP (1) JPS5926681Y2 (en)

Also Published As

Publication number Publication date
JPS56123654U (en) 1981-09-19

Similar Documents

Publication Publication Date Title
US4674121A (en) Circuit for detecting the level of noise in FM signal for use in AM/FM receiver
US4076963A (en) Pilot signal cancelling circuit for FM multiplex demodulator
JPS5926681Y2 (en) stereo demodulation circuit
KR960012797B1 (en) Controlled oscillator
US4054839A (en) Balanced synchronous detector circuit
US4164624A (en) Demodulation circuits of FM stereophonic receivers
JP2757377B2 (en) Stereo demodulation circuit
JPS6216067B2 (en)
JPS6217907B2 (en)
JPS6029251Y2 (en) AM stereo receiver
JPS5924208Y2 (en) Interfering signal detection circuit in FM stereo receiver
JPS5944828B2 (en) FM receiver
JPH0424669Y2 (en)
US4288752A (en) Stereo demodulator with high frequency de-emphasis compensation
JPS5920212B2 (en) stereo demodulator
JPS6114218Y2 (en)
JPH0846433A (en) Video signal demodulating circuit
JPH0424673Y2 (en)
JPS5929416Y2 (en) Receiving machine
JPS6133733Y2 (en)
JPS6221091Y2 (en)
JPS6223161Y2 (en)
JPH0422583Y2 (en)
JPS6134763Y2 (en)
JPS6024009Y2 (en) Synchronous detection circuit