JPH0458049B2 - - Google Patents

Info

Publication number
JPH0458049B2
JPH0458049B2 JP62226651A JP22665187A JPH0458049B2 JP H0458049 B2 JPH0458049 B2 JP H0458049B2 JP 62226651 A JP62226651 A JP 62226651A JP 22665187 A JP22665187 A JP 22665187A JP H0458049 B2 JPH0458049 B2 JP H0458049B2
Authority
JP
Japan
Prior art keywords
time
counter
signal
correction
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62226651A
Other languages
English (en)
Other versions
JPS63184125A (ja
Inventor
Hironari Momose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of JPS63184125A publication Critical patent/JPS63184125A/ja
Publication of JPH0458049B2 publication Critical patent/JPH0458049B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時刻一致システムに関するもので、特
に、同一の歩進信号で動作する時計機能を持つ複
数の情報処理装置間で時刻内容を一致させるシス
テムに関するものである。
〔従来の技術〕
複数の情報処理装置等の装置から構成されるシ
ステムにおいて、それぞれの装置でなされる処理
の順序関係を管理したり、すでに実行された処理
の結果を処理の順序に注目して解析したりするた
めに、各装置に時計機能をもたせその表示に従つ
て処理を行なつたり、処理実行中の時計の表示値
を記録することは広く行なわれている。
例えば、負荷分散や冗長構成によるシステムの
信頼性向上のため、共通のデータフアイルを複数
の情報処理装置で使用するような場合、各装置ご
とのフアイル処理内容をその実施時刻とともに各
装置個別のジヤーナルフアイルに記録し、万一障
害が発生した場合には、これらのジヤーナルフア
イルの記録内容を時刻値をキーにして統合し、障
害の復旧を行なう。このとき、各情報処理ごとの
時刻情報が一致していないと、共通データフアイ
ルに対する処理の実行順序が正しく再現されず、
正常に復旧できないことがあり得る。
これらのことが問題なく行なわれるためには各
装置が持つている時刻内容が制御や解析に影響を
およぼさない精度で一致していることが必要であ
る。
時刻内容を一致させる方法のひとつとしては、
共通の時刻計時手段の内容を複数の情報処理装置
が使用することが考えられる。
米国特許第4388688号(US PATENT 4388−
688,1983.6.14)に記載された構成は密結合マル
チプロセツサ(Tightly Coupled Multi
Processor)の例であるが、複数の中央処理装置
はシステムコントローラ(System Controller)
にあるTOD(Time of Day)クロツクを共有し、
時刻情報が必要なときには、このTODの値を読
み出すようになつている。
この方式は疎結合マルチプロセツサ(Loosely
Coupled Multi Processor)の場合でも適用でき
るが、共通の時刻計時情報から時刻を読み出す際
の時間にバラツキがあると、複数プロセツサ間の
時刻にズレが生じる可能性がある。読出し時間を
短縮するためには時刻情報全ビツトをパラレルに
転送することが考えられるが、このためには多数
の信号線が必要となり、情報処理装置台数が増え
た場合問題となる。
また、疎結合マルチプロセツサなどでは、ハー
ドウエア構成上、共通の時刻計時手段を各プロセ
ツサと「密接」にインタフエースできる部分にお
けないため、時刻情報の読出しのためのシーケン
スを完行するための時間が無視できず、バラツキ
が増大する。
さらに、この方法では、各情報処理装置は時刻
情報が必要となるたびに時刻情報の読出しを行な
うことになる。この構成だと、情報処理装置の台
数が増えた場合、ひんぱんに時刻計時部に読出し
要求が来ることになる。このため、読出しデータ
転送のための転送線や転送制御回路に十分な金物
を投入しておかないと、読出し動作競合により読
出し要求が待たされることになり、個々の情報処
理装置の性能低下をまねくことになる。
この問題の解決のためには、 各情報処理装置ごとに最新の時刻情報を保持す
るカウンタを設け、 共通の時刻計時装置の値を処理の開始にあたつ
て前記のカウンタに設定し、 前記カンウタの内容を各情報処理装置間で進み
遅れがないよう歩進させる。
という構成をとることが必要である。この構成で
あれば、各情報処理装置内に最新の時刻情報があ
るために、時刻情報が必要になるごとに共通の時
刻計時装置をアクセスする必要がないため、情報
処理装置の台数が増加してもひんぱんに読出し競
合が発生することはない。
さらに、この構成において、時刻一致精度を向
上させるためには、 ′ 各カウンタへの設定値が共通の時刻計時
装置の値からできるだけ少ないズレ幅となる
ようにすること、 ′ 設定後の各装置間のカウンタの進み遅れ
のバラツキをできるだけ少なくすることが必
要である。
〔発明が解決しようとする問題点〕
しかし、′を満足させるために、共通の時刻
計時装置からの読出しデータを専用の信号線を設
けて転送したり、時刻データを全ビツトをパラレ
ルに転送したりすることは、金物量の増大につな
がる。
本発明はこのような点に鑑みてなされたもので
あり、その目的とするところは、少ない金物量で
精度の良い時刻一致が可能な時刻一致システムを
提供することにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、複
数の装置相互間における時刻内容を一致せしめる
時刻一致システムにおいて、一定周期で歩進信号
を発生する歩進信号発生手段と、この歩進信号に
より制御される時刻計時手段と、この時刻計時手
段の計時周期の一定倍数の間隔で補正信号を発生
する補正信号発生手段とを装置のすべてに共通に
設け、歩進信号により内容が歩進されるカウンタ
と、外部指令に応答して時刻計時手段のそのとき
の時刻データを読み出してカウンタへ設定する読
出・設定手段と、補正信号に応答してカウンタの
内容を予め定められた規則に従つて補正する補正
手段とを装置の各々に設けるようにしたものであ
る。
〔作用〕
本発明による信号一致システムにおいては、少
ない金物量で高い精度での時刻一致が実現でき
る。
〔実施例〕
次に、本発明について図面を参照して説明す
る。
第1図は本発明の一実施例のブロツク図であ
る。この実施例においては、図中の番号1〜3で
示される装置それぞれが時計機構用のカウンタ部
13,23,33を有し、これらのカウンタ部中
のカウンタは歩進信号発生ユニツト5から信号線
500を介して装置1〜3に共通に供給される歩
進信号を受信する毎に1ずつカウントアツプする
ようになつている。
第3図はカウンタ部のブロツク図であり、カウ
ンタ3001の内容は信号線3104を介して加
算器3004に入力され、カウントアツプしたデ
ータが信号線3105を介してセレクタ3002
へ送られている。論理回路3003は、通常時に
セレクタ3002が上記カウントアツプデータを
選択するよう信号線3106により制御を行なつ
ている。信号線3101はカウンタ制御のための
クロツク信号が入力される信号線であり、論理回
路3003は通常、信号線500を介して歩進信
号をうけるとると、信号線3102によりカウン
タ3001へクロツク信号を印加し、カウンタの
値をカウントアツプする。例として歩進信号が
1μ秒間隔のパルス信号の場合を考えると、カウ
ンタ部13,23,33内のカウンタ(第3図の
カウンタ3001)は1μ秒単位で時刻を計時す
る手段として使用できることになる。
装置1〜3中に存在する時刻読出・設定ユニツ
ト11,21,31は、共通の時刻計時ユニツト
6から信号線600を介して時刻計時ユニツト6
内の時刻情報を読み出し、この読出しデータを信
号線102,202,302を介してカウンタ1
3,23,33に設定することができる。時刻計
時ユニツト6内の時計機能も歩進信号発生ユニツ
ト5から信号線500を介して送られる歩進信号
により計時制御されるようになつている。
第4図は時刻読出・設定ユニツト11,21,
31に分類される各処理部のブロツク図である。
命令実行部1001、メインメモリ1002、入
出力制御部1003、周辺制御部1004は装置
1〜3の本来の動作、すなわちメインメモリ10
02にはプログラムとデータが格納されており、
このプログラムを命令実行部1001で解読実行
し、命令の指令に応じて入出力制御部1003、
周辺制御部1004を介して各種周辺装置とメイ
ンメモリ間のデータの転送を行なうというような
動作を行なうものであるが、本発明の主眼である
時刻一致方式に注目した場合、このユニツトに分
類されることになる。
プログラムの指令により時刻計時手段6からの
時刻情報読出しが必要となると、命令実行部10
01はメインメモリ1002に入出力制御部10
03に対する制御指令を作成し、信号線1103
を介して入出力制御部1003を起動する。
入出力制御部1003は、メインメモリ100
2中の制御指令に従つて、複数個あるチヤネルポ
ートのうち、周辺制御部1004が接続されるチ
ヤネルポートを介して周辺制御部1004にデー
タ転送を指示する。周辺制御部1004は複数個
あるポート(これらは種々の周辺装置たとえばこ
こでは図示していないがラインプリンタやカード
リーダにそれぞれ接続されている)のうち、時刻
計時ユニツト6を接続するポートを選び、信号線
600を介して時刻データの転送を指示する。
第5図は時刻計時ユニツト6のブロツク図であ
る。カウンタ6002は現時点の時刻情報を保持
するカウンタであり、制御部6001により、信
号線500により送信される歩進信号を受信する
毎に時刻情報の更新を行なうようになつている。
信号線600よりの時刻データ転送要求が受け付
けられると、制御部6001はカウンタ6002
の値を読出しバツフア6003に全ビツト転送し
たあと、読出しバツフア6003の内容を複数回
にわけて信号線600を介して送出する。読出し
バツフア6003は、転送を複数回にわけて行な
うあいだにカウンタ6002の時刻情報が更新さ
れても、先に送出した時刻情報値の一部が後で送
出する部分と矛盾しないようにするためのもので
ある。
なお、信号線600は複数個の装置と接続され
ているため読出し要求が競合することがあるが、
その調整は制御部6001で行なわれることにな
る。すなわち、同時には1つの装置に対してしか
サービスできないため、他装置からの読出し要求
は1つの装置に対するサービスが完了するまで待
たされることになる。
このようにして送出された時刻データは、第4
図の周辺制御部1004、入出力制御部1003
を通してメインメモリ1002に書き込まれる。
書込みが完了すると、入出力制御部1003は信
号線1103を介して命令実行部1001へ割込
み信号を送る。命令実行部1001は命令実行の
あいだで割込み信号を受け付けると、どの入出力
制御指令による処理の完了かを判断し、時刻情報
読出しであることがわかると、メインメモリ10
02から時刻データを読み出し、信号線102を
介してこのデータと制御信号を送出する。このう
ち制御信号は第3図の論理回路3003へ送ら
れ、時刻データはセレクタ3002へ送られる。
論理回路3003は、たとえ歩進信号が信号線5
00を介して入力されていても、それに優先して
カウンタ3001に信号線102からセレクタ3
002へ入力される時刻データを設定するよう信
号線3106,3102を介して制御を行なう。
先に述べたように、通常時には、カウンタ30
01の内容は、信号線500を介して送られる歩
進信号が入力される毎にカウントアツプされる。
信号線500は各装置1〜3および時刻計時ユニ
ツト6に対して共通に送られるものであるため、
いつたん時刻データがカウンタ3001に設定さ
れた後は、各装置間で時刻値の進み方にバラツキ
が生じることは原理的にあり得ない。しかし、入
出力制御部1003や周辺制御部1004は時刻
計時ユニツト6以外の他の周辺装置とのデータ入
出力も処理しているため、これらの処理との競合
や命令実行部での処理の優先度のより時刻計時ユ
ニツト6の時刻情報を読み出してからカウンタ部
に設定するまでにはいくらかの時間がかかり、ま
たその時間は一定しないことになる。
この場合、時刻計時ユニツト6から時刻データ
を読み出してから各カウンタ部13,23,33
に設定するまでの時間が歩進信号のパルス間隔よ
り小さければ、時刻値設定後のカウンタ部13,
23,33の保持時刻の値は常に一致することに
なる。しかし、例えば、歩進信号パルス間隔1μ
秒に対して読出し設定に要する時間が5μ秒〜90μ
秒の間でばらつくような場合、時刻値設定後のカ
ウンタ部13,23,33の保持時刻の間には最
大90μ秒の範囲の差が生じる可能性があることに
なる。
補正信号発生ユニツト4は時刻計時ユニツト6
と信号線700によつて結ばれており、時刻計時
ユニツト6で計時される時刻値がある一定の値と
なつたときに補正信号を送出する。補正信号は信
号線400を介して装置1〜3に共通に送られ、
各装置は時刻補正ユニツト12,22,32でこ
れを受け付ける。
時刻補正ユニツト12,22,32はこの補正
信号を受信すると、受信時点でのカウンタの値を
信号線104,204,304を介して読み出
し、カウンタ値に応じた補正値を信号線103,
203,303を介して再びカウンタにセツトす
る。補正の例としてカウンタの一定の桁に注目し
ての四捨五入等があげられる。
第6図は時刻補正ユニツトのブロツク図であ
る。第3図のカウンタ3001の内容は信号線1
04を介して四捨五入回路2001に送られる。
信号線400を介して補正信号が来ると、制御部
2002は有効フラグ24をチエツクし、有効フ
ラグがセツトされていなければ、信号線103を
介して、四捨五入データと補正要求信号をカウン
タ部へ送出する。このとき、制御部2002は有
効フラグ24をセツトする。なお、有効フラグ2
4は、システム起動・リセツト時や、信号線10
1を介して時刻設定が完了したことが通知された
時、リセツトされる。信号線103の信号のうち
データ部は第3図のセレクタ3002へ、補正要
求信号は論理回路3003へ送られ、先に述べた
例と同様の制御により、四捨五入データがカウン
タ3001にセツトされる。なお、補正要求信号
は信号線500,102を介して送られる信号よ
りも優先して処理される。
カウンタ歩進信号を1μ秒間隔のパルス信号と
し、補正信号を時刻計時ユニツト6の時刻値が
100μ秒の倍数プラス45μ秒となる毎に発生される
100μ秒間隔のパルス信号とし、また読出し設定
に伴うバラツキの最大値を90μ秒とし、更に補正
を100μ秒単位での四捨五入とする。このときの
本実施例における装置1〜3のカウンタ13,2
3,33の時間変化の一例を示したのが第2図の
タイムチヤートである。
この例において、第2図bに示す装置2のカウ
ンタにはすでに時刻値が設定されており、第2図
dに示すカウンタ歩進信号が到来するたびに、そ
の下位桁は0493μ秒、0494μ秒、……と1μ秒ずつ
増加している。第2図a,cに示す装置1,3の
カウンタには第2図のタイムチヤートのはじめの
時点ではまだ時刻値が設定されていないので、タ
イムチヤート上では空白となつている。第2図a
のAのタイミングは装置1の時刻読出・設定ユニ
ツト11が、またBのタイミングは装置3の時刻
読出・設定ユニツト31がそれぞれ対応するカウ
ンタに時刻値をセツトしているタイミングであ
る。ここで、時刻値読出しの際のバラツキのた
め、Bのタイミングでは各カウンタの値は一致し
ておらず、90μ秒のずれが存在している。
第2図aのCで示されたタイミングは時刻計時
ユニツト6の時刻値が100μ秒の倍数プラス45μ秒
となつてカウンタ補正信号が各装置に供給された
タイミングであり、この時点で各装置のカウンタ
の内容は四捨五入され、装置1では0455μ秒が
0500μ秒に、装置3では0543μ秒が0500μ秒に補正
され、3つのカウンタがともに同一の値を示すよ
うになつている。以降、3つのカウンタは共通の
歩進信号によりカウントアツプされ、常に同一の
値を示すようになる。
ここで、装置1〜3のカウンタは、Cで示され
るタイミング以降すべて同一の値となり有効に使
用することができることになるが、この有効/無
効は第1図の時刻補正ユニツト12,22,32
内に設けられた有効フラグ14,24,34に示
されることになる。なお、第2図eはカウンタ補
正信号、第2図f〜hは装置1〜3の有効フラグ
を示す。
上述の四捨五入補正で考えてみると、原理的に
は時刻補正信号の間隔がX秒であれば、時刻読
出・設定のバラツキがX秒未満のシステムについ
て有効フラグセツト時点以降の時刻一致が保証で
きることになる。また、この場合、X秒未満のバ
ラツキであることが保証できるのであれば、時刻
計時ユニツト6から各装置1〜3のカウンタ1
3,23,33へ送る時刻値の精度(桁数)を各
カウンタの精度(すなわち歩進信号の間隔)より
も低くすることが可能である。
なお、以上は本発明の一実施例を示したもので
あつて、本発明は上記の実施例に限定されるもの
ではない。例えば、上記の実施例では、カウンタ
を有する装置の台数について3という値を用いた
が、これは複数であればよく上述の値に限定され
るものではないことは明らかである。
また、第1図における時刻計時ユニツト6は1
つであるが、互いの誤差が一定の範囲内にあるこ
とが保証できる複数台の時刻計時ユニツトを使用
し、カウンタを有する各装置はこれらのいずれか
1つから時刻値を読み取る構成においても本発明
を適用できることは明らかである。
さらに、補正方式についても、上述の実施例で
は四捨五入方式についてのみ記載したが、補正信
号発生のタイミングや読出し・設定の方法をバラ
ツキを考慮した上で適当なタイミングおよび方法
とすることにより、切捨てを基本とした補正方法
や、他の補正方式とすることも可能であり、上述
の方式に限定されるものではない。
〔発明の効果〕
以上説明したように本発明によれば、時刻値読
出し・設定におけるバラツキを補正信号によつて
補正することにより、時刻値読出し・設定のバラ
ツキが時刻一致精度の決定要因とならない時刻一
致方式を実現しているため、時刻読出し・設定の
バラツキをおさえるために時刻データ読出し専用
の信号線を設けたり、多くのビツトからなる時刻
データをパラレルに転送するめに信号線本数をふ
やしたりする必要がなくなり、少ない金物量で高
い精度での時刻一致が実現できるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は第1図における各装置のカウンタの内容
および有効フラグの内容の変化を示すタイムチヤ
ート、第3図はカウンタ部を示すブロツク図、第
4図は時刻読出・設定ユニツトを示すブロツク
図、第5図は時刻計時ユニツトを示すブロツク
図、第6図は時刻補正ユニツトを示すブロツク図
である。 1〜3……装置、4……補正信号発生ユニツ
ト、5……歩進信号発生ユニツト、6……時刻計
時ユニツト、11,21,31……時刻読出・設
定ユニツト、12,22,32……時刻補正ユニ
ツト、13,23,33……カウンタ部、14,
24,34……有効フラグ。

Claims (1)

  1. 【特許請求の範囲】 1 複数の装置相互間における時刻内容を一致せ
    しめる時刻一致システムにおいて、一定周期で歩
    進信号を発生する歩進信号発生手段と、この歩進
    信号により制御される時刻計時手段と、この時刻
    計時手段の計時周期の一定倍数の間隔で補正信号
    を発生する補正信号発生手段とを前記装置のすべ
    てに共通に設け、前記歩進信号により内容が歩進
    されるカウンタと、外部指令に応答して前記時刻
    計時手段のそのときの時刻データを読み出して前
    記カウンタへ設定する読出・設定手段と、前記補
    正信号に応答して前記カウンタの内容を予め定め
    られた規則に従つて補正する補正手段とを前記装
    置の各々に設けてなることを特徴とする時刻一致
    システム。 2 補正手段は、カウンタの内容の補正を行なつ
    たことを示す補正識別フラグを有することを特徴
    とする特許請求の範囲第1項記載の時刻一致シス
    テム。 3 時刻補正信号の発生間隔がX秒であるとき、
    読出・設定手段のデータ読出しおよび設定動作の
    バラツキが前記X秒未満であることを特徴とする
    特許請求の範囲第1項又は第2項記載の時刻一致
    システム。
JP62226651A 1986-09-11 1987-09-11 時刻一致システム Granted JPS63184125A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-214762 1986-09-11
JP21476286 1986-09-11

Publications (2)

Publication Number Publication Date
JPS63184125A JPS63184125A (ja) 1988-07-29
JPH0458049B2 true JPH0458049B2 (ja) 1992-09-16

Family

ID=16661118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62226651A Granted JPS63184125A (ja) 1986-09-11 1987-09-11 時刻一致システム

Country Status (2)

Country Link
US (1) US4803708A (ja)
JP (1) JPS63184125A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273922A (ja) * 1987-05-01 1988-11-11 Nippon Telegr & Teleph Corp <Ntt> 分散形処理システムの時刻制御方式
JPH0797328B2 (ja) * 1988-10-25 1995-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン フオールト・トレラント同期システム
WO1991011763A1 (en) * 1990-01-29 1991-08-08 The United States Of America, Represented By The Secretary, United States Department Of Commerce Device and method for providing accurate time and/or frequency
US5504878A (en) * 1991-02-04 1996-04-02 International Business Machines Corporation Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character
GB2254455B (en) * 1991-04-02 1995-01-04 Inst Ind Information Technolog Calendar time generator for a computer.
US5636373A (en) * 1991-09-04 1997-06-03 International Business Machines Corporation System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition
KR950005940B1 (ko) * 1992-12-29 1995-06-07 재단법인한국전자통신연구소 클럭 감시 회로
US5925107A (en) * 1997-04-08 1999-07-20 International Business Machines Corporation Verifying a time-of-day counter
US6003091A (en) * 1997-04-08 1999-12-14 International Business Machines Corporation Verifying a time-of-day counter
US6421786B1 (en) * 1998-03-13 2002-07-16 Nec Corporation Virtual system time management system utilizing a time storage area and time converting mechanism
US6098178A (en) * 1998-05-22 2000-08-01 The United States Of America As Represented By The Secretary Of The Navy Time synchronization algorithm for massively parallel processor systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3207633A1 (de) * 1982-02-26 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur ueberwachung eines mikroprozessors
JPS5983254A (ja) * 1982-11-04 1984-05-14 Oki Electric Ind Co Ltd ウオツチドツグタイマ
US4490821A (en) * 1982-12-13 1984-12-25 Burroughs Corporation Centralized clock time error correction system
US4575848A (en) * 1984-02-01 1986-03-11 Westinghouse Electric Corp. Methods and apparatus for correcting a software clock from an accurate clock

Also Published As

Publication number Publication date
JPS63184125A (ja) 1988-07-29
US4803708A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
US4556952A (en) Refresh circuit for dynamic memory of a data processor employing a direct memory access controller
JPH0458049B2 (ja)
US4575848A (en) Methods and apparatus for correcting a software clock from an accurate clock
US5546587A (en) Decentralized bus arbitration system which continues to assert bus request signal to preclude other from asserting bus request signal until information transfer on the bus has been completed
JPH05265943A (ja) シリアルデータ転送装置
US4480277A (en) Information processing system
US5710800A (en) Data receiving device
JP2920441B2 (ja) プロセスデータ処理システムおよび処理方法
JP4351360B2 (ja) 通信装置の時計のうるう秒補正方法及び通信装置
EP0191939A1 (en) Data processing bus system
JPH0140432B2 (ja)
JP2838588B2 (ja) プロセスデータ処理システム
JPH06187256A (ja) バストレース機構
SU1695319A1 (ru) Матричное вычислительное устройство
SU970374A1 (ru) Устройство приоритетного управлени вводом информации в цифровую вычислительную машину
JPH0289110A (ja) 時刻同期化方式
SU1456963A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
JP2555580B2 (ja) 記憶装置制御方式
JPH10253778A (ja) 時刻交換式時計システム
SU1462325A1 (ru) Устройство дл контрол последовательности выполнени модулей программ
JP3314948B2 (ja) マルチcpu構成のプログラマブルコントローラにおけるデータ交換方式
SU1282146A2 (ru) Устройство дл сопр жени вычислительной машины с магистралью
SU1081638A1 (ru) Устройство дл управлени обменом информации
SU1213485A1 (ru) Процессор
SU1346083A1 (ru) Система контрол инкубаторов

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees