JPH0457532A - スペクトラム拡散変調装置 - Google Patents
スペクトラム拡散変調装置Info
- Publication number
- JPH0457532A JPH0457532A JP2169153A JP16915390A JPH0457532A JP H0457532 A JPH0457532 A JP H0457532A JP 2169153 A JP2169153 A JP 2169153A JP 16915390 A JP16915390 A JP 16915390A JP H0457532 A JPH0457532 A JP H0457532A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- parallel
- serial
- transmission data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 title claims abstract description 18
- 230000005540 biological transmission Effects 0.000 abstract description 38
- 238000004891 communication Methods 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スペクトラム拡散変調装置に関し、特に直接
拡散方式のスペクトラム拡散変調装置に関する。
拡散方式のスペクトラム拡散変調装置に関する。
従来のスペクトラム拡散変調装置の一例を第5図に示す
。
。
第5図を参照すると、従来のスペクトラム拡散変調装置
は、線形帰還シフトレジスタ(以下LFSRという)3
と、乗算変調器5と、クロックパルスCKを分周する分
周器7を主要な構成要素として有していた。
は、線形帰還シフトレジスタ(以下LFSRという)3
と、乗算変調器5と、クロックパルスCKを分周する分
周器7を主要な構成要素として有していた。
LPSRは、周知のように、n段のシフトレジスタと排
他的論理和回路とを組合せたもので、これをクロックパ
ルスで駆動することにより、最大(2”−1)(これを
チップという)の周期の疑似乱数符号系列(以下PN系
列という)信号を発生するものである。細部については
実施例で説明するのでここでは省略する。
他的論理和回路とを組合せたもので、これをクロックパ
ルスで駆動することにより、最大(2”−1)(これを
チップという)の周期の疑似乱数符号系列(以下PN系
列という)信号を発生するものである。細部については
実施例で説明するのでここでは省略する。
ここでは、LPSR3は5ビツトのビット長であり、端
子TKより入力されたクロックパルスCKが印加され3
1チツプの周期のPN系列信号を発生する。
子TKより入力されたクロックパルスCKが印加され3
1チツプの周期のPN系列信号を発生する。
また、クロックパルスCKは、分周器7により31分周
され、送信クロックパルスCとして端子TCに出力され
る。
され、送信クロックパルスCとして端子TCに出力され
る。
送信データDは、送信クロックパルスCに同期して端子
りより入力され、乗算変調器5により前述のPN系列信
号との積がとられることにより、スペクトラム拡散変調
され、端子Toより出力されるものであった。
りより入力され、乗算変調器5により前述のPN系列信
号との積がとられることにより、スペクトラム拡散変調
され、端子Toより出力されるものであった。
この従来のスペクトラム拡散変調装置では、送信データ
の1ビツトに対し、PN系列信号の1周期分の長さの信
号を送信する必要があるので、PN系列信号の符号長を
大きくすると、送信データの1ビット当りの通信時間が
長くなるという欠点があった。
の1ビツトに対し、PN系列信号の1周期分の長さの信
号を送信する必要があるので、PN系列信号の符号長を
大きくすると、送信データの1ビット当りの通信時間が
長くなるという欠点があった。
本発明のスペクトラム拡散変調装置は、シリアルデータ
を複数ビットのパラレルデータに変換する直並列変換手
段と、 前記パラレルデータを冗長ビットを含む冗長符号に変換
する冗長符号化手段と、 前記冗長符号を疑似乱数符号系列に変換する線形帰還シ
フトレジスタを有するものである。
を複数ビットのパラレルデータに変換する直並列変換手
段と、 前記パラレルデータを冗長ビットを含む冗長符号に変換
する冗長符号化手段と、 前記冗長符号を疑似乱数符号系列に変換する線形帰還シ
フトレジスタを有するものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の第一の実施例を示すブロック図であ
る。
る。
第1図を参照すると、本発明のスペクトラム拡散変調装
置は、シリアルパラレル変換器1と、符号化器2と、線
形帰還シフトレジスタ(LPSR)3と、3つの分周器
7,8.9とから構成されている。
置は、シリアルパラレル変換器1と、符号化器2と、線
形帰還シフトレジスタ(LPSR)3と、3つの分周器
7,8.9とから構成されている。
シリアルパラレル変換器1は、周知の4ビツトのシリア
ル入力パラレル出力シフトレジスタである。送信データ
入力端子りから入力されるシリアル信号である送信テー
クDを、端子TKより入力されるシステムクロックパル
スCKを31分周した送信クロックパルスCに同期して
、送信データの4ビツト毎に4ビツトのパラレルデータ
に変換するものである。
ル入力パラレル出力シフトレジスタである。送信データ
入力端子りから入力されるシリアル信号である送信テー
クDを、端子TKより入力されるシステムクロックパル
スCKを31分周した送信クロックパルスCに同期して
、送信データの4ビツト毎に4ビツトのパラレルデータ
に変換するものである。
符号化器2は、4ビツトのパラレル変換された送信デー
タを、5ビツトの冗長符号に変換する回路である。この
種の回路としては、周知の、プログラムロジックデバイ
ス(PLD)により構成するもの等がある。
タを、5ビツトの冗長符号に変換する回路である。この
種の回路としては、周知の、プログラムロジックデバイ
ス(PLD)により構成するもの等がある。
4ビツト、すなわち、16の送信データに対し、冗長ビ
ットを含む5ビツト、すなわち、32の符号を割当てる
ものであり、その組合せは任意である。第2図に、符号
化器2の入力符号と出力符号との関係の一例を示す。
ットを含む5ビツト、すなわち、32の符号を割当てる
ものであり、その組合せは任意である。第2図に、符号
化器2の入力符号と出力符号との関係の一例を示す。
LPSR3は、従来例で述べたように、n段のシフトレ
ジスタと排他的論理和回路とを組合せたもので、これを
クロックパルスで駆動することにより、最大(2″′−
1)の周期のPN系列信号を発生するものである。
ジスタと排他的論理和回路とを組合せたもので、これを
クロックパルスで駆動することにより、最大(2″′−
1)の周期のPN系列信号を発生するものである。
第3図(a)にLPSR3の構成例を示す。
ここでは、5段のシフトレジスタ4の2段目と5段目の
出力を排他的論理和して1段目に帰還することにより、
所要の31チツプの周期のPN系列符号であるM系列符
号を得ている。
出力を排他的論理和して1段目に帰還することにより、
所要の31チツプの周期のPN系列符号であるM系列符
号を得ている。
分周器7は、システムクロックパルスCKを31分周し
て送信クロックパルスCを発生する31分周器である。
て送信クロックパルスCを発生する31分周器である。
この、送信クロックパルスは、シリアルパラレル変換器
1に印加されるとともに、端子TCより外部に出力され
る。
1に印加されるとともに、端子TCより外部に出力され
る。
分周器8は、4分周器であり、送信クロックパルスCを
4分周て、PN系列信号クロックパルスを発生するもの
である。
4分周て、PN系列信号クロックパルスを発生するもの
である。
分周器9は、4分周器であり、システムクロックパルス
CKを4分周するものである。
CKを4分周するものである。
次に、本実施例の動作について説明する。
端子TDよりシリアルの送信データが入力されると、送
信クロックパルスに同期してシリアルパラレル変換器1
により、送信データを4ビツト分ずつまとめた4ビツト
のパラレルデータDo〜D3に変換される。
信クロックパルスに同期してシリアルパラレル変換器1
により、送信データを4ビツト分ずつまとめた4ビツト
のパラレルデータDo〜D3に変換される。
パラレルデータDO〜D3は、符号化器2の各桁に入力
され、冗長ビットを含む5ビツトの冗長符号化送信デー
タ10〜■4に変換される。
され、冗長ビットを含む5ビツトの冗長符号化送信デー
タ10〜■4に変換される。
冗長符号化送信データ■0〜■4は、送信クロックパル
スCの分周器8による4分周毎に同期して、LFSR3
の各桁に入力され、これをセットする。
スCの分周器8による4分周毎に同期して、LFSR3
の各桁に入力され、これをセットする。
LFSR3は、システムクロックパルスCKを分周器9
により4分周されたPN系列信号クロックパルスに同期
して動作して、スペクトラム拡散変調された送信信号を
端子TDから出力りとして送出する。
により4分周されたPN系列信号クロックパルスに同期
して動作して、スペクトラム拡散変調された送信信号を
端子TDから出力りとして送出する。
第3図(b)は、冗長符号化送信データ10〜I4を1
1111としたときのLFSR3の出力波形を示す。図
より明かなように、この波形は、周期31チツプのPN
系列信号の一種であるM系列の信号である。
1111としたときのLFSR3の出力波形を示す。図
より明かなように、この波形は、周期31チツプのPN
系列信号の一種であるM系列の信号である。
第2図を参照すると、入力符号である4ビツトパラレル
送信データがooooである場合は、出力符号である冗
長符号化送信データは11111であるから、送信出力
信号りは第3図(b)に示すPN系列信号111110
0110100100001010111011000
となる。
送信データがooooである場合は、出力符号である冗
長符号化送信データは11111であるから、送信出力
信号りは第3図(b)に示すPN系列信号111110
0110100100001010111011000
となる。
次に、送信データか0001となる場合は、LFSR3
にセットされる冗長符号化送信テークは11100とな
り、送信出力信号りは、同一のPN系列であるが、位相
が2チップ分シフトした11100110100100
00101011101100011が出力される。
にセットされる冗長符号化送信テークは11100とな
り、送信出力信号りは、同一のPN系列であるが、位相
が2チップ分シフトした11100110100100
00101011101100011が出力される。
同様に、送信データの全ての場合において、同−PN系
列の位相を少なくとも1チツプシフトすることによりス
ペクトラム拡散変調が行われ、スペクトラム拡散変調信
号Oとして出力端子Toより出力される。
列の位相を少なくとも1チツプシフトすることによりス
ペクトラム拡散変調が行われ、スペクトラム拡散変調信
号Oとして出力端子Toより出力される。
次に、本発明の第二の実施例について説明する。
第4図は、本発明の第二の実施例を示すブロック図であ
る。
る。
本実施例では、送信データDを5ビツト毎にパラレル処
理をする。
理をする。
第1図に示す第一の実施例との相違点は、シリアルパラ
レル変換器1は5ビツトのものになり、さらに、1ビツ
トのレジスタ6と、乗算変調器5か追加されたことであ
る。
レル変換器1は5ビツトのものになり、さらに、1ビツ
トのレジスタ6と、乗算変調器5か追加されたことであ
る。
次に、本実施例の動作について説明する、入力端子TD
から入力された送信テークDは、シリアルパラレル変換
器1に入力され、5ビツトのパラレルデータに変換され
る。
から入力された送信テークDは、シリアルパラレル変換
器1に入力され、5ビツトのパラレルデータに変換され
る。
この5ビツトのパラレルデータのうち、4ビツト分は、
前述の第一の実施例と同様に符号化器2に印加され処理
されて、5ビツトの冗長符号化送信データとなり、LF
SR3をセットしてPN系列信号列を出力する。
前述の第一の実施例と同様に符号化器2に印加され処理
されて、5ビツトの冗長符号化送信データとなり、LF
SR3をセットしてPN系列信号列を出力する。
一方、5ビツトのパラレルデータの残りの1ビツトは、
冗長符号化送信データに対するLPSR3のセット動作
と同期してレジスタ6に格納される。
冗長符号化送信データに対するLPSR3のセット動作
と同期してレジスタ6に格納される。
レジスタ6の出力は、乗算器5によりLFSR3の出力
であるPN系列信号と積がとられ、スペクトラム拡散変
調信号Oとして端子TOから出力される。
であるPN系列信号と積がとられ、スペクトラム拡散変
調信号Oとして端子TOから出力される。
以上、本発明の詳細な説明したが、本発明は上記実施例
に限られることなく種々の変形が可能である。
に限られることなく種々の変形が可能である。
以上説明したように本発明は、直列並列変換手段と冗長
符号化手段とにより、複数ビットの送信データを並列に
処理してそれぞれ1チップ以上位相シフトしたPN系列
信号に変換してスペクトラム拡散変調を行なっているの
で、通信速度をビット長倍に向上できるという効果があ
る。
符号化手段とにより、複数ビットの送信データを並列に
処理してそれぞれ1チップ以上位相シフトしたPN系列
信号に変換してスペクトラム拡散変調を行なっているの
で、通信速度をビット長倍に向上できるという効果があ
る。
−例として、従来例の符号長31チツプのスペクトラム
拡散変調装置の通信速度を9.6KbpSとすると、第
一の実施例では4倍の38.4.Kbps、第二の実施
例では5倍の48Kbpsの通信速度に向上する。
拡散変調装置の通信速度を9.6KbpSとすると、第
一の実施例では4倍の38.4.Kbps、第二の実施
例では5倍の48Kbpsの通信速度に向上する。
さらに、符号長を増大した場合、従来のものでは符号長
に反比例して通信速度が低下するが、本発明によれば、
通信速度は低下しないという効果がある。
に反比例して通信速度が低下するが、本発明によれば、
通信速度は低下しないという効果がある。
第1図は本発明の第一の実施例を示すブロック図、第2
図は符号化器の入力符号と出力符号との関係の一例を示
す図、第3図は線形帰還シフトレジスタの一例を示す図
で(a)は回路図(b)は出力波形図、第4図は本発明
の第二の実施例を示すブロック図、第5図は従来のスペ
クトラム拡散変調装置の一例を示すブロック図である。 1・・・シリアルパラレル変換器、2・・・符号化器、
3・・・線形帰還シフトレジスタ、4・・・シフトレジ
スタ、5・・・乗算変調器、6・・・レジスタ、7〜9
・・・分周器。
図は符号化器の入力符号と出力符号との関係の一例を示
す図、第3図は線形帰還シフトレジスタの一例を示す図
で(a)は回路図(b)は出力波形図、第4図は本発明
の第二の実施例を示すブロック図、第5図は従来のスペ
クトラム拡散変調装置の一例を示すブロック図である。 1・・・シリアルパラレル変換器、2・・・符号化器、
3・・・線形帰還シフトレジスタ、4・・・シフトレジ
スタ、5・・・乗算変調器、6・・・レジスタ、7〜9
・・・分周器。
Claims (1)
- 【特許請求の範囲】 シリアルデータを複数ビットのパラレルデータに変換す
る直並列変換手段と、 前記パラレルデータを冗長ビットを含む冗長符号に変換
する冗長符号化手段と、 前記冗長符号を疑似乱数符号系列に変換する線形帰還シ
フトレジスタを有することを特徴とするスペクトラム拡
散変調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169153A JPH0457532A (ja) | 1990-06-27 | 1990-06-27 | スペクトラム拡散変調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169153A JPH0457532A (ja) | 1990-06-27 | 1990-06-27 | スペクトラム拡散変調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0457532A true JPH0457532A (ja) | 1992-02-25 |
Family
ID=15881268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2169153A Pending JPH0457532A (ja) | 1990-06-27 | 1990-06-27 | スペクトラム拡散変調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0457532A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06276175A (ja) * | 1992-02-07 | 1994-09-30 | Byeong Gi Lee | 並列スクランブルシステム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57184346A (en) * | 1981-05-08 | 1982-11-13 | Nec Corp | Spectrum spreading communication system and receiving device |
JPS62190940A (ja) * | 1986-02-17 | 1987-08-21 | Nec Corp | スペクトラム拡散通信方式 |
-
1990
- 1990-06-27 JP JP2169153A patent/JPH0457532A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57184346A (en) * | 1981-05-08 | 1982-11-13 | Nec Corp | Spectrum spreading communication system and receiving device |
JPS62190940A (ja) * | 1986-02-17 | 1987-08-21 | Nec Corp | スペクトラム拡散通信方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06276175A (ja) * | 1992-02-07 | 1994-09-30 | Byeong Gi Lee | 並列スクランブルシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3556461B2 (ja) | M系列の位相シフト係数算出方式 | |
US5237615A (en) | Multiple independent binary bit stream generator | |
JPH0457532A (ja) | スペクトラム拡散変調装置 | |
JPH03114315A (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
JPS63110837A (ja) | スペクトラム拡散信号送信機 | |
JPH11224183A (ja) | 擬似乱数発生装置 | |
JPH05130068A (ja) | 周波数拡散変調装置 | |
JP3827678B2 (ja) | 同期コードワードのパリティ情報を用いたdc成分抑圧可能データ変調方法及び装置 | |
JP2658973B2 (ja) | 拡散符号発生器 | |
US4852097A (en) | Method for forming data block protection information for serial data bit sequences by means of cyclical binary codes | |
JPH0577223B2 (ja) | ||
KR100308887B1 (ko) | 계층화된 직교부호 발생장치 및 그 방법 | |
RU34769U1 (ru) | Устройство генерации заданных кодов | |
KR100307705B1 (ko) | 계층화된 직교부호 발생장치 및 그 방법 | |
RU21311U1 (ru) | Многофункциональный элемент | |
SU1352665A1 (ru) | Устройство передачи информации шумоподобными сигналами | |
JP2789679B2 (ja) | パリテイ信号挿入回路 | |
RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
RU2024196C1 (ru) | Устройство кодирования дискретных сообщений | |
SU734666A1 (ru) | Устройство дл преобразовани двоичного кода в веро тностно-импульсную последовательность | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU781819A1 (ru) | Генератор функций уолша | |
SU841091A1 (ru) | Устройство дл формировани многопозиционныхбиОРТОгОНАльНыХ шуМОпОдОбНыХСигНАлОВ | |
JPH01216639A (ja) | 多重化方式 | |
SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы |