JPH0457241B2 - - Google Patents

Info

Publication number
JPH0457241B2
JPH0457241B2 JP60271571A JP27157185A JPH0457241B2 JP H0457241 B2 JPH0457241 B2 JP H0457241B2 JP 60271571 A JP60271571 A JP 60271571A JP 27157185 A JP27157185 A JP 27157185A JP H0457241 B2 JPH0457241 B2 JP H0457241B2
Authority
JP
Japan
Prior art keywords
oscillation
circuit
mosfet
type mosfet
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60271571A
Other languages
Japanese (ja)
Other versions
JPS62132405A (en
Inventor
Kenichi Nagao
Tadashi Kuroda
Tadashi Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP27157185A priority Critical patent/JPS62132405A/en
Publication of JPS62132405A publication Critical patent/JPS62132405A/en
Publication of JPH0457241B2 publication Critical patent/JPH0457241B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は水晶発振回路に係り、特に、発振停止
時のパワーロスを防止するよう電流遮断機能を付
加した、水晶発振回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a crystal oscillation circuit, and more particularly to a crystal oscillation circuit that is provided with a current cutoff function to prevent power loss when oscillation is stopped.

〔従来の技術〕[Conventional technology]

第4図は発振停止機能を有した従来の水晶発振
回路図を示す。水晶発振子91に接続された発振
入力ライン92と発振出力ライン93との間に、
P型MOSFET94及びN型MOSFET95から
成る発振増幅用インバータ回路107が接続され
ている。
FIG. 4 shows a conventional crystal oscillation circuit diagram having an oscillation stop function. Between the oscillation input line 92 and the oscillation output line 93 connected to the crystal oscillator 91,
An oscillation amplification inverter circuit 107 consisting of a P-type MOSFET 94 and an N-type MOSFET 95 is connected.

これらP型MOSFET94及びN型MOSFET
95のそれぞれのゲートは発振入力ライン92に
接続され、ドレインは発振出力ライン93に接続
されている。P型MOSFET94のソース及び基
板は正電源96に、N型MOSFET95のソース
及び基板はGND97に接続されている。
These P-type MOSFET94 and N-type MOSFET
The gate of each of 95 is connected to the oscillation input line 92 and the drain is connected to the oscillation output line 93. The source and substrate of the P-type MOSFET 94 are connected to a positive power supply 96, and the source and substrate of the N-type MOSFET 95 are connected to GND 97.

また、P型MOSFET98及びN型MOSFET
99から成る帰還抵抗用回路108は前記、発振
増幅用インバータ回路107と並列に、接続され
ており、これらP型MOSFET98及びN型
MOSFET99のそれぞれのドレインは、発振入
力ライン92に接続され、ソースは発振出力ライ
ン93に接続されている。P型MOSFET98の
ゲートはGND101、基板は正電源100に接
続され、N型MOSFET99のゲートは正電源1
02、基板はGND103に接続されている。
In addition, P-type MOSFET98 and N-type MOSFET
A feedback resistor circuit 108 consisting of MOSFET 99 is connected in parallel with the oscillation amplification inverter circuit 107, and these P-type MOSFETs 98 and N-type
The drain of each MOSFET 99 is connected to an oscillation input line 92 and the source is connected to an oscillation output line 93. The gate of P-type MOSFET 98 is connected to GND 101, the substrate is connected to positive power supply 100, and the gate of N-type MOSFET 99 is connected to positive power supply 1.
02, the board is connected to GND103.

更に、発振入力ライン92にスイツチング機能
を有したP型スイツチング用MOSFET104の
ドレインが接続されており、ソース及び基板はそ
れぞれ正電源105に接続されている。ゲートに
はこのスイツチング用MOSFET104を作動或
いは停止させるための制御信号を送る発振停止制
御端子106が接続されている。
Furthermore, the drain of a P-type switching MOSFET 104 having a switching function is connected to the oscillation input line 92, and the source and substrate are each connected to a positive power supply 105. An oscillation stop control terminal 106 is connected to the gate to send a control signal to activate or stop the switching MOSFET 104.

更に他の従来例を第5図に示す。この第5図は
第4図に示した発振増幅用インバータ回路107
を、NAND回路に置き換えたものである。
Still another conventional example is shown in FIG. This figure 5 shows the oscillation amplification inverter circuit 107 shown in figure 4.
is replaced with a NAND circuit.

即ち、水晶発振子111に接続された発振入力
ライン112と発振出力ライン113との間に発
振増幅用NAND回路114が接続されており、
この発振増幅用NAND回路114は2つのP型
MOSFET115,120及び2つのN型
MOSFET116,118から構成されている。
第1のP型MOSFET115及び第1のN型
MOSFET116のそれぞれのゲートは、発振入
力ライン112に接続され、ドレインは発振出力
ライン113に接続されている。
That is, an oscillation amplification NAND circuit 114 is connected between an oscillation input line 112 connected to a crystal oscillator 111 and an oscillation output line 113.
This oscillation amplification NAND circuit 114 has two P-type
MOSFET115,120 and two N type
It is composed of MOSFETs 116 and 118.
First P-type MOSFET 115 and first N-type
The gate of each MOSFET 116 is connected to the oscillation input line 112, and the drain is connected to the oscillation output line 113.

第1のP型MOSFET115のソース及び基板
は正電源117に接続されており、第1のN型
MOSFET116のソースは第2のN型
MOSFET118のドレインに基板は第2のN型
MOSFET118の基板及びGND119に接続さ
れている。第2のP型MOSFET120のソース
及び基板は正電源121に接続されており、ドレ
インは、第1のP型MOSFET115及び第1の
N型MOSFET116のドレインと、発振出力ラ
イン113との間の一端122に接続されてい
る。
The source and substrate of the first P-type MOSFET 115 are connected to a positive power supply 117, and the source and substrate of the first P-type MOSFET 115 are connected to a positive power supply 117.
The source of MOSFET116 is the second N type
The drain of MOSFET 118 has a second N-type substrate.
It is connected to the substrate of MOSFET 118 and GND 119. The source and substrate of the second P-type MOSFET 120 are connected to a positive power supply 121, and the drain is connected to one end 122 between the drains of the first P-type MOSFET 115 and the first N-type MOSFET 116 and the oscillation output line 113. It is connected to the.

又、第2のP型MOSFET120及び第2のN
型MOSFET118のゲートには、発振停止制御
端子123が接続されている。この発振増幅用
NAND回路114と並列にP型MOSFET124
及びN型MOSFET125から構成された帰還抵
抗用回路126が接続されている。この帰還抵抗
用回路126を構成しているP型MOSFET12
4及びN型MOSFET125のそれぞれのドレイ
ンは発振入力ライン112に接続され、ソースは
発振出力ライン113に接続されている。P型
MOSFET124のゲートはGND129、基板は
正電源127に接続され、N型MOSFET125
のゲートは正電源130、基板はGND128に
接続されている。
Also, the second P-type MOSFET 120 and the second N
An oscillation stop control terminal 123 is connected to the gate of the MOSFET 118 . For this oscillation amplification
P-type MOSFET 124 in parallel with NAND circuit 114
A feedback resistor circuit 126 composed of an N-type MOSFET 125 is connected. P-type MOSFET 12 that constitutes this feedback resistance circuit 126
The drains of the 4- and N-type MOSFETs 125 are connected to the oscillation input line 112, and the sources are connected to the oscillation output line 113. P type
The gate of MOSFET 124 is connected to GND 129, the substrate is connected to positive power supply 127, and N-type MOSFET 125
Its gate is connected to the positive power supply 130, and its substrate is connected to GND 128.

なお、第4図、第5図共に図示されてはいない
が、発振入力ラインには第1コンデンサが、発振
出力ラインには第2コンデンサがそれぞれ接続さ
れる。
Although not shown in FIGS. 4 and 5, a first capacitor is connected to the oscillation input line, and a second capacitor is connected to the oscillation output line.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第4図に示された従来の回路は、発振停止制御
端子106が正電源電圧レベル(以下論理“1”
と記述)の時、スイツチング用MOSFET104
は非導通状態となり、発振増幅用インバータ回路
107及び帰還抵抗用回路108を有する発振部
は通常の発振をする。又、発振停止制御端子10
6がGND電圧レベル(以下論理“0”と記述)
の時、スイツチング用MOSFET104は導通状
態となり、発振入力ライン92の電圧レベルがこ
のスイツチング用MOSFET104のソース及び
基板に接続された正電源の電圧レベル“1”に固
定される。
In the conventional circuit shown in FIG. 4, the oscillation stop control terminal 106 is at the positive power supply voltage level (hereinafter logic "1").
), the switching MOSFET104
becomes non-conductive, and the oscillation section including the oscillation amplification inverter circuit 107 and the feedback resistor circuit 108 performs normal oscillation. Also, the oscillation stop control terminal 10
6 is the GND voltage level (described as logic “0” below)
At this time, the switching MOSFET 104 becomes conductive, and the voltage level of the oscillation input line 92 is fixed to the voltage level "1" of the positive power supply connected to the source and substrate of the switching MOSFET 104.

この結果、発振増幅用インバータ回路107を
構成しているP型MOSFET94は非導通、N型
MOSFET95は導通となり、発振出力ライン9
3がGND97の電圧レベル“0”に固定され、
この事により発振増幅用インバータ回路107及
び帰還抵抗用回路108を有する発振部の発振が
停止する。
As a result, the P-type MOSFET 94 constituting the oscillation amplification inverter circuit 107 becomes non-conductive, and the N-type MOSFET 94 becomes non-conductive.
MOSFET95 becomes conductive and the oscillation output line 9
3 is fixed at the voltage level “0” of GND97,
As a result, the oscillation section including the oscillation amplification inverter circuit 107 and the feedback resistor circuit 108 stops oscillating.

この時、P型MOSFET98及びN型
MOSFET99で構成された帰還抵抗用回路10
8は常時導通状態となつている為、導通状態とな
つている発振増幅用インバータ回路107のN型
MOSFET95、帰還抵抗用回路108、及びス
イツチング用MOSFET104を経由して、GND
97と正電源105との間に貫通電流が流れ、パ
ワーロスが生じていた。
At this time, P-type MOSFET98 and N-type
Feedback resistor circuit 10 composed of MOSFET99
Since 8 is always in a conductive state, the N type of the oscillation amplification inverter circuit 107 is in a conductive state.
GND via MOSFET95, feedback resistance circuit 108, and switching MOSFET104
A through current flows between 97 and the positive power supply 105, causing power loss.

一方、第5図に示された従来図に於いては、発
振停止制御端子123よりN型MOSFET118
及びP型MOSFET120のゲートに“1”が印
加された時、P型MOSFET120は非導通状態
となる為P型MOSFET115及びN型
MOSFET116,118によりインバータ回路
が構成され、通常の発振回路として駆動する。同
様に“0”が印加された時はP型MOSFET12
0が導通、N型MOSFET118が非導通となる
為、発振出力ライン113は正電源121の電圧
レベル“1”に固定され発振が停止する。この時
も第4図同様、P型MOSFET120及び帰還抵
抗用回路126を経由して正電源121とGND
(図示しておらず)との間に貫通電流が流れ著し
いパワーロスが生じていた。
On the other hand, in the conventional diagram shown in FIG. 5, the oscillation stop control terminal 123 connects the N-type MOSFET 118
When "1" is applied to the gate of the P-type MOSFET 120, the P-type MOSFET 120 becomes non-conductive, so the P-type MOSFET 115 and the N-type
The MOSFETs 116 and 118 constitute an inverter circuit, which is driven as a normal oscillation circuit. Similarly, when “0” is applied, P-type MOSFET12
0 is conductive and the N-type MOSFET 118 is non-conductive, the oscillation output line 113 is fixed at the voltage level "1" of the positive power supply 121 and oscillation is stopped. At this time, as in FIG. 4, the positive power supply 121 and GND are
(not shown), a through current flowed between the two and a significant power loss occurred.

本発明は上記事情を考慮してなされたものであ
り、従来回路に於けるような貫通電流が流れず、
パワーロスが発生しないよう改善された水晶発振
回路を提供することを目的とする。
The present invention has been made in consideration of the above-mentioned circumstances, and it eliminates the flow of through current as in conventional circuits.
An object of the present invention is to provide a crystal oscillation circuit that is improved so that power loss does not occur.

〔問題点を解決するための手段〕[Means for solving problems]

水晶発振子に接続される発振入力ライン及び発
振出力ラインと、この発振入力ラインと発振出力
ラインとの間にそれぞれ並列接続された発振増幅
用反転回路及び帰還抵抗用回路とを有する発振部
と、前記発振入力ラインに接続され、且つ、前記
発振部を発振状態にする時、この発振入力ライン
のレベルを第1のレベルにし、前記発振部を停止
状態にする時、この発振入力ラインのレベルを第
2のレベルにするスイツチング回路と、このスイ
ツチング回路に接続され、このスイツチング回路
を導通、非導通にさせる発振停止制御手段と、こ
の発振制御手段及び前記スイツチング回路により
前記発振部が発振を停止する時、前記発振増幅用
反転回路、前記帰還抵抗用回路及び前記スイツチ
ング回路に形成される電流路に電流が流れないよ
うに作動する電流遮断制御回路とを具備した水晶
発振回路を提供する。
an oscillation unit having an oscillation input line and an oscillation output line connected to a crystal oscillator, and an oscillation amplification inverting circuit and a feedback resistance circuit connected in parallel between the oscillation input line and the oscillation output line, respectively; The oscillation input line is connected to the oscillation input line, and when the oscillation section is set to an oscillation state, the level of this oscillation input line is set to a first level, and when the oscillation section is set to a stop state, the level of this oscillation input line is set to a first level. a switching circuit for setting the oscillator to a second level, an oscillation stop control means connected to the switching circuit and making the switching circuit conductive or non-conductive, and a means for causing the oscillation section to stop oscillation by the oscillation control means and the switching circuit. The present invention provides a crystal oscillation circuit comprising the oscillation amplification inverting circuit, the feedback resistor circuit, and a current cutoff control circuit that operates to prevent current from flowing in the current path formed in the switching circuit.

〔作用〕[Effect]

このように構成された水晶発振回路に於いては
発振回路の発振停止時に発振増幅用反転回路、帰
還抵抗用回路及びスイツチング回路に形成される
電流路に電流が流れないように電流遮断制御回路
が作動する。
In the crystal oscillator circuit configured in this way, a current cutoff control circuit is provided to prevent current from flowing through the current paths formed in the oscillation amplification inverting circuit, the feedback resistor circuit, and the switching circuit when the oscillation circuit stops oscillating. Operate.

〔実施例〕〔Example〕

以下本発明の一実施例であり、本発明によつて
改良された水晶発振回路を第1図に示し、詳細に
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A crystal oscillation circuit which is one embodiment of the present invention and improved by the present invention is shown in FIG. 1 and will be described in detail below.

P型MOSFET34及びN型MOSFET35を
有する発振増幅用インバータ回路48が水晶発振
子31に接続された発振入力ライン32と発振出
力ライン33の間に接続されている。これらP型
MOSFET34及びN型MOSFET35のそれぞ
れのゲートは発振入力ライン32に接続され、ド
レインは発振出力ライン33に接続されている。
P型MOSFET34のソース及び基板は正電源3
6に、N型MOSFET35のソース及び基板は
GND37に接続されている。
An oscillation amplifying inverter circuit 48 having a P-type MOSFET 34 and an N-type MOSFET 35 is connected between an oscillation input line 32 connected to the crystal oscillator 31 and an oscillation output line 33. These P type
The gates of the MOSFET 34 and the N-type MOSFET 35 are connected to the oscillation input line 32, and the drains are connected to the oscillation output line 33.
The source and substrate of P-type MOSFET 34 are connected to the positive power supply 3
6, the source and substrate of N-type MOSFET 35 are
Connected to GND37.

この発振増幅用インバータ回路48と帰還抵抗
用回路とが並列に接続されている。この帰還抵抗
用回路には例えば、第1導電型MOSFET、第2
導電型MOSFETから成る帰還抵抗用トランスフ
アーゲート回路49が使用されている。
This oscillation amplification inverter circuit 48 and the feedback resistor circuit are connected in parallel. This feedback resistance circuit includes, for example, a first conductivity type MOSFET, a second conductivity type MOSFET, and a second conductivity type MOSFET.
A transfer gate circuit 49 for feedback resistance consisting of a conductive MOSFET is used.

(第1図は第1導電型はP型MOSFET38、
第2導電型はN型MOSFET39とした) この第1導電型MOSFET38及び第2導電型
MOSFET39のそれぞれのドレインは発振入力
ライン32に接続され、それぞれのソースは発振
出力ライン33に接続されている。又、第1導電
型MOSFET38の基板は正電源40に接続さ
れ、第2導電型MOSFET39の基板はGND41
に接続されている。
(In Figure 1, the first conductivity type is P-type MOSFET38,
The second conductivity type is N-type MOSFET 39) This first conductivity type MOSFET 38 and the second conductivity type
The drain of each MOSFET 39 is connected to the oscillation input line 32, and the source of each MOSFET 39 is connected to the oscillation output line 33. Further, the substrate of the first conductivity type MOSFET 38 is connected to the positive power supply 40, and the substrate of the second conductivity type MOSFET 39 is connected to the GND 41.
It is connected to the.

なお、これら水晶発振子31発振増幅用インバ
ータ回路48及び帰還抵抗用トランスフアーゲー
ト回路49で構成された発振部は発振入力ライン
32、発振出力ライン33にそれぞれコンデンサ
を接続する事により、水晶発振回路として作動す
る。
The oscillation unit composed of the inverter circuit 48 for amplifying the oscillation of the crystal oscillator 31 and the transfer gate circuit 49 for the feedback resistor can be configured by connecting capacitors to the oscillation input line 32 and the oscillation output line 33, respectively. It operates as.

更に発振入力ライン32にスイツチング機能を
有したスイツチング回路、例えば第1導電型
MOSFET42が接続されている。又、このスイ
ツチング用第1導電型MOSFET42のゲートに
は、第1端子45、第2端子46及び第3端子4
7を有する発振停止信号制御部44の第1端子4
5が接続されており、この発振停止信号制御部4
4の2つの異なる電圧レベル信号(正電圧“1”
負電圧“0”)によりスイツチング用第1導電型
MOSFET42が制御される。
Furthermore, a switching circuit having a switching function, for example, a first conductivity type, is connected to the oscillation input line 32.
MOSFET42 is connected. Further, a first terminal 45, a second terminal 46 and a third terminal 4 are connected to the gate of the first conductivity type MOSFET 42 for switching.
The first terminal 4 of the oscillation stop signal control unit 44 having 7
5 is connected, and this oscillation stop signal control section 4
4 two different voltage level signals (positive voltage “1”
1st conductivity type for switching by negative voltage “0”)
MOSFET 42 is controlled.

即ち、第1電圧レベル信号(例えば“0”)が
第1端子を介し、スイツチング用第1導電型
MOSFET42のゲートに印加された時、このス
イツチング用第1導電型MOSFET42は導通状
態となり、この為発振入力ライン32はスイツチ
ング用第1導電型MOSFET42のソース及び基
板が接続されている正電源43の電圧レベルに固
定される。又、発振増幅用インバータ回路48を
構成しているP型MOSFET34が非導通、N型
MOSFET35が導通となり、発振出力ライン3
3がN型MOSFET35のソース及び基板に接続
されているGND37の電圧レベルに固定される。
That is, the first voltage level signal (for example, "0") is applied to the first conductivity type for switching via the first terminal.
When applied to the gate of the MOSFET 42, the first conductivity type MOSFET 42 for switching becomes conductive, and therefore the oscillation input line 32 is connected to the voltage of the positive power supply 43 to which the source and substrate of the first conductivity type MOSFET 42 for switching are connected. fixed at the level. In addition, the P-type MOSFET 34 constituting the oscillation amplification inverter circuit 48 is non-conductive, and the N-type MOSFET 34 is non-conductive.
MOSFET35 becomes conductive, and the oscillation output line 3
3 is fixed at the voltage level of GND 37 connected to the source of N-type MOSFET 35 and the substrate.

この事により、水晶発振子31、発振増幅用イ
ンバータ回路48及び帰還抵抗トランスフアーゲ
ート回路49を有する発振部の発振が停止する。
As a result, the oscillation section including the crystal oscillator 31, the oscillation amplifying inverter circuit 48, and the feedback resistor transfer gate circuit 49 stops oscillating.

一方発振停止信号制御部44から第2電圧レベ
ル信号(例えば“1”)が第1端子45を介し、
スイツチング用第1導電型MOSFET42のゲー
トに印加された時は、発振入力ライン32及び発
振出力ライン33は一定電圧レベルに固定される
事無く、通常の水晶発振回路として駆動する。と
ころで、前記発振部の発振を停止させた時、二つ
の異なる導電型MOSFETで構成された帰還抵抗
用トランスフアーゲート回路49は常時導通状態
となつている為、導通状態である発振増幅用イン
バータ回路48のN型MOSFET35、帰還抵抗
用トランスフアーゲート回路49及びスイツチン
グ用第1導電型MOSFET42を経由して、正電
源43とGND37との間に貫通電流が流れ著し
いパワーロスを生じる。
On the other hand, a second voltage level signal (for example, “1”) is sent from the oscillation stop signal control unit 44 via the first terminal 45,
When applied to the gate of the first conductivity type MOSFET 42 for switching, the oscillation input line 32 and the oscillation output line 33 are not fixed at a constant voltage level and are driven as a normal crystal oscillation circuit. By the way, when the oscillation of the oscillation section is stopped, the feedback resistor transfer gate circuit 49 composed of two different conductivity type MOSFETs is always in a conductive state, so that the oscillation amplification inverter circuit is in a conductive state. A through current flows between the positive power supply 43 and GND 37 via the N-type MOSFET 35 of 48, the transfer gate circuit 49 for feedback resistance, and the first conductivity type MOSFET 42 for switching, resulting in significant power loss.

この為、第1端子45の信号の反転位相信号を
出力する第2端子46、及び第1端子45と同位
相信号を出力する第3端子47を設け、第2端子
46は帰還抵抗用トランスフアーゲート回路49
の第1導電型MOSFET38のゲートに、第3端
子47は帰還抵抗用トランスフアーゲート回路4
9の第2導電型MOSFET39のゲートにそれぞ
れ接続させ、帰還抵抗用トランスフアーゲート回
路49の導通、非導通を制御することにより前記
電流路の貫通電流を遮断する。即ち、スイツチン
グ用MOSFET42及び帰還抵抗用トランスフア
ーゲート回路49のMOSFET38の導電型は同
じであるので、これらのゲートには常に互いに逆
の電圧レベル信号が与えられ、一方、スイツチン
グ用MOSFET42及び帰還抵抗用トランスフア
ーゲート回路49のMOSFET39の導電型は互
いに異なるので、これらのゲートには常に同じ電
圧レベル信号が与えられるので、帰還抵抗用
MOSFET38,39の導通、非導通が制御さ
れ、この結果電流遮断制御が可能となる。
For this purpose, a second terminal 46 that outputs an inverted phase signal of the signal at the first terminal 45, and a third terminal 47 that outputs a signal in the same phase as the first terminal 45 are provided, and the second terminal 46 is connected to a transfer resistor for feedback resistance. Gate circuit 49
The third terminal 47 is connected to the gate of the first conductivity type MOSFET 38 of the transfer gate circuit 4 for feedback resistance.
They are connected to the gates of the second conductivity type MOSFETs 39 of No. 9, respectively, and the through current of the current path is interrupted by controlling the conduction and non-conduction of the feedback resistor transfer gate circuit 49. That is, since the conductivity types of the switching MOSFET 42 and the MOSFET 38 of the feedback resistor transfer gate circuit 49 are the same, voltage level signals that are opposite to each other are always applied to these gates, while the switching MOSFET 42 and the feedback resistor transfer gate circuit 49 have the same conductivity type. Since the conductivity types of the MOSFETs 39 of the transfer gate circuit 49 are different from each other, the same voltage level signal is always given to these gates, so
The conduction and non-conduction of the MOSFETs 38 and 39 are controlled, and as a result, current cutoff control becomes possible.

このように三つの端子を有する発振停止信号制
御部44を設けることにより、発振停止時の発振
増幅用インバータ回路48のN型MOSFET3
5、帰還抵抗用トランスフアーゲート回路49及
び第1導電型スイツチングMOSFET42を経由
して正電源43とGND37の間に流れる貫通電
流を遮断する事ができ、著しいパワーロスを防ぐ
事が可能となる。
By providing the oscillation stop signal control section 44 having three terminals in this way, the N-type MOSFET 3 of the oscillation amplification inverter circuit 48 when oscillation is stopped is provided.
5. The through current flowing between the positive power supply 43 and GND 37 via the feedback resistor transfer gate circuit 49 and the first conductivity type switching MOSFET 42 can be cut off, making it possible to prevent significant power loss.

尚、発振停止制御部44は、スイツチング用
MOSFETがP型のMOSFET或いはN型の
MOSFETどちらであつても、前記発振部の発振
を制御する事ができ、且つ、二つの異なつた
MOSFETからなる帰還抵抗用トランスフアーゲ
ート回路49のMOSFETそれぞれの導通非導通
を制御することが可能である。上記2つの例を以
下第2図、第3図を用いて説明する。
Note that the oscillation stop control section 44 is for switching
The MOSFET is a P-type MOSFET or an N-type MOSFET.
Either MOSFET can control the oscillation of the oscillation section, and can be used in two different ways.
It is possible to control conduction and non-conduction of each MOSFET of the transfer gate circuit 49 for feedback resistance consisting of MOSFETs. The above two examples will be explained below using FIGS. 2 and 3.

第2図は、スイツチング用MOSFETにP型
MOSFETを使用した水晶発振回路である。
Figure 2 shows a P-type switching MOSFET.
This is a crystal oscillation circuit using MOSFET.

番号51で示されるのは水晶発振子である。こ
の水晶発振子51には発振入力ライン52及び発
振出力ライン53が接続される。これら発振出力
ライン52と発振出力ライン53との間には発振
部が接続される。発振部は、お互いが並列に接続
された発振増幅用インバータ回路67と帰還抵抗
用トランスフアーゲート回路68とを有する。
The number 51 indicates a crystal oscillator. An oscillation input line 52 and an oscillation output line 53 are connected to this crystal oscillator 51. An oscillation section is connected between these oscillation output lines 52 and 53. The oscillation section includes an oscillation amplification inverter circuit 67 and a feedback resistance transfer gate circuit 68 that are connected in parallel.

発振増幅用インバータ回路67としては、例え
ば、第2図に示したP型MOSFET54及びN型
MOSFET55から構成されたインバータ回路が
使用される。P型MOSFET54及びN型
MOSFET55のそれぞれのゲートは発振入力ラ
イン52に接続されており、それぞれのドレイン
は発振出力ライン53に接続されている。又、P
型MOSFET54のソース及び基板は正電源56
に、N型MOSFET55のソース及び基板はGND
57に接続されている。
As the oscillation amplification inverter circuit 67, for example, the P-type MOSFET 54 and the N-type MOSFET shown in FIG.
An inverter circuit composed of MOSFET 55 is used. P-type MOSFET54 and N-type
The gate of each MOSFET 55 is connected to the oscillation input line 52, and the drain of each MOSFET 55 is connected to the oscillation output line 53. Also, P
The source and substrate of type MOSFET 54 are connected to the positive power supply 56.
In addition, the source and substrate of N-type MOSFET55 are connected to GND.
57.

帰還抵抗用トランスフアーゲート回路68は、
第2図に示したP型MOSFET58及びN型
MOSFET59から構成された回路が使用され
る。
The feedback resistor transfer gate circuit 68 is
P-type MOSFET58 and N-type MOSFET shown in Figure 2
A circuit composed of MOSFET 59 is used.

P型MOSFET58及びN型MOSFET59そ
れぞれのドレインは発振入力ライン52に接続さ
れ、ソースは発振出力ライン53に接続されてい
る。
The drains of the P-type MOSFET 58 and the N-type MOSFET 59 are connected to the oscillation input line 52, and the sources are connected to the oscillation output line 53.

又、P型MOSFET58の基板は正電源60に
接続され、N型MOSFET59の基板はGND61
に接続されている。
Also, the substrate of P-type MOSFET 58 is connected to the positive power supply 60, and the substrate of N-type MOSFET 59 is connected to GND 61.
It is connected to the.

第2図からも明らかなように、発振入力ライン
52にはスイツチング機能を有したスイツチング
回路70が接続されている。例えばスイツチング
回路70としてスイツチング用P型MOSFET6
2を使用する。P型MOSFET62のドレイン、
ソースはそれぞれ、発振入力ライン52、正電源
63に接続される。又、P型MOSFET62の基
板は正電源63に接続される。
As is clear from FIG. 2, a switching circuit 70 having a switching function is connected to the oscillation input line 52. For example, a P-type MOSFET 6 for switching is used as the switching circuit 70.
Use 2. Drain of P-type MOSFET62,
The sources are connected to an oscillation input line 52 and a positive power supply 63, respectively. Further, the substrate of the P-type MOSFET 62 is connected to a positive power supply 63.

又、前記スイツチング用P型MOSFET62の
ゲートには、発振停止制御手段64が接続されて
いる。これらスイツチング回路70及び発振停止
制御手段64により、前記発振部の駆動及び停止
が制御される。例えば第2図の実施例図の場合
は、第1図同様発振停止制御回路64から2種の
異なつた電圧レベル信号がスイツチング用P型
MOSFET62のゲートに印加される。
Further, an oscillation stop control means 64 is connected to the gate of the switching P-type MOSFET 62. The switching circuit 70 and the oscillation stop control means 64 control driving and stopping of the oscillation section. For example, in the case of the embodiment shown in FIG. 2, two different voltage level signals are sent from the oscillation stop control circuit 64 to the P-type for switching as in FIG.
Applied to the gate of MOSFET62.

第1電圧レベル信号(例えば“0”)がスイツ
チング用MOSFET62のゲートに印加された
時、このスイツチング用MOSFET62は導通状
態となり、発振入力ライン52のレベルはスイツ
チング用MOSFET62のソースが接続されてい
る正電源63の電圧レベル“1”に固定される。
又、この時発振増幅用インバータ回路67を構成
しているN型MOSFET55が導通状態となり、
発振出力ライン53のレベルはN型MOSFET5
5のソースに接続されている、GND57の電圧
レベル“0”に固定される。
When the first voltage level signal (for example, "0") is applied to the gate of the switching MOSFET 62, the switching MOSFET 62 becomes conductive, and the level of the oscillation input line 52 changes to the positive voltage to which the source of the switching MOSFET 62 is connected. The voltage level of the power supply 63 is fixed to "1".
Also, at this time, the N-type MOSFET 55 constituting the oscillation amplification inverter circuit 67 becomes conductive.
The level of the oscillation output line 53 is determined by the N-type MOSFET 5.
The voltage level of GND 57, which is connected to the source of GND 5, is fixed to "0".

この結果、水晶発振子51、発振増幅用インバ
ータ回路68及び帰還抵抗用回路69を有する発
振部の発振は停止する。
As a result, the oscillation section including the crystal oscillator 51, the oscillation amplification inverter circuit 68, and the feedback resistor circuit 69 stops oscillating.

一方、発振停止制御手段64から第2電圧レベ
ル信号(例えば“1”)がスイツチング用
MOSFET62のゲートに印加された時は、この
スイツチング用MOSFET62は非導通状態とな
る。この時、発振入力ライン52及び発振出力ラ
イン53の電圧レベルは固定される事なく、発振
部は通常の水晶発振回路として駆動する。
On the other hand, a second voltage level signal (for example, "1") is sent from the oscillation stop control means 64 for switching.
When applied to the gate of MOSFET 62, this switching MOSFET 62 becomes non-conductive. At this time, the voltage levels of the oscillation input line 52 and the oscillation output line 53 are not fixed, and the oscillation section is driven as a normal crystal oscillation circuit.

しかし、前期発振部の発振停止時にGND57、
帰還抵抗用トランスフアーゲート回路69及びス
イツチング回路70の正電源63から成る電流路
に貫通電流が流れるが、この発振停止制御部64
を有した前記電流遮断制御回路69を設けること
により、この貫通電流は流れなくなる。ところで
本発明の一実施例では第2図に示される水晶発振
回路は同図から明らかなように電流遮断制御回路
69が設けられている。
However, when the first oscillation part stops oscillating, GND57,
A through current flows through the current path consisting of the feedback resistor transfer gate circuit 69 and the positive power supply 63 of the switching circuit 70, but this oscillation stop control section 64
By providing the current cutoff control circuit 69 having the above-mentioned current cutoff control circuit 69, this through current will no longer flow. By the way, in one embodiment of the present invention, the crystal oscillation circuit shown in FIG. 2 is provided with a current cutoff control circuit 69, as is clear from the figure.

この電流遮断制御回路69は、発振部の発振を
停止させた時に貫通電流を遮断する。
This current cutoff control circuit 69 cuts off the through current when the oscillation of the oscillation section is stopped.

即ち第2図に示された発振停止制御手段64を
有する電流遮断制御回路69は、この発振停止制
御手段64の制御信号を利用することにより帰還
抵抗用トランスフアーゲート回路68を構成して
いるP型MOSFET58及びN型MOSFET59
の導通、非導通を制御する。発振部が通常の発振
状態である時(即ち発振停止制御手段64からの
信号が正電圧レベルの時)電流遮断制御回路69
は、帰還抵抗用トランスフアーゲート回路68の
P型MOSFET58のゲートに、発振停止制御手
段64からの信号をインバータ回路65を介して
位相反転させた負電圧レベル“0”を印加し、N
型MOSFET59のゲートに発振停止制御手段6
4からの正電圧レベル信号を印加する。
That is, the current cutoff control circuit 69 having the oscillation stop control means 64 shown in FIG. type MOSFET58 and N type MOSFET59
Controls conduction and non-conduction. When the oscillation section is in a normal oscillation state (that is, when the signal from the oscillation stop control means 64 is at a positive voltage level), the current cutoff control circuit 69
, a negative voltage level "0" obtained by inverting the phase of the signal from the oscillation stop control means 64 via the inverter circuit 65 is applied to the gate of the P-type MOSFET 58 of the transfer gate circuit 68 for feedback resistance, and N
Oscillation stop control means 6 is attached to the gate of type MOSFET 59.
Apply a positive voltage level signal from 4.

一方、前記発振部が停止状態の時(即ち、発振
停止制御手段64の信号が負電圧レベルの時)電
流遮断制御回路69は、電流が遮断されるよう帰
還抵抗用トランスフアーゲート回路68のP型
MOSFET58のゲートに発振停止制御手段64
からの信号をインバータ回路65を介して位相反
転させた正電圧レベル“1”を印加し、N型
MOSFET59のゲートには発振停止制御手段6
4からの負電圧レベル“0”を印加する。
On the other hand, when the oscillation section is in a stopped state (that is, when the signal from the oscillation stop control means 64 is at a negative voltage level), the current cutoff control circuit 69 controls the P of the transfer gate circuit 68 for feedback resistance so that the current is cut off. mold
Oscillation stop control means 64 at the gate of MOSFET 58
A positive voltage level "1", which is obtained by inverting the phase of the signal from the inverter circuit 65, is applied to the N-type
Oscillation stop control means 6 is provided at the gate of MOSFET 59.
A negative voltage level "0" from 4 is applied.

このように発振停止制御手段64を有した電流
遮断制御回路69を設ける事により、発振停止時
には、発振増幅用インバータ回路67、帰還抵抗
用トランスフアーゲート回路68及びスイツチン
グ回路70により形成される電流路には貫通電流
が流れず、著しいパワーロスが防げる。
By providing the current cutoff control circuit 69 having the oscillation stop control means 64 in this way, when the oscillation is stopped, the current path formed by the oscillation amplification inverter circuit 67, the feedback resistor transfer gate circuit 68, and the switching circuit 70 is No through current flows, preventing significant power loss.

第3図は第2図でスイツチング回路70として
使用されたP型MOSFET62と異なり、スイツ
チング回路85としてN型MOSFET80を使用
している。このN型MOSFET80のソース、ド
レインはそれぞれ発振入力ライン52、GND8
1に接続されている。又、前記スイツチング用N
型MOSFET80のゲートには、発振停止制御手
段64が制御されている。これらスイツチング回
路85及び発振停止制御手段64により、前期発
振部の駆動或いは停止が制御される。第3図と同
様、発振停止制御手段64から2種の異なつた電
圧レベル信号がスイツチング用MOSFET80の
ゲートに印加される。
In FIG. 3, an N-type MOSFET 80 is used as a switching circuit 85, unlike the P-type MOSFET 62 used as the switching circuit 70 in FIG. The source and drain of this N-type MOSFET 80 are the oscillation input line 52 and GND8, respectively.
Connected to 1. Also, the switching N
The gate of the type MOSFET 80 is controlled by an oscillation stop control means 64. The switching circuit 85 and the oscillation stop control means 64 control driving or stopping of the first oscillation section. Similar to FIG. 3, two different voltage level signals are applied from the oscillation stop control means 64 to the gate of the switching MOSFET 80.

第1電圧レベル信号(例えば“0”)がスイツ
チング用MOSFET80のゲートに印加された
時、このスイツチング用MOSFET80は非導通
状態となる。この時発振入力ライン52及び発振
出力ライン53の各電圧レベルは固定される事な
く、発振部は通常の水晶発振回路として駆動す
る。
When the first voltage level signal (for example, "0") is applied to the gate of the switching MOSFET 80, the switching MOSFET 80 becomes non-conductive. At this time, the voltage levels of the oscillation input line 52 and the oscillation output line 53 are not fixed, and the oscillation section is driven as a normal crystal oscillation circuit.

一方、発振停止制御手段64から第2電圧レベ
ル信号(例えば“1”)がスイツチング用
MOSFET80のゲートに印加された時、このス
イツチング用MOSFETは導通状態となり、発振
入力ライン52のレベルはスイツチング用
MOSFET80のソースが接続されているGND8
1の電圧レベル“0”に固定される。又、この
時、発振増幅用インバータ回路67を構成して、
P型MOSFET54が導通状態となり、発振出力
ライン53のレベルはP型MOSFET54のソー
スに接続されている正電源56の電圧レベル
“0”に固定される。
On the other hand, a second voltage level signal (for example, "1") is sent from the oscillation stop control means 64 for switching.
When applied to the gate of MOSFET 80, this switching MOSFET becomes conductive, and the level of oscillation input line 52 becomes switching
GND8 where the source of MOSFET80 is connected
It is fixed at the voltage level "0" of 1. Also, at this time, the oscillation amplification inverter circuit 67 is configured,
The P-type MOSFET 54 becomes conductive, and the level of the oscillation output line 53 is fixed to the voltage level "0" of the positive power supply 56 connected to the source of the P-type MOSFET 54.

この結果、水晶発振子51、発振増幅用インバ
ータ回路67及び帰還抵抗用回路38から構成さ
れる発振部の発振が停止する。
As a result, the oscillation section consisting of the crystal oscillator 51, the oscillation amplification inverter circuit 67, and the feedback resistor circuit 38 stops oscillating.

第2図に図示された発振停止制御手段64有
す。電流遮断制御回路84はこの発振停止制御手
段64の制御信号を利用することにより、帰還抵
抗用回路68を構成しているP型MOSFET58
及びN型MOSFET59の導通、非導通を制御す
る。この電流遮断制御回路84は、発振部が通常
の発振状態である時(すなわち、発振停止制御手
段64からの信号が正電圧レベル“1”の時)、
帰還抵抗用トランスフアーゲート回路68のN型
MOSFET59のゲートに正電圧レベル“1”を
印加し、P型MOSFET58のゲートには、発振
停止制御手段64からの信号を、インバータ回路
82を介して位相反転させた負電圧レベル“0”
を印加する。この結果帰還抵抗用トランスフアー
ゲート回路68を構成しているN型MOSFET5
9及びP型MOSFET58は導通状態となつてい
る。一方、前記発振部が停止状態の時(すなわち
発振停止制御手段64の信号が負電圧レベル
“0”の時)電流遮断制御回路84は、電流が遮
断されるよう、帰還抵抗用トランスフアーゲート
回路68のN型MOSFET59のゲートに正電圧
レベル“0”を印加し、P型MOSFET58のゲ
ートには発振停止制御手段64からの信号をイン
バータ回路82を介して位相反転させた正電圧レ
ベル“1”を印加する。
The oscillation stop control means 64 shown in FIG. 2 is provided. The current cutoff control circuit 84 uses the control signal from the oscillation stop control means 64 to control the P-type MOSFET 58 that constitutes the feedback resistance circuit 68.
and controls conduction and non-conduction of the N-type MOSFET 59. This current cutoff control circuit 84 operates when the oscillation section is in a normal oscillation state (that is, when the signal from the oscillation stop control means 64 is at the positive voltage level "1").
N type of transfer gate circuit 68 for feedback resistor
A positive voltage level “1” is applied to the gate of the MOSFET 59, and a negative voltage level “0” is applied to the gate of the P-type MOSFET 58 by inverting the phase of the signal from the oscillation stop control means 64 via the inverter circuit 82.
Apply. As a result, the N-type MOSFET 5 configuring the transfer gate circuit 68 for feedback resistance
9 and P-type MOSFET 58 are in a conductive state. On the other hand, when the oscillation section is in a stopped state (that is, when the signal from the oscillation stop control means 64 is at a negative voltage level of "0"), the current cutoff control circuit 84 uses a feedback resistor transfer gate circuit to cut off the current. A positive voltage level "0" is applied to the gate of the N-type MOSFET 59 of 68, and a positive voltage level "1" is applied to the gate of the P-type MOSFET 58 by inverting the phase of the signal from the oscillation stop control means 64 via the inverter circuit 82. Apply.

この結果帰還抵抗用トランスフアーゲート回路
68を構成しているN型MOSFET59及びP型
MOSFET58は非導通状態となる。
As a result, the N-type MOSFET 59 and the P-type MOSFET 59 constituting the transfer gate circuit 68 for feedback resistance
MOSFET 58 becomes non-conductive.

このように発振停止制御手段64を有した電流
遮断制御回路84を設ける事により、発振停止時
には、発振増幅用インバータ回路67、帰還抵抗
用トランスフアーゲート回路68及びスイツチン
グ用N型MOSFET80により形成される電流路
には貫通電流が流れず、著しいパワーロスを防ぐ
ことができる。又、第2図、及び第3図で使用さ
れる発振増幅用インバータ回路、トランスフアー
ゲート回路は、従来の水晶発振回路と等価である
為、回路定数の設定が容易であり従来の発振精度
を保つ事ができる。更に素子数を最小限におさえ
た為、集積回路化した際のリツプ専有面積が大き
くならずに済む。
By providing the current cutoff control circuit 84 having the oscillation stop control means 64 in this manner, when the oscillation is stopped, the current cutoff control circuit 84 is formed by the oscillation amplification inverter circuit 67, the feedback resistance transfer gate circuit 68, and the switching N-type MOSFET 80. No through current flows through the current path, and significant power loss can be prevented. In addition, since the oscillation amplification inverter circuit and transfer gate circuit used in Figures 2 and 3 are equivalent to conventional crystal oscillation circuits, the circuit constants can be easily set and the oscillation accuracy can be improved compared to conventional ones. can be kept. Furthermore, since the number of elements is kept to a minimum, the area occupied by the lip does not become large when it is integrated into an integrated circuit.

尚、第3図及び第4図の水晶発振子、発振増幅
用インバータ回路及び帰還抵抗用トランスフアー
ゲート回路で構成された発振部は、発振入力ライ
ン、発振出力ラインにそれぞれコンデンサを接続
する事により水晶発振回路として駆動する。
The oscillation section, which consists of the crystal oscillator, oscillation amplification inverter circuit, and feedback resistor transfer gate circuit shown in Figures 3 and 4, can be operated by connecting capacitors to the oscillation input line and oscillation output line, respectively. Drives as a crystal oscillation circuit.

〔発明の効果〕〔Effect of the invention〕

本発明によれば極めて容易な回路構成で、発振
停止時に発生する貫通電流を遮断し、パワーロス
を防止できる水晶発振回路を提供できる。
According to the present invention, it is possible to provide a crystal oscillation circuit that can block through current generated when oscillation is stopped and prevent power loss with an extremely simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である水晶発振回路
図、第2図及び第3図は第1図の具体例を示す水
晶発振回路図、第4図及び第5図は水晶発振回路
の従来例である。 31……水晶発振子、32……発振入力ライ
ン、33……発振出力ライン、34,38,42
……P型MOSFET、35,39……N型
MOSFET、36,40,43……正電源、3
7,41……GND、44……発振停止信号制御
部、49……帰還抵抗用回路、70,85……ス
イツチング用回路。
FIG. 1 is a crystal oscillation circuit diagram showing an embodiment of the present invention, FIGS. 2 and 3 are crystal oscillation circuit diagrams showing a specific example of FIG. This is a conventional example. 31...Crystal oscillator, 32...Oscillation input line, 33...Oscillation output line, 34, 38, 42
...P type MOSFET, 35, 39...N type
MOSFET, 36, 40, 43...Positive power supply, 3
7, 41...GND, 44...Oscillation stop signal control unit, 49...Feedback resistance circuit, 70, 85...Switching circuit.

Claims (1)

【特許請求の範囲】 1 水晶発振子の一端に接続される発振入力ライ
ンと、 他端に接続される発振出力ラインと、 この発振入力ラインと発振出力ラインとの間に
接続された発振増幅用インバータ回路と、 ドレインが前記発振入力ラインに接続されソー
スが前記発振出力ラインに接続された第1導電型
MOSFET及びドレインが前記発振入力ラインに
接続されソースが前記発振出力ラインに接続され
た第2導電型MOSFETから成る帰還抵抗用トラ
ンスフアーゲート回路と、 前記発振入力ラインにドレインが接続された第
1導電型スイツチング用MOSFETと、 この第1導電型スイツチング用MOSFETのゲ
ートに接続される第1端子及び前記帰還抵抗用ト
ランスフアーゲート回路の第1導電型MOSFET
のゲートに接続される第2の端子及び前記帰還抵
抗用トランスフアーゲート回路の第2導電型
MOSFETのゲートに接続される第3の端子を有
する発振停止信号制御部とを具備し、 前記発振停止信号制御部は、前記第1導電型ス
イツチング用MOSFETのゲート及び前記帰還抵
抗用トランスフアーゲート回路の第2導電型
MOSFETのゲートに同一位相信号を、且つ前記
帰還抵抗用トランスフアーゲート回路の第1導電
型MOSFETのゲートに前記同一位相信号の反転
位相信号を印加することを特徴とする水晶発振回
路。
[Claims] 1. An oscillation input line connected to one end of the crystal oscillator, an oscillation output line connected to the other end, and an oscillation amplification line connected between the oscillation input line and the oscillation output line. an inverter circuit; a first conductivity type having a drain connected to the oscillation input line and a source connected to the oscillation output line;
a feedback resistor transfer gate circuit comprising a MOSFET and a second conductivity type MOSFET whose drain is connected to the oscillation input line and whose source is connected to the oscillation output line; and a first conductivity type MOSFET whose drain is connected to the oscillation input line. A type switching MOSFET, a first terminal connected to the gate of the first conductivity type switching MOSFET, and a first conductivity type MOSFET of the feedback resistor transfer gate circuit.
a second terminal connected to the gate of the feedback resistor and a second conductivity type of the feedback resistor transfer gate circuit;
an oscillation stop signal control section having a third terminal connected to the gate of the MOSFET, and the oscillation stop signal control section includes a transfer gate circuit for the gate of the first conductivity type switching MOSFET and the feedback resistor. the second conductivity type of
A crystal oscillation circuit characterized in that a same phase signal is applied to the gates of the MOSFETs, and an inverted phase signal of the same phase signal is applied to the gates of the first conductivity type MOSFETs of the feedback resistor transfer gate circuit.
JP27157185A 1985-12-04 1985-12-04 Crystal oscillation circuit Granted JPS62132405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27157185A JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27157185A JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Publications (2)

Publication Number Publication Date
JPS62132405A JPS62132405A (en) 1987-06-15
JPH0457241B2 true JPH0457241B2 (en) 1992-09-11

Family

ID=17501933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27157185A Granted JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Country Status (1)

Country Link
JP (1) JPS62132405A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480104A (en) * 1987-09-22 1989-03-27 Matsushita Electric Ind Co Ltd Oscillating circuit
JPH01256803A (en) * 1988-04-07 1989-10-13 Rohm Co Ltd Oscillation circuit
JPH0636482B2 (en) * 1988-08-30 1994-05-11 日本電気株式会社 Input amplifier circuit
JPH0267805A (en) * 1988-09-01 1990-03-07 Nec Ic Microcomput Syst Ltd Oscillating circuit
JP2712746B2 (en) * 1989-07-19 1998-02-16 松下電器産業株式会社 Oscillation circuit
US5719517A (en) * 1993-06-29 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them
JP4073436B2 (en) * 2003-04-15 2008-04-09 富士通株式会社 Crystal oscillation circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364454A (en) * 1976-11-22 1978-06-08 Seiko Epson Corp Oscillator circuit
JPS5557181A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Electronic watch
JPS59110209A (en) * 1982-12-15 1984-06-26 Mitsubishi Electric Corp Complementary mos semiconductor integrated circuit
JPS59200986A (en) * 1983-04-28 1984-11-14 Seiko Epson Corp Analog electronic timepiece
JPS61134825A (en) * 1984-12-05 1986-06-21 Nec Corp Microprocessor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364454A (en) * 1976-11-22 1978-06-08 Seiko Epson Corp Oscillator circuit
JPS5557181A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Electronic watch
JPS59110209A (en) * 1982-12-15 1984-06-26 Mitsubishi Electric Corp Complementary mos semiconductor integrated circuit
JPS59200986A (en) * 1983-04-28 1984-11-14 Seiko Epson Corp Analog electronic timepiece
JPS61134825A (en) * 1984-12-05 1986-06-21 Nec Corp Microprocessor

Also Published As

Publication number Publication date
JPS62132405A (en) 1987-06-15

Similar Documents

Publication Publication Date Title
JP2616142B2 (en) Output circuit
JPS63245236A (en) Electric source switching circuit
JPH0457241B2 (en)
KR920020511A (en) Output buffer circuit
JPS62145906A (en) Amplifier circuit
JPS5941205B2 (en) electronic circuit
JPH02179121A (en) Inverter circuit
JP2853280B2 (en) Output circuit
JPS61112424A (en) Output buffer circuit
JPH03175730A (en) Output buffer
JPH0722245B2 (en) Oscillator circuit
JP2000152606A (en) Control circuit
JPH027534B2 (en)
JP2805349B2 (en) Switching circuit
JPH0430765B2 (en)
JPS61274511A (en) Cmos type semiconductor integrated circuit
JPH0263219A (en) Charge pump circuit
JP2506811Y2 (en) Bridge type output circuit
JPH0441374Y2 (en)
JP2614621B2 (en) Logic output circuit
JPH0548968B2 (en)
JPH0223703A (en) Oscillation control circuit
JPH04144420A (en) Cmos/ttl conversion circuit
JPH02209004A (en) Oscillating circuit
JPH054846B2 (en)