JPS62132405A - Crystal oscillation circuit - Google Patents

Crystal oscillation circuit

Info

Publication number
JPS62132405A
JPS62132405A JP27157185A JP27157185A JPS62132405A JP S62132405 A JPS62132405 A JP S62132405A JP 27157185 A JP27157185 A JP 27157185A JP 27157185 A JP27157185 A JP 27157185A JP S62132405 A JPS62132405 A JP S62132405A
Authority
JP
Japan
Prior art keywords
oscillation
circuit
input line
switching
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27157185A
Other languages
Japanese (ja)
Other versions
JPH0457241B2 (en
Inventor
Kenichi Nagao
長尾 建一
Tadashi Kuroda
正 黒田
Tadashi Maruyama
正 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27157185A priority Critical patent/JPS62132405A/en
Publication of JPS62132405A publication Critical patent/JPS62132405A/en
Publication of JPH0457241B2 publication Critical patent/JPH0457241B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the power loss at oscillation stop by providing a current interruption control circuit operated so as to prevent current from flowing to a current path formed in an oscillation inverting circuit, a feedback resistance circuit and a switching circuit when the oscillation section stops the oscillation. CONSTITUTION:The titled circuit is provided with an oscillation input line 2 and an oscillation output line 3 connected to a crystal oscillator 1, the oscillation section having an oscillation amplifying inverting circuit 4 and a feedback resistance circuit 5 connected respectively in parallel between the oscillation input line 2 and the oscillation output line 3, a switching circuit 18 bringing the level of the oscillation input line to the 1st level when the oscillation section is oscillated and bringing the level of the oscillation input line 2 to the 2nd level when the oscillation section is stopped, an oscillation stop control means 21 connected to the circuit 18 and making the circuit 18 conductive/ nonconductive and the current interruption control circuit 22 operated so as to prevent a current from flowing to a current path formed among the oscillation amplification inverting circuit 4, the feedback resistance circuit 5 and the switching circuit 18. Thus, the through-current generated at the oscillation stop is interrupted to prevent power loss.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は水晶発振回路に係り、特に1発振停止時のパワ
ーロスを防止するよう電流遮断機能を付加した。水晶発
振回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a crystal oscillation circuit, and in particular, a current cutoff function is added to prevent power loss when one oscillation is stopped. Regarding crystal oscillation circuits.

〔従来の技術〕[Conventional technology]

第5図は発振停止機能を有した従来の水晶発振回路図を
示す。水晶発振子91に接続された発振入力ライン92
と発振出力ライン93との間に、P型MOSFET 9
4及びN型M08F”BT95から成る発振増幅用イン
バータ回路107が接続されている。
FIG. 5 shows a conventional crystal oscillation circuit diagram having an oscillation stop function. Oscillation input line 92 connected to crystal oscillator 91
A P-type MOSFET 9 is connected between the output line 93 and the oscillation output line 93.
An oscillation amplification inverter circuit 107 consisting of 4 and N-type M08F''BT95 is connected.

これらP型M08FlflT 94及びN型MOSFE
T 95のそれぞれのゲートは発振部カシイン92に接
続され、ドレインは発振出力ライン93に接続されてい
る。P型MOSFET 94のソース及び基板は正電源
96に、N型M08FET 95のソース及び基板はG
ND97に接続されている。
These P type M08 FlflT 94 and N type MOSFE
The gate of each T 95 is connected to the oscillator unit 92, and the drain is connected to the oscillation output line 93. The source and substrate of P-type MOSFET 94 are connected to the positive power supply 96, and the source and substrate of N-type MOSFET 95 are connected to G.
Connected to ND97.

また、P型MOSFET98及びN型MOSFET 9
9から成る帰還抵抗用回路108は前記1発振増幅用イ
ンバータ回路107と並列に、接続されており、これら
P型M08FET9B及びN [MOSFET 99の
それぞれのドレインは1発振式カライン92に接続され
、ソースは発振出力ライン93に接続されている。P型
MOSFET 98のゲートはGND 101 、基板
は正電源100に接続され、N型MOSFET99のゲ
ートは正電源102 、基板はGND 103に接続さ
れている。
In addition, P-type MOSFET 98 and N-type MOSFET 9
The feedback resistor circuit 108 consisting of 9 is connected in parallel with the one-oscillation amplification inverter circuit 107, and the drains of these P-type M08FETs 9B and NMOSFETs 99 are connected to the single-oscillation type MOSFET 92, and the sources is connected to the oscillation output line 93. The gate of the P-type MOSFET 98 is connected to GND 101 and the substrate is connected to the positive power source 100, and the gate of the N-type MOSFET 99 is connected to the positive power source 102 and the substrate is connected to GND 103.

更に1発振式カライン92にスイッチング機能を有した
P型スイッチング用MOSFET 104のドレインが
接続されており、ソース及び基板はそれぞれ正[源10
5に接続されている。ゲートにはこのスイ、チング用M
O8FnT 104を作動或いは停止させるための制御
信号を送る発振停止制御端子106が接・続されている
Furthermore, the drain of a P-type switching MOSFET 104 having a switching function is connected to the single oscillation type Kaline 92, and the source and substrate are connected to the positive [source 10].
5. This switch is for the gate, M for ching.
An oscillation stop control terminal 106 is connected to send a control signal for starting or stopping the O8FnT 104.

更に他の従来例を第6図に示す。この箸6図。Still another conventional example is shown in FIG. Figure 6 of these chopsticks.

第5図に示した発振増幅用インバータ回路107を。The oscillation amplification inverter circuit 107 shown in FIG.

NAND回路に置き変えたものである。It is replaced with a NAND circuit.

即ち、水晶発振子111に接続された発振入力ライン1
12と発振出力ライン113との間に発振増幅用NAN
D回路114が接続されて詔り、この発振増幅用NAN
D回路114は2つのP型MOSFET 115 。
That is, the oscillation input line 1 connected to the crystal oscillator 111
12 and the oscillation output line 113, there is a NAN for oscillation amplification.
The D circuit 114 is connected and this oscillation amplification NAN
The D circuit 114 includes two P-type MOSFETs 115 .

120及び2つのN凰MospwT116.118から
構成されている。第1のP型M08FET 115及び
MlのN型MOSFET 116のそれぞれのゲートは
1発損入カライン112に接続され、ドレインは発振出
力ライン113に接続されている。
120 and two N-o MospwT116.118. The gates of the first P-type M08FET 115 and the M1 N-type MOSFET 116 are connected to the one-shot loss input line 112, and the drains are connected to the oscillation output line 113.

第1のP型MO8FHT 115のソース及び基板は正
電源117に接続されており、第1のN型MO8FFi
T 116のソースは第2のN型MOSFET 11B
のドレインに基板は帛2のN型M08FFliT11B
の基板及びGND 119に接続されている。第2のP
型MOSFET 120のソース及び基板は正電源12
1に接続されており、ドレインは、第1のP型MO81
T 115及び第1のN型M08FET 116のドレ
インと1発根出カライン113との間の一端122に接
続されている。
The source and substrate of the first P-type MO8FHT 115 are connected to a positive power supply 117, and the first N-type MO8FFi
The source of T 116 is the second N-type MOSFET 11B
The drain of the substrate is N type M08FFliT11B of Folder 2
board and GND 119. second P
The source and substrate of type MOSFET 120 are connected to the positive power supply 12.
1, and the drain is connected to the first P-type MO81
T 115 and one end 122 between the drain of the first N-type M08FET 116 and the first root line 113 .

又、第2のP型MOSFET 120及び第2のN型M
O8F’ET118のゲートには1発振停止制御端子1
23が接続されている。この発振増幅用NAND回路1
14と並列にP型MOSFET 124及びN型MOS
FET 125から構成された帰還抵抗用回路126が
接続されている。
Also, a second P-type MOSFET 120 and a second N-type MOSFET 120
1 oscillation stop control terminal 1 is connected to the gate of O8F'ET118.
23 are connected. This oscillation amplification NAND circuit 1
P-type MOSFET 124 and N-type MOS in parallel with 14
A feedback resistor circuit 126 composed of an FET 125 is connected.

この帰還抵抗用回路126を構成しているPfiMOS
FET124及びN飄MO8FI13T 125のそれ
ぞれのドレインは発振入力ライン112!こ接続され、
ソースは発振出力ライン113#こ接続されている。P
fiMOSFET124のゲートはGND 129 、
基板は正電源127に接続され、N型MOSFET 1
25のゲートは正電源130゜基板はGND 12Bに
接続されている。
PfiMOS that constitutes this feedback resistor circuit 126
The drains of each of the FET 124 and the N-type MO8FI13T 125 are connected to the oscillation input line 112! This is connected,
The source is connected to the oscillation output line 113#. P
The gate of fiMOSFET 124 is connected to GND 129,
The board is connected to the positive power supply 127, and the N-type MOSFET 1
The gate of 25 is connected to the positive power supply 130° and the substrate is connected to GND 12B.

な#、第5図、第6図共に図示されてはいないが1発振
入力ラインには第1コンデンサが1発振出カラインには
第2コンデンサがそれぞれ接続される。
Although not shown in both FIGS. 5 and 6, a first capacitor is connected to one oscillation input line, and a second capacitor is connected to one oscillation output line.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第5図に示された従来の回路は、発振停止制御端子10
6が正電源電圧レベル(以下論理′″1′″と記述)の
時、スイッチング用MOSFET 104は非導通状態
となり1発振増幅用インノ(−メ回路107及び帰還抵
抗用回路108を有する発振部は通常の発振をする。又
1発振停止制御端子106がGND’lJl圧レベル(
以下能3!1″′O″と記述)の時、スイッチング用M
O8FgT 104は導通状態となり1発振入力ライン
92の電圧レベルがこのスイッチング用MOSFET1
04のソース及び基板に接続された。正電源の電圧レベ
ル”1”に固定される。
The conventional circuit shown in FIG.
When MOSFET 6 is at the positive power supply voltage level (hereinafter referred to as logic ``1''), the switching MOSFET 104 becomes non-conductive, and the oscillation section including the 1-oscillation amplifying circuit 107 and the feedback resistor circuit 108 becomes non-conductive. It oscillates normally.Also, the 1 oscillation stop control terminal 106 is connected to the GND'lJl pressure level (
(described below as function 3!1'''O''), switching M
The O8FgT 104 becomes conductive and the voltage level of the 1 oscillation input line 92 changes to this switching MOSFET 1.
Connected to the source and substrate of 04. It is fixed at the positive power supply voltage level "1".

この結果1発幾増幅用インバータ回路107を構成して
いるP型M08FET94は非導通、N型MOSFET
95は導通となり1発振出カライン93がGND 97
の電圧レベル10″に固定され、この事により発振増幅
用インバータ回路107及び帰還抵抗用回路108を有
する発振部の発振が停止する。
As a result, the P-type M08FET 94 configuring the one-shot amplification inverter circuit 107 is non-conductive, and the N-type MOSFET
95 becomes conductive and one oscillation output line 93 is connected to GND 97
This causes the oscillation section including the oscillation amplification inverter circuit 107 and the feedback resistor circuit 108 to stop oscillating.

この時、P型M08FET 98及びN型MOSFET
99で構成された帰還抵抗用回路108は常時導通状態
となっている為、導通状態となっている発振増幅用イン
バータ回路107のN型M08FET 95 、帰還抵
抗用回路108.及びスイッチング用MOSFET 1
04を経由して、 GND 97と正電源105との間
lこ貫通電流が流れ、パワーロスが生じていた。
At this time, P type M08FET 98 and N type MOSFET
Since the feedback resistor circuit 108 consisting of the feedback resistor circuit 108 . and switching MOSFET 1
04, a through current flows between GND 97 and the positive power supply 105, causing power loss.

一方、第6図に示された従来図に於いては1発振停止制
御+1端子123よりN型MOSFET 118及びP
W MOSFET 120のゲートに11”が印加され
た時。
On the other hand, in the conventional diagram shown in FIG. 6, N-type MOSFET 118 and P
When 11” is applied to the gate of W MOSFET 120.

P型MOSFET 120は非導通状態となる為P型M
OSFET115及びN型MOSFET 116,11
8によりインバータ回路が構成され1通常の発振回路と
して駆動する。
Since the P-type MOSFET 120 becomes non-conducting, it becomes P-type M.
OSFET115 and N-type MOSFET 116,11
8 constitutes an inverter circuit, which is driven as a normal oscillation circuit.

同様に@0”が印加された時はP型M08FET 12
0が導通、N型M08FET 118が非導通となる為
1発振出カライン113は正電源121の電圧レベル@
1”に固定され発振か停止する。この時も第5図同様。
Similarly, when @0” is applied, P type M08FET 12
Since 0 is conductive and N-type M08FET 118 is non-conductive, 1 oscillation output line 113 is at the voltage level of positive power supply 121 @
It is fixed at 1" and oscillates or stops. At this time, it is the same as in Figure 5.

P型MOSFET 120及び帰還抵抗用回路126を
経由して正電源121とGND(図示しておらず)との
間に貫通電流が流れ著しいパワーロスが生じていた。
A through current flows between the positive power supply 121 and GND (not shown) via the P-type MOSFET 120 and the feedback resistor circuit 126, resulting in significant power loss.

本発明は上記事情を考慮してなされたものであり、従来
回路に於けるような貫通電流が流れず。
The present invention has been made in consideration of the above circumstances, and there is no through current flowing as in conventional circuits.

パワーロスが発生しないよう改善された水晶光4辰回路
を提供することを目的とする。
An object of the present invention is to provide a crystal light four-pin circuit which is improved so that power loss does not occur.

〔問題を解決するための手段〕[Means to solve the problem]

水晶発振子に接続される発振入力ライン及び発振出力ラ
インと、この発振入力ラインと発振出カラインとの間に
それぞれ並列接続された発振増幅用反転回路及び帰還抵
抗用回路とを有する発振部と、前記発振入力ラインに接
続され、1つ、前記発振部を発振状態にする時、この発
振入力ラインのレベルを第1のレベルにし、前期発振部
を停止状態にする時、この発振入力ラインのレベルを第
2のレベルにするスイッチング回路と、このスイッチン
グ回路に接続され、このスイッチング回路を導通、非導
通にさせる発振停止制御手段と、この発振制御手段及び
前記スイッチング回路により前記発振部が発振を停止す
る時、前記発振増幅用反転回路、前記帰還抵抗用回路及
び前記スイッチング回路尋こ形成される電流路に電流が
流れないように作動する電流遮断制御回路とを具備した
水晶発振回路を提供する。
an oscillation unit having an oscillation input line and an oscillation output line connected to a crystal oscillator, and an oscillation amplification inverting circuit and a feedback resistance circuit connected in parallel between the oscillation input line and the oscillation output line, respectively; one connected to the oscillation input line, the level of this oscillation input line is set to the first level when the oscillation unit is set to the oscillation state, and the level of this oscillation input line is set to the first level when the first oscillation unit is set to the stop state; a switching circuit that sets the switching circuit to a second level; an oscillation stop control means that is connected to the switching circuit and makes the switching circuit conductive or non-conductive; In this case, there is provided a crystal oscillation circuit comprising the oscillation amplification inverting circuit, the feedback resistor circuit, and a current cutoff control circuit that operates to prevent current from flowing through the current path formed by the switching circuit.

〔作用〕[Effect]

このように構成された水晶発振回路に於いては発振回路
の発振停止時に発振増幅用反転回路、帰還抵抗用回路及
びスイッチング回路に形成される電流路をこ電流が流れ
ないように電流遮断制御回路が作動する。
In a crystal oscillator circuit configured in this way, a current cutoff control circuit is installed to prevent current from flowing through the current paths formed in the oscillation amplification inverting circuit, the feedback resistor circuit, and the switching circuit when the oscillation circuit stops oscillating. is activated.

〔実施例〕〔Example〕

以下本発明の一実施例であり1本発明によって改良され
た水晶発振回路を第1図に示す。
A crystal oscillation circuit which is an embodiment of the present invention and which is improved by the present invention is shown in FIG.

水晶発振子1に接続される発振入力ライン2及び発振出
力ライン3と、これら発振入力ライン2と発振出力ライ
ン3との間にそれぞれ並列に接続された発振増幅用反転
回路4及び帰還抵抗用回路5とを有する発振部が接続さ
れている。
Oscillation input line 2 and oscillation output line 3 connected to crystal oscillator 1, oscillation amplification inverting circuit 4 and feedback resistance circuit connected in parallel between these oscillation input line 2 and oscillation output line 3, respectively. An oscillation unit having 5 and 5 is connected.

発振増幅用反転回路4には例えばP型M08FET 6
及びN型MOSFET 7から構成された発振増幅用イ
ンバータ回路が使用される。これらP型MOSFET6
及びN型M08FET 7のそれぞれのゲートは発振入
力ライン2に、ドレイン又はソースは発振出力ライン3
に接続されている。
The oscillation amplification inverting circuit 4 includes, for example, a P-type M08FET 6.
An oscillation amplification inverter circuit composed of an N-type MOSFET 7 is used. These P-type MOSFET6
and N-type M08FET 7, each with its gate connected to the oscillation input line 2 and its drain or source connected to the oscillation output line 3.
It is connected to the.

帰還抵抗用回路5には例えばP型M08FET 12及
びN型M08FB’I’ 15から構成された帰還抵抗
用トランスフ丁−ゲート回路が使用される。これらP型
MO−8FIDT 12及びN型MUSFET13のそ
れぞれのドレイン又はソースは発振入力ライン2に接続
され、一方のソース又はドレインは発掴出カライン3に
接続されている。P型MOSFET12のゲートはGN
D 14基板は正電源16に接続され、N型M08FE
T13のゲートは正電源15..4i板はGND17に
接続されている。
For the feedback resistor circuit 5, for example, a feedback resistor transform gate circuit composed of a P-type M08FET 12 and an N-type M08FB'I' 15 is used. The drains or sources of these P-type MO-8 FIDT 12 and N-type MUSFET 13 are connected to the oscillation input line 2, and one source or drain is connected to the oscillation input line 3. The gate of P-type MOSFET 12 is GN
D14 board is connected to positive power supply 16, N type M08FE
The gate of T13 is connected to the positive power supply 15. .. The 4i board is connected to GND17.

尚、これら水晶発振子1.発振増幅用回路4及びツ帯還
抵抗用回路5で構成された発振部は発振入力ライン21
発振出カライン3にそれぞれコンデンサを接続する事に
より水晶発振回路として作動する。
Note that these crystal oscillators 1. The oscillation unit composed of the oscillation amplification circuit 4 and the two-band return resistance circuit 5 is connected to the oscillation input line 21.
By connecting a capacitor to each oscillation output line 3, it operates as a crystal oscillation circuit.

前記発振部を駆動或いは停止状態にさせるスイッチング
回路18が発振入カライン2に接続されている。このス
イッチング回路18には例えばP型M08FET19が
使用される。P fi MOSFET 19のソース又
はドレインは発振入力ライン2に他の一方のソース又は
ドレインは正電源20に接続されており、又、ゲートに
は電圧レベル信号を印加しこのP型MOSFET19を
導通・非導通にさせる発振停止制御手段21が接続され
ている。
A switching circuit 18 for driving or stopping the oscillation section is connected to the oscillation input line 2. For example, a P-type M08FET 19 is used for this switching circuit 18. The source or drain of the P fi MOSFET 19 is connected to the oscillation input line 2, and the other source or drain is connected to the positive power supply 20, and a voltage level signal is applied to the gate to make the P type MOSFET 19 conductive or non-conductive. An oscillation stop control means 21 for making conduction is connected.

更に、従来中じていた貫通電流を遮断させる機能を備え
た電流遮断制御回路器が接続されている。
Furthermore, a current cutoff control circuit that has a function of cutting off the through current that was present in the past is connected.

例えば第1図の実施例では1発振増幅用反転回路4を構
成しているP型MOSFET 6及びN型MOSFET
7それぞれにMOSFETを新たに設け1発振停止制御
手段21の電圧レベル信号を使用することにより。
For example, in the embodiment shown in FIG.
7 by newly providing a MOSFET for each of the oscillation stop control means 21 and using the voltage level signal of the 1 oscillation stop control means 21.

制(I L、ようというものである。It is called IL (IL).

1麻1図から明らかなように発振増11福用反転回路4
を構成しているP壓MOSFET 6及びN型M08F
ET 7 。
As is clear from Figure 1, oscillation increase 11 and inverting circuit 4.
P-type MOSFET 6 and N-type M08F that make up
ET 7.

それぞれのソース又はドレインには同じ導¥KUIMO
SFETが接続されている。即ち、P型MOSFET 
6のソース又はドレインにはF W MO8FJ13T
 8のドレイン又はソース、N型MOSFET 7のソ
ース又はドレインにはN型M08FET 9のドレイン
又はソースが接続されている。又、P型MO8FFi’
r8のソース又はドレインは正電源10.ゲートにはイ
ンバータ回路おを介し1発振停止制御手段21が接続さ
れて諮り、N型M08FET 9のソース又はドレイン
はGND 11 、ゲートには発振停止制御手段21が
接続されている。
The same conductor for each source or drain
SFET is connected. That is, P-type MOSFET
FW MO8FJ13T for the source or drain of 6
The drain or source of N-type MOSFET 9 is connected to the drain or source of N-type MOSFET 8 and the source or drain of N-type MOSFET 7. Also, P type MO8FFi'
The source or drain of r8 is connected to the positive power supply 10. One oscillation stop control means 21 is connected to the gate via an inverter circuit, the source or drain of the N-type M08FET 9 is connected to GND 11 , and the oscillation stop control means 21 is connected to the gate.

前記スイッチング回路18及び発振停止制御手段21に
より、011記発振部の駆動或いは停止が制御される。
The switching circuit 18 and the oscillation stop control means 21 control driving or stopping of the 011 oscillation section.

例えば第1図の場合1発振停止制御手段21から2種類
の異った電圧レベル信号がスイッチング用P温MOSF
ET19のゲートに印加される。第1′1圧レベル信号
(例えば@1”)がスイッチング用P型MO8FWT 
19のゲートに印加された時、このスイッチング用P型
M08FBT19は非導通状態となる。
For example, in the case of FIG. 1, two different voltage level signals are sent from the 1 oscillation stop control means 21 to the P temperature MOSFET for switching.
Applied to the gate of ET19. The 1'1 pressure level signal (e.g. @1") is a P-type MO8FWT for switching.
19, this switching P-type M08FBT 19 becomes non-conductive.

又、この時、電流遮断制御回路nを構成しているP型M
08FET 8のゲートにはインバータ回路おを介して
@0”が印加される為導通状態となり、N型MOSFE
T 9のゲートには@1″′が印加され導通状態となる
。この結果、この発振部は通常の見損回路として駆動す
る。
Also, at this time, the P type M constituting the current cutoff control circuit n
@0" is applied to the gate of 08FET 8 through the inverter circuit, so it becomes conductive, and the N-type MOSFE
@1'' is applied to the gate of T9, making it conductive. As a result, this oscillation section is driven as a normal failure circuit.

一方1発損停止制御手段21から第2電圧レベル伯号(
例えば10″)がスイッチング用MOSFET 19の
ゲートに印加された時、このスイッチング用P型MOS
FET 19は導通状態となり1発振入力ライン2・の
レベルはスイッチング用P型MOSFET19のソース
又はドレインが接続されている正電源20の電圧レベル
′1″に固定される。又、この時、電流遮断制御回路n
を構成しているP型MOSFET 8及びN型MOSF
ET 9のゲートにはそれぞれ@1’ @O”が印加さ
れ非導通状態となる。この結果前記発振部の発振は停止
する。
On the other hand, from the one-shot loss stop control means 21 to the second voltage level (
For example, 10'') is applied to the gate of switching MOSFET 19, this switching P-type MOS
The FET 19 becomes conductive, and the level of the 1st oscillation input line 2 is fixed at the voltage level '1'' of the positive power supply 20 to which the source or drain of the switching P-type MOSFET 19 is connected. control circuit n
P-type MOSFET 8 and N-type MOSFET that make up
@1'@O'' is applied to the gate of ET 9, respectively, and becomes non-conductive. As a result, the oscillation section stops oscillating.

この電流遮断制御回路ηを設けたことにより、従来1発
振増幅用インバータ回路、帰還抵抗用トランス7丁−ゲ
ート回路及びスイッチング用MOSFETに流れていた
貫通電流が遮断される。尚、第1図の実施例は発振堆幅
用反転回路4を制御することにより1貫通電流の遮断を
試みた。このような隠流速断制御回路ηは貫通電流を遮
断させる事が可能であるならば回路上適宜な位置に設定
し1貫通電流を遮断させれば良い。
By providing this current cutoff control circuit η, the through current that conventionally flows through the single oscillation amplification inverter circuit, the seven feedback resistor transformer gate circuits, and the switching MOSFET is cut off. In the embodiment shown in FIG. 1, an attempt was made to cut off one through current by controlling the inverting circuit 4 for the oscillation width. If such a covert current cutoff control circuit η is capable of cutting off the through current, it may be set at an appropriate position on the circuit to cut off the single through current.

次lこ他の実施例である第2図を説明する。Next, FIG. 2, which is another embodiment, will be explained.

2MMOSFET34及びN世〜108FET35を有
する発振増幅用インバータ回路4Bが水晶発振子31に
接続された発損入カライン32と発振出力ライン33の
間に接続されている。これらP型MO8FEII及びN
型MOSFET35のそれぞれのゲートは発振入力ライ
ン32に接続され、ドレインは発振出力ラインあに接続
されている。P型MOSFET34のソース及び基板は
正電源36に、N型M08F1;Ta2のソース及び基
板はGND37に接続されている。
An oscillation amplifying inverter circuit 4B having a 2MMOSFET 34 and an N-108FET 35 is connected between an oscillation loss input line 32 connected to the crystal oscillator 31 and an oscillation output line 33. These P-type MO8FEII and N
The gate of each MOSFET 35 is connected to the oscillation input line 32, and the drain is connected to the oscillation output line 32. The source and substrate of the P-type MOSFET 34 are connected to the positive power supply 36, and the source and substrate of the N-type MOSFET 34 are connected to the GND 37.

この発振増幅用インバータ回路48と帰還抵抗用回路と
が並列に接続されている。この帰還抵抗用回路には例え
ば、第1導電散MO8FE’l’ 、第2導電壓MOS
 F ETから成る帰還抵抗用トランスファーゲート回
路49が使用されている。
This oscillation amplification inverter circuit 48 and the feedback resistor circuit are connected in parallel. This feedback resistor circuit includes, for example, a first conductive dissipator MO8FE'l' and a second conductive dissipator MO8FE'l'.
A feedback resistor transfer gate circuit 49 consisting of an FET is used.

(第2図は第1導電型はP型MO3FET 38 、第
2導電型は8厘MOSFET39とした) この第1導′111.型M08FET38及び第2導電
型MO8FFli’l’39のそれぞれのドレインは発
振入力ライン32に接続され、それぞれのソースは発振
出力ラインあに接続されている。又、第14電型MO8
IT団の基板は正電源40に接続され、第2導を型MO
SFET39の基板はGND 41に接続されている。
(In FIG. 2, the first conductivity type is a P-type MO3FET 38, and the second conductivity type is an 8-type MOSFET 39.) The drains of the type M08FET 38 and the second conductivity type MO8FFli'l'39 are connected to the oscillation input line 32, and the sources of each are connected to the oscillation output line A. Also, the 14th electric type MO8
The IT group board is connected to the positive power supply 40, and the second conductor is connected to the type MO
The substrate of SFET 39 is connected to GND 41.

なお、これら水晶発振子31発賑増幅用インバータ回路
48及び帰還抵抗用トランスファーゲート回路49で構
成された発振部は発振入力2イン321発振出カライン
33にそれぞれコンデンサを接続する事により、水晶発
振回路として作動する。
The oscillation unit, which is composed of the inverter circuit 48 for amplifying the oscillation of the crystal oscillator 31 and the transfer gate circuit 49 for the feedback resistor, can be connected to the oscillation input 2-in 321 oscillation output line 33 by connecting a capacitor to each of the crystal oscillator circuits. It operates as.

更に発振入力ライン32にスイッチング機能を有したス
イッチング回路1例えば第1導電型MOSFET42が
接続されている。又、このスイッチング周温1 導t 
m MO8B’13T 42 ノゲートには、第1端子
45゜@2端子46及び第3端子47を有する発振停止
信号制御部44の第1端子45が接続されてaす、この
発振停止信号制御部44の2つの異なる電圧レベル信号
(正電圧11”負電圧′″O”)によりスイッチング用
第1導1!匿M08FET42が制御される。
Further, a switching circuit 1 having a switching function, such as a first conductivity type MOSFET 42, is connected to the oscillation input line 32. Also, this switching ambient temperature 1 conductor t
A first terminal 45 of an oscillation stop signal control section 44 having a first terminal 45°@2 terminal 46 and a third terminal 47 is connected to the MO8B'13T 42 gate. The switching first conductor M08FET 42 is controlled by two different voltage level signals (positive voltage 11" negative voltage""O").

即ち、 fa’L 11!圧レしルイ■号(例えば10
”)が第1端子を介し、スイッチング用第1導電型MO
SFET42のゲートに印加された時、このスイッチン
グ用第1導電型MOSFET42は導通状態となり、こ
の為発振入力ライン32はスイッチング用第1導電型M
OSFET42のソース及び着板が接続されている正電
源43の電圧レベルに固定される。又1発振部幅用イン
バータ回路48を構成しているP g MO81i”E
T調が非導通、N型M08FluT35が導通となり1
発振出カラインおがN fi M08FET 35のソ
ース及び基板に接続されているGND37の電圧レベル
に固定される。
That is, fa'L 11! Pressure Rui No. (e.g. 10
”) is connected to the first conductivity type MO for switching via the first terminal.
When the voltage is applied to the gate of the SFET 42, the switching first conductivity type MOSFET 42 becomes conductive, and therefore the oscillation input line 32 becomes the switching first conductivity type MOSFET 42.
It is fixed at the voltage level of the positive power supply 43 to which the source and the attached plate of the OSFET 42 are connected. Furthermore, P g MO81i"E which constitutes the inverter circuit 48 for the width of the oscillation section
T-key is non-conductive, N-type M08FluT35 is conductive, and 1
The oscillation output line is fixed at the voltage level of GND 37 connected to the source and substrate of Nfi M08FET 35.

この事により、水晶発振子311発振発振用インl゛−
タ回路拐及び帰還抵抗トランスファーゲート回路49を
有する発振部の発振が停止する。
Due to this, the crystal oscillator 311 oscillation oscillation input l-
The oscillation section having the transfer gate circuit 49 and feedback resistor circuit 49 stops oscillating.

一方発振停止イば号制御部44から第2電圧レベル信号
(例えば@1”)が第1端子45を介し、スイッチング
用g1導電111 MOSFET 42のゲートに印加
された時は1発振部カライン32及び発振出力ラインお
は一定電圧レベルに固定される事無く1通常の水晶発振
回路として駆動する。ところで、前記発振部の発振を停
止させた時、二つの異なる導電型M08FETで構成さ
れた帰還抵抗用トランス7テーゲート回路49は常時導
通状態となっている為、導通状態である発振増幅用イン
バータ回路48のN型MOSFET 35 、帰還抵抗
用トランス7丁−ゲート回路49及ヒ−X イy f 
7 / 用’A 1 導Nm、 MO8FliT42ヲ
経由して、正1を源43とGND37との間に貫通電流
が流れ著しいパワーロスを生じる。
On the other hand, when the second voltage level signal (for example @1'') from the oscillation stop signal control section 44 is applied to the gate of the switching g1 conductive 111 MOSFET 42 through the first terminal 45, the first oscillation section signal line 32 and The oscillation output line is not fixed at a constant voltage level and is driven as a normal crystal oscillation circuit.By the way, when the oscillation section stops oscillating, the feedback resistor composed of two different conductivity type M08FETs is activated. Since the transformer 7 gate circuit 49 is always in a conductive state, the N-type MOSFET 35 of the oscillation amplification inverter circuit 48 which is in a conductive state, the feedback resistor transformer 7 gate circuit 49, and the
A through current flows between the positive 1 source 43 and the GND 37 via the MO8FliT42, resulting in significant power loss.

この為、第1端子45の信号の反転位相信号を出力する
第2端子46、及び第1端子45と同位相信号を出力す
る第3端子47を設け、第2端子46は帰還抵抗用トラ
ンスファーゲート回路49の第1導電型MOSFET3
8のゲートに、第3端子47は帰還抵抗用トランスファ
ーゲート回路49の第2導電型MOSFET39のゲー
トにそれぞれ接続させ、帰還抵抗用トランスファーゲー
ト回路49の導通、非導通を制御することにより前記電
流路の貫通電流を遮断する。
For this purpose, a second terminal 46 that outputs an inverted phase signal of the signal at the first terminal 45 and a third terminal 47 that outputs a signal in the same phase as the first terminal 45 are provided, and the second terminal 46 is connected to a transfer gate for feedback resistance. First conductivity type MOSFET 3 of circuit 49
8 and the third terminal 47 is connected to the gate of the second conductivity type MOSFET 39 of the transfer gate circuit 49 for feedback resistance, and the current path is controlled by controlling conduction and non-conduction of the transfer gate circuit 49 for feedback resistance. Cuts off the through current.

即ち、スイッチング用MOSFET42及び帰還抵抗用
トランスファーゲート回路49のMO8FF2T3Bの
導電型は同じであるので、これらのゲートには常に互い
に逆の電圧レベル信号が与えられ、一方、スイッチング
用MOSFET42及び帰還抵抗用トランスファーゲー
ト回路49のMOSFET39の導電型は互いに異なる
ので、これらのゲートには常に同じ電圧レベル信号が与
えられるので、帰還抵抗用MO8FE’I’:(8,3
9の導通、非導通が制御され、この結果電流遮断制御が
可能となる。
That is, since the conductivity types of the switching MOSFET 42 and the MO8FF2T3B of the feedback resistance transfer gate circuit 49 are the same, voltage level signals opposite to each other are always applied to these gates, while the switching MOSFET 42 and the feedback resistance transfer gate circuit 49 have the same conductivity type. Since the conductivity types of the MOSFETs 39 of the gate circuit 49 are different from each other, the same voltage level signal is always given to these gates.
9 is controlled, and as a result, current cutoff control becomes possible.

このように三つの端子を有する発振停止信号制御部44
を設けること(こより1見損停止時の発振増幅用インバ
ータ回路48のN型M08FET 35 、帰還抵抗用
トランスファーゲート回路49及び第1導′笹型スイツ
チングMOSFET42を経由して正iJ(源43とG
ND37の間に流れる貫通電流を遮断する事ができ、著
しいパワーロスを防ぐ事が可能となる。
As described above, the oscillation stop signal control section 44 has three terminals.
(From this, positive iJ (source 43 and G
It is possible to cut off the through current flowing between the NDs 37, and it is possible to prevent significant power loss.

尚1発振停止制御部44は、スイッチング用MOSFE
TがP壓のMO813T或いはN型のMO8L?ETど
ちらであっても、前記発振部の発振を制御する事ができ
Note that the first oscillation stop control section 44 is a switching MOSFE.
Is it MO813T where T is P or MO8L where N type? Either ET can control the oscillation of the oscillation section.

且つ、二つの異なったMOSFETからなる帰還抵抗用
トランスファーゲート回路49のMOSFETそれぞれ
の導通非導通を制御することが可能である。上記2つの
例を以下第3図、第4図を用いて説明する。
In addition, it is possible to control conduction and non-conduction of each MOSFET of the feedback resistor transfer gate circuit 49 which is composed of two different MOSFETs. The above two examples will be explained below using FIGS. 3 and 4.

第3図は、スイッチング用MOSFETにP型MO8F
’ETを使用した水晶発振回路である。
Figure 3 shows a P-type MO8F switching MOSFET.
It is a crystal oscillation circuit using 'ET.

番号51で示されるのは水晶発振子である。この水晶発
振子51には発振人力ライン52及び発振出力ライン5
3が接続される。これら発振入力ライン52と発振出力
ライン53との間には発振部が接続される。
The number 51 indicates a crystal oscillator. This crystal oscillator 51 includes an oscillation human power line 52 and an oscillation output line 5.
3 is connected. An oscillation section is connected between these oscillation input line 52 and oscillation output line 53.

発振部は、お互いが並列に接続された発振増幅用インバ
ータ回路67と帰還抵抗用トランスファーゲート回路6
8とを有する。
The oscillation section includes an oscillation amplification inverter circuit 67 and a feedback resistor transfer gate circuit 6 connected in parallel to each other.
8.

発振増幅用インバータ回路67としては1例えば。For example, one example is used as the oscillation amplification inverter circuit 67.

fs3 図1C示シタP%MOSFET54及ヒNil
1MON11l団から構成されたインバータ回路が使用
される。
fs3 Figure 1C shows P% MOSFET54 and
An inverter circuit composed of 1MON11l groups is used.

P型MOSFET54及びN型MOSFET55のそれ
ぞれのゲートは発振入力ライン52に接続されており、
それぞれのドレインは発振用カッ4フ ている。又,P型M08FBT54のソース及び基板は
正電源間に, N g MO8IT 55のソース及び
基板はGND57に接続されている。
The gates of each of the P-type MOSFET 54 and the N-type MOSFET 55 are connected to the oscillation input line 52,
Each drain has an oscillation cuff. Further, the source and substrate of the P-type M08FBT 54 are connected between the positive power supply, and the source and substrate of the N g MO8IT 55 are connected to the GND 57.

帰還抵抗用トランスファーゲート回路6Bは,第3図に
示したP型M08FFIT5B及びN型Mospg’r
s9から構成された回路が使用される。
The feedback resistor transfer gate circuit 6B is composed of the P type M08FFIT5B and the N type Mospg'r shown in FIG.
A circuit constructed from s9 is used.

2厘MOSFET58及びN澄MOSFET59それぞ
れのドレインは発振人力ライン52に接続され,ソース
は発振用カッ4フ 又,P型MO81’ET58の基板は正電源ωに接続さ
れ。
The drains of the two-layer MOSFET 58 and the N-channel MOSFET 59 are connected to the oscillation power line 52, the sources are connected to the oscillation cuff, and the substrate of the P-type MOSFET 58 is connected to the positive power source ω.

N型M08FBT59の基板はGND 61に接続され
ている。
The substrate of N-type M08FBT59 is connected to GND 61.

第3図からも明らかなように1発振式カライン52には
スイッチング機能を有したスイッチング回路70が接続
されている。例えばスイッチング回路70としてスイッ
チング用P型M08FET62を使用する。P型MO8
FlflT62のドレイン、ソースはそれぞれ1発振部
カライン52.正電源63に接続される。
As is clear from FIG. 3, a switching circuit 70 having a switching function is connected to the single oscillation type signal line 52. For example, a switching P-type M08FET 62 is used as the switching circuit 70. P type MO8
The drain and source of FlflT62 are each connected to one oscillation unit line 52. It is connected to the positive power supply 63.

又, P W MOSFET 62の基板は正電源63
に接続される。
Also, the board of P W MOSFET 62 is connected to the positive power supply 63.
connected to.

又、前記スイッチング用P fi MOSFET 62
のゲートには1発振停止制御手段64が接続されている
Moreover, the switching P fi MOSFET 62
A one-oscillation stop control means 64 is connected to the gate of the oscillation stop control means 64.

これらスイッチング回路70及び発振停止制御手段64
により,前記発振部の駆動及び停止が制御される。例え
ば第3図の実施例図の場合は,第2図同様発振停止制御
回路自から2種の異なった電圧レベル信号がスイッチン
グ用P型M08FET62のゲートに印加される。
These switching circuits 70 and oscillation stop control means 64
The driving and stopping of the oscillating section is controlled by the oscillating section. For example, in the case of the embodiment shown in FIG. 3, two different voltage level signals are applied from the oscillation stop control circuit itself to the gate of the switching P-type M08FET 62, as in FIG.

@1電圧レベル信号(例えば”o” )がスイッチング
用MO8FgT62のゲートに印加された時,このスイ
ッチング用MO8IT 62は導通状態となり1発振式
カライン52のレベルはスイッチング用MOSFET6
2のソースが接続されている正電源63の電圧レベル6
1”に固定される。又,この時発振増幅用インバータ回
路67を構成しているN型MOSFET 55が導通状
態となり1発振出カライン犯のレベルはN型MO S 
F ET 55のソースに接続されている, GND 
57の電圧レベル@0”に固定される。
When the @1 voltage level signal (e.g. "o") is applied to the gate of the switching MO8FgT62, the switching MO8IT62 becomes conductive and the level of the single oscillation type line 52 changes to the switching MOSFET6.
Voltage level 6 of positive power supply 63 to which source 2 is connected
At this time, the N-type MOSFET 55 constituting the oscillation amplification inverter circuit 67 becomes conductive, and the level of the single oscillation output voltage becomes N-type MOSFET 55.
Connected to the source of FET 55, GND
57 voltage level @0''.

この結果,水晶発振子511発振発振層インバータ回路
聞及び湯速抵抗用回路69を有する発振部の発振は停止
する。
As a result, the oscillation of the oscillation unit including the crystal oscillator 511, the oscillation layer inverter circuit, and the melt speed resistance circuit 69 stops.

一方1発振停止制御手段図から第2電圧レベル信号(例
えば@1”)がスイッチング用MOSFET62のゲー
トに印加された時は,このスイッチング用MOSFET
62は非導通状態となる。この時1発振人カライン52
及び発振出力ライン53の電圧レベルは固定される事な
く1発振部は通常の水晶発振回路として駆動する。
On the other hand, when the second voltage level signal (for example @1'') is applied to the gate of the switching MOSFET 62, the switching MOSFET 62
62 becomes non-conductive. At this time, 1 oscillation person Kaline 52
The voltage level of the oscillation output line 53 is not fixed, and one oscillation section is driven as a normal crystal oscillation circuit.

しかし、前期発振部の発振停止時にGND 5T 、帰
還抵抗用トランスファーゲート回路69及びスイッチン
グ回路70の正電源63から成る電流路に貫通電流が流
れるが,この発振停止制御手段例を有した前記電流遮断
制御回路69を設けることにより,この貫通電流は流れ
なくなる。ところで本発明の一実施例では第3図に示さ
れる水晶発振回路は同図から明らかなように電流遮断制
御回路69が設けられている。
However, when the oscillation of the former oscillation section is stopped, a through current flows through the current path consisting of GND 5T, the feedback resistor transfer gate circuit 69, and the positive power supply 63 of the switching circuit 70. By providing the control circuit 69, this through current will no longer flow. By the way, in one embodiment of the present invention, the crystal oscillation circuit shown in FIG. 3 is provided with a current cutoff control circuit 69, as is clear from the figure.

この電流遮断制御回路69は1発振部の発振を停止させ
た時に、’ttyI!i電流を遮断する。
When this current cutoff control circuit 69 stops the oscillation of the first oscillation section, 'ttyI! i Cut off the current.

即ち第3図1こ示された発振停止制御手段64を有す電
流遮断制御回路のは、この発振停止制御手段64の制御
信号を利用することにより帰還抵抗用トランスファーゲ
ート回路部を構成しているP型MO8−FET 5B及
びN W MO81i’lD’I’ 59の導通、非導
通を制御する。発振部が通常の発振状態である時(即ち
発振停止制御手段64からの信号が正電圧レベルの時)
電流遮断制御回路69は、帰還抵抗用トランスファーゲ
ート回路部のP型MOSFET5Bのゲートに1発振停
止制御手段64からの信号をインバータ回路6を介して
位相反転させた負電圧レベル信号@O”を印加し、N型
M08FgT59のゲートに発振停止制御手段64から
の正電圧レベル信号を印加する。
That is, the current cutoff control circuit having the oscillation stop control means 64 shown in FIG. Controls conduction and non-conduction of P-type MO8-FET 5B and N W MO81i'lD'I' 59. When the oscillation section is in a normal oscillation state (that is, when the signal from the oscillation stop control means 64 is at a positive voltage level)
The current cutoff control circuit 69 applies a negative voltage level signal @O'', which is obtained by inverting the phase of the signal from the 1-oscillation stop control means 64 via the inverter circuit 6, to the gate of the P-type MOSFET 5B in the feedback resistor transfer gate circuit section. Then, a positive voltage level signal from the oscillation stop control means 64 is applied to the gate of the N-type M08FgT59.

一方、前記発振部が停止状態の時(即ち1発振停止制御
手段64の信号が負電圧レベルの時)を流速断制御回路
69は、電流が遮断されるよう帰還抵抗用トランスファ
ーゲート回路部のP型M08FET5Bのゲートに発振
停止制御手段倶からの信号をインバータ回路65を介し
て位相反転させた正電圧レベk lq 、’4 ”1”
 全印加L/ 、N W MO8FnT59 (7)ゲ
ートには発振停止制御手段64からの負電圧レベル信号
″0”を印加する。
On the other hand, when the oscillation section is in a stopped state (that is, when the signal from the one-oscillation stop control means 64 is at a negative voltage level), the flow rate cutoff control circuit 69 controls the feedback resistor transfer gate circuit section so that the current is cut off. A positive voltage level k lq , '4 ``1'' is applied to the gate of type M08FET 5B by inverting the phase of the signal from the oscillation stop control means via the inverter circuit 65.
Full application L/, N W MO8FnT59 (7) A negative voltage level signal "0" from the oscillation stop control means 64 is applied to the gate.

このように発振停止制御手段−を有した1!流遮断制御
回路69を設ける事により1発振停止時には。
In this way, 1! has an oscillation stop control means! By providing a flow cutoff control circuit 69, when one oscillation is stopped.

発振増幅用インバータ回路67、帰還抵抗用トランスフ
ァーゲート回路68及びスイッチング回路70により形
成される電流路には貫通電流が流れず、著しいパワーロ
スが防げる。
No through current flows through the current path formed by the oscillation amplification inverter circuit 67, the feedback resistor transfer gate circuit 68, and the switching circuit 70, and significant power loss can be prevented.

第4図はp43図でスイッチング回路70として筺用さ
れたP型M08FBT62と異なり、スイッチング回路
おとしてN !JMO8FICT 80を使用している
。このN @ MO8IT 8oのソース、ドレインは
それぞれ発振入力ライン52 、GND 81に接続さ
れている。又。
Unlike the P-type M08FBT62 used as the switching circuit 70 in the diagram on page 43, FIG. I am using JMO8FICT 80. The source and drain of this N@MO8IT 8o are connected to the oscillation input line 52 and GND 81, respectively. or.

前記スイッチング用N型MOSFET80のゲートには
At the gate of the switching N-type MOSFET 80.

発振停止制御手段64が接続されている。これらスイッ
チング回路部及び発振停止制御手段64(ζより。
Oscillation stop control means 64 is connected. These switching circuit sections and oscillation stop control means 64 (from ζ).

前期発振部の駆動或いは停止が制御される。第3図と同
様9発振停止制御手段例から2種の異なった電圧レベル
信号がスイッチング用MOSFET80のゲートに印j
)口される。
Driving or stopping of the early oscillation section is controlled. Similar to FIG. 3, two different voltage level signals are applied to the gate of the switching MOSFET 80 from the example of the 9 oscillation stop control means.
) to be spoken about.

第1電圧レベル信号(例えば頴”)がスイッチング用M
OSFET80のゲートに印加された時、このスイッチ
ング用M08FFiT80は非導通状態となる。
The first voltage level signal (e.g. "") is used for switching M
When applied to the gate of OSFET 80, this switching M08FFiT 80 becomes non-conductive.

この時発振部カライン52及び発振出カライン犯の各電
圧レベルは固定される事なく1発振部は通常の水晶発振
回路として駆動する。
At this time, each voltage level of the oscillating unit 52 and the oscillating unit 52 is not fixed, and one oscillating unit is driven as a normal crystal oscillation circuit.

一方1発振停止制御手段嗣から第2電圧レベル信号(例
えば@1”)がスイッチング用MO8FgT80のゲー
トに印加された時、このスイッチング用MO8−FET
80は導通状態となり1発振部カライン52のレベルは
スイッチング用MOSFET80のソースが接続されて
いるGND81の電圧レベル10”に固定される。
On the other hand, when a second voltage level signal (for example @1'') is applied from the first oscillation stop control means to the gate of the switching MO8FgT80, this switching MO8-FET
80 becomes conductive, and the level of the first oscillation unit line 52 is fixed to the voltage level 10'' of GND 81 to which the source of the switching MOSFET 80 is connected.

又、この時1発振部幅用インバータ回路67を構成して
、P型M08FET54が導通状態となり1発振出カッ
イン&のレベルはP型MOSFET54のソースに接続
されている正電源郭の電圧レベル10″に固定される。
Also, at this time, the inverter circuit 67 for one oscillation part width is configured, and the P-type M08FET 54 becomes conductive, and the level of the one-oscillation output cut-in & is set to the voltage level 10'' of the positive power supply line connected to the source of the P-type MOSFET 54. Fixed.

この結果、水晶発振子511発振発振側インバータ回路
67及び帰還抵抗回路38から構成される発振部の発振
が停止する。
As a result, the oscillation of the oscillation unit composed of the crystal oscillator 511, the oscillation-side inverter circuit 67, and the feedback resistor circuit 38 stops oscillating.

第4図に図示された発振停止制御手段B有す、電流遮断
制御回路84はこの発振停止制御手段64の制御信号を
利用することにより、帰還抵抗用回路部を構成している
2派MOSFET5B及びN型MOS F E T2O
の導通、非導通を制御する。この電流遮断制御回路混は
1発振部が通常の発振状態である時(すなわち1発振停
止制御手段翁からの信号が正電圧レベル@1″の時)、
帰還抵抗用トラン回路部−ゲート回路簡のN型M08F
ET59のゲートに正電圧レベル11″を印加し、P型
M03FET58のゲートには。
The current cutoff control circuit 84 having the oscillation stop control means B shown in FIG. N type MOS F E T2O
Controls conduction and non-conduction. This current cutoff control circuit mix occurs when the 1st oscillation section is in the normal oscillation state (that is, when the signal from the 1st oscillation stop control means is at a positive voltage level @1'').
Feedback resistor transformer circuit section - gate circuit simple N type M08F
A positive voltage level 11'' is applied to the gate of ET 59 and to the gate of P-type M03FET 58.

発振停止制御手段Bからの信号を、インバータ回路82
を介して位相反転させた負電圧レベル″″じを印加する
。この結果帰還抵抗用トランスファーゲート回路68を
構成しているN型MOSFET59及びP型MOSFE
T58は導通状態となっている。一方、前記発振部が停
止状態の時(すなわち発振停止制御手段64の信号が負
電圧レベル頴”の時)i!流遮断制御回路84は、電流
が遮断されるよう、帰還抵抗用トランスファーゲート回
路部のN型MOSFET59のゲートに正電圧レベル@
0′を印加し、P型MO8−FET 58のゲートには
発振停止制御手段−からの信号をインバータ回路82を
介して位相反転させた正電圧レベル@1″を印加する。
The signal from the oscillation stop control means B is transferred to the inverter circuit 82.
A phase-inverted negative voltage level "" is applied through the terminal. As a result, the N-type MOSFET 59 and P-type MOSFET that constitute the transfer gate circuit 68 for feedback resistance
T58 is in a conductive state. On the other hand, when the oscillation section is in a stopped state (that is, when the signal from the oscillation stop control means 64 is at a negative voltage level), the i! current cutoff control circuit 84 operates a transfer gate circuit for a feedback resistor so that the current is cut off. A positive voltage level is applied to the gate of N-type MOSFET 59 in the
0' is applied to the gate of the P-type MO8-FET 58, and a positive voltage level @1'', which is obtained by inverting the phase of the signal from the oscillation stop control means via the inverter circuit 82, is applied to the gate of the P-type MO8-FET 58.

この結果帰還抵抗用トランスファーゲート回路部をm成
しテ1.NルNfiMOSFET59及ヒPfiMOS
FET詔は非導通状態となる。
As a result, a transfer gate circuit section for feedback resistor is formed.Te1. Nru NfiMOSFET59 and HiPfiMOS
The FET pin becomes non-conductive.

このように発振停止制御手段図を有した電流遮断制御回
路84を設ける事により1発振停止時には。
By providing the current cutoff control circuit 84 having the oscillation stop control means diagram in this manner, when one oscillation is stopped.

発振増幅用インバータ回路67、帰還抵抗用トランスフ
ァーゲート回路部及びスイッチング用N型M08FgT
80により形成される電流路には貫通電流が流れず、著
しいパワーロスを防ぐことができる。
Inverter circuit 67 for oscillation amplification, transfer gate circuit section for feedback resistance, and N-type M08FgT for switching
No through current flows through the current path formed by 80, and significant power loss can be prevented.

又、第3図、及び第4図で使用される発振増幅用インバ
ータ回路、トランスファーゲート回路は。
Also, the oscillation amplification inverter circuit and transfer gate circuit used in FIGS. 3 and 4 are as follows.

従来の水晶発振回路と等価である為1回路定数の設定が
容易であり従来の発根精度を保つ事ができる。更に素子
数を最小限におさえた為、集積回路化した際のチップ専
有面積が大きくならずに済む。
Since it is equivalent to a conventional crystal oscillation circuit, it is easy to set one circuit constant, and the conventional rooting accuracy can be maintained. Furthermore, since the number of elements is kept to a minimum, the area occupied by the chip when integrated into an integrated circuit is not increased.

尚、第3図及び第4図の水晶発振子1発振増幅用インバ
ーメ回路及び帰還抵抗用トランスファーゲート回路で構
成された発振部は1発振入力ライン、発振出力ラインに
それぞれコンデンサをMidする事により水晶発振回路
として駆動する。
In addition, the oscillation section consisting of the inverme circuit for amplifying one oscillation of the crystal oscillator and the transfer gate circuit for the feedback resistor shown in Figs. Drive as an oscillation circuit.

〔発明の効果〕〔Effect of the invention〕

本発明lとよれば極めて簡易な回路構成で1発振停止時
に発生する貫通電流を遮断し、パワーロスを防止できる
水晶発振回路を提供できる。
According to the present invention, it is possible to provide a crystal oscillation circuit that can interrupt the through current generated when one oscillation is stopped and prevent power loss with an extremely simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である水晶発振回路図、M2
図は本発明の他の実施例である水晶発振回路図、、第3
図及び第4図は第2図の具体例を示す水晶発振回路図、
第5図及び第6図は水晶発振回路の従来図。 1・・・水晶発振子。 2・・・発振入力ライン。 3・・・発振出力ライン。 4・・・発振増幅用反転回路。 5・・・帰還抵抗用回路。 6 、8 、12.19 、、、 P M MO8IE
T7.9.13・・・N型MOf9FET 。 10、15.16.20・・・正電源。 11、14.17・・・GND 。 18・・・スイッチング用回路。 21・・・発振制御手段。 n・・・電流遮断制御回路。
Figure 1 is a crystal oscillation circuit diagram, M2, which is an embodiment of the present invention.
The figure is a crystal oscillation circuit diagram which is another embodiment of the present invention.
4 and 4 are crystal oscillation circuit diagrams showing a specific example of FIG. 2,
5 and 6 are conventional diagrams of crystal oscillation circuits. 1...Crystal oscillator. 2...Oscillation input line. 3...Oscillation output line. 4...Inverting circuit for oscillation amplification. 5...Feedback resistance circuit. 6 , 8 , 12.19 , , P M MO8IE
T7.9.13...N-type MOf9FET. 10, 15.16.20...Positive power supply. 11, 14.17...GND. 18...Switching circuit. 21...Oscillation control means. n...Current cutoff control circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)水晶発振子に接続される発振入力ライン及び発振
出力ラインと、この発振入力ラインと発振出力ラインと
の間にそれぞれ並列接続された発振増幅用反転回路及び
帰還抵抗用回路とを有する発振部と、前記発振入力ライ
ンに接続され、且つ、前期発振部を発振状態にする時、
この発振入力ラインのレベルを第1のレベルにし、前期
発振部を停止状態にする時、この発振入力ラインのレベ
ルを第2のレベルにするスイッチング回路と、このスイ
ッチング回路に接続され、このスイッチング回路を導通
、非導通にさせる発振停止制御手段と、この発振制御手
段及び前記スイッチング回路により前記発振部が発振を
停止する時、前記発振増幅用反転回路、前記帰還抵抗用
回路及び前記スイッチング回路に形成される電流路に電
流が流れないように作動する電流遮断制御回路とを具備
したことを特徴とする水晶発振回路。
(1) Oscillation having an oscillation input line and an oscillation output line connected to a crystal oscillator, and an oscillation amplification inverting circuit and a feedback resistance circuit connected in parallel between the oscillation input line and the oscillation output line, respectively. and is connected to the oscillation input line, and when the oscillation section is brought into an oscillation state,
A switching circuit connected to this switching circuit, which sets the level of this oscillation input line to a second level when the level of this oscillation input line is set to a first level and the first oscillation section is stopped. an oscillation stop control means for making conductive or non-conductive; and when the oscillation section stops oscillating due to the oscillation control means and the switching circuit, the oscillation stop control means is formed in the oscillation amplification inverting circuit, the feedback resistor circuit, and the switching circuit. 1. A crystal oscillation circuit comprising: a current cutoff control circuit that operates to prevent current from flowing in a current path.
(2)水晶発振子に接続される発振入力ライン及び発振
出力ラインと、この発振入力ラインと発振出力ラインと
の間に接続された発振増幅用インバータ回路と、この発
振増幅用インバータ回路に並列接続され且つ第1導電型
MOSFET及びこの第1導電量とは異なる第2導電型
MOSFETから成る帰還抵抗用トランスファーゲート
回路と、 前記発振入力ラインにドレインが接続された第1導電型
スイッチング用MOSFETと、この第1導電型スイッ
チング用MOSFBTのゲートに第1端子が接続され且
つ、第2端子及び第3端子を有する発振停止信号制御部
と、この発振停止信号制御部の第2端子にゲートが接続
され且つ前記第1端子の信号の反転位相信号が送られる
前記帰還抵抗用トランスファーゲート回路の第1導電型
MOSFETと、前記発振停止信号制御部の第3端子に
ゲートが接続され且つ前記第1端子の信号と同一位相信
号が送られる前記帰還抵抗用トランスファーゲート回路
の第2導電型MOSFETとを具備したことを特徴とす
る水晶発振回路。
(2) An oscillation input line and an oscillation output line connected to the crystal oscillator, an oscillation amplification inverter circuit connected between the oscillation input line and the oscillation output line, and a parallel connection to the oscillation amplification inverter circuit. a feedback resistance transfer gate circuit comprising a first conductivity type MOSFET and a second conductivity type MOSFET different from the first conductivity; a first conductivity type switching MOSFET whose drain is connected to the oscillation input line; A first terminal is connected to the gate of the first conductivity type switching MOSFBT, and an oscillation stop signal control section having a second terminal and a third terminal, and a gate connected to the second terminal of the oscillation stop signal control section. and a gate is connected to a first conductivity type MOSFET of the feedback resistor transfer gate circuit to which an inverted phase signal of the signal of the first terminal is sent, and a third terminal of the oscillation stop signal control section; A crystal oscillation circuit comprising: a second conductivity type MOSFET of the feedback resistor transfer gate circuit to which a signal having the same phase as the signal is sent.
JP27157185A 1985-12-04 1985-12-04 Crystal oscillation circuit Granted JPS62132405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27157185A JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27157185A JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Publications (2)

Publication Number Publication Date
JPS62132405A true JPS62132405A (en) 1987-06-15
JPH0457241B2 JPH0457241B2 (en) 1992-09-11

Family

ID=17501933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27157185A Granted JPS62132405A (en) 1985-12-04 1985-12-04 Crystal oscillation circuit

Country Status (1)

Country Link
JP (1) JPS62132405A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480104A (en) * 1987-09-22 1989-03-27 Matsushita Electric Ind Co Ltd Oscillating circuit
JPH01256803A (en) * 1988-04-07 1989-10-13 Rohm Co Ltd Oscillation circuit
JPH0263306A (en) * 1988-08-30 1990-03-02 Nec Corp Input amplifier
JPH0267805A (en) * 1988-09-01 1990-03-07 Nec Ic Microcomput Syst Ltd Oscillating circuit
JPH03179806A (en) * 1989-07-19 1991-08-05 Matsushita Electric Ind Co Ltd Oscillation circuit
US5719517A (en) * 1993-06-29 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them
WO2004093308A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Crystal oscillation circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364454A (en) * 1976-11-22 1978-06-08 Seiko Epson Corp Oscillator circuit
JPS5557181A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Electronic watch
JPS59110209A (en) * 1982-12-15 1984-06-26 Mitsubishi Electric Corp Complementary mos semiconductor integrated circuit
JPS59200986A (en) * 1983-04-28 1984-11-14 Seiko Epson Corp Analog electronic timepiece
JPS61134825A (en) * 1984-12-05 1986-06-21 Nec Corp Microprocessor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364454A (en) * 1976-11-22 1978-06-08 Seiko Epson Corp Oscillator circuit
JPS5557181A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Electronic watch
JPS59110209A (en) * 1982-12-15 1984-06-26 Mitsubishi Electric Corp Complementary mos semiconductor integrated circuit
JPS59200986A (en) * 1983-04-28 1984-11-14 Seiko Epson Corp Analog electronic timepiece
JPS61134825A (en) * 1984-12-05 1986-06-21 Nec Corp Microprocessor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480104A (en) * 1987-09-22 1989-03-27 Matsushita Electric Ind Co Ltd Oscillating circuit
JPH01256803A (en) * 1988-04-07 1989-10-13 Rohm Co Ltd Oscillation circuit
JPH0263306A (en) * 1988-08-30 1990-03-02 Nec Corp Input amplifier
JPH0636482B2 (en) * 1988-08-30 1994-05-11 日本電気株式会社 Input amplifier circuit
JPH0267805A (en) * 1988-09-01 1990-03-07 Nec Ic Microcomput Syst Ltd Oscillating circuit
JPH03179806A (en) * 1989-07-19 1991-08-05 Matsushita Electric Ind Co Ltd Oscillation circuit
US5719517A (en) * 1993-06-29 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them
WO2004093308A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Crystal oscillation circuit
US7042299B2 (en) 2003-04-15 2006-05-09 Fujitsu Limited Crystal oscillation circuit

Also Published As

Publication number Publication date
JPH0457241B2 (en) 1992-09-11

Similar Documents

Publication Publication Date Title
TWI236799B (en) Level shifter circuit without dc current flow
JP2002232278A (en) High frequency switch circuit
KR880001108A (en) CMOS input circuit
JPS62132405A (en) Crystal oscillation circuit
JPH01296815A (en) Semiconductor integrated circuit
JPH08330929A (en) Mos gate driver circuit
JPH09283756A (en) Analog switch
JPH02179121A (en) Inverter circuit
JP2000152606A (en) Control circuit
JP3570897B2 (en) Driver circuit
JPH0543211B2 (en)
JPS59216327A (en) Level shift circuit
JPH0430765B2 (en)
JP2805349B2 (en) Switching circuit
KR100256229B1 (en) D-type flipflop circuit with low power consumption
JP2861337B2 (en) Constant current control circuit
JPS61274511A (en) Cmos type semiconductor integrated circuit
JPH01129528A (en) Optical coupling type relay circuit
JPS61224726A (en) Two-way switch
KR19990051636A (en) Current Direction Control Device Using Morse Switch
JPS59117330A (en) Semiconductor integrated circuit device
JPH03169121A (en) Output buffer circuit
JPH04104515A (en) Output circuit
JPS60107916A (en) Compound type semiconductor switch
JPH01190123A (en) Ecl-cmos signal level converting circuit