JPH0456800B2 - - Google Patents
Info
- Publication number
- JPH0456800B2 JPH0456800B2 JP60011972A JP1197285A JPH0456800B2 JP H0456800 B2 JPH0456800 B2 JP H0456800B2 JP 60011972 A JP60011972 A JP 60011972A JP 1197285 A JP1197285 A JP 1197285A JP H0456800 B2 JPH0456800 B2 JP H0456800B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- impurity
- diffusion layer
- see
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000005247 gettering Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はダイナミツクRANやCMOS等の高密
度デバイスの製造に用いられるエピタキシヤル・
ウエーハの製造方法に関する。
度デバイスの製造に用いられるエピタキシヤル・
ウエーハの製造方法に関する。
［従来の技術］
従来、エピタキシヤル・ウエーハは、デバイス
の直列抵抗を低下させるため、CZ法（チヨクラ
ルスキー法）による高不純物濃度（ホウ素、燐、
アンチモン等のドープにより不純物濃度1018〜
1019個／cm3）のSi基板を用い、このSi基板の片面
を鏡面研磨した後、Si基板の表面に酸化法または
CVD法によりオートドープ防止用の酸化被膜を
形成するとともに、鏡面側の酸化被膜を剥離し、
しかる後鏡面にSi基板と同一導電形にしてかつ比
抵抗の高いエピタキシヤル層を形成する方法によ
つて製造されている。
の直列抵抗を低下させるため、CZ法（チヨクラ
ルスキー法）による高不純物濃度（ホウ素、燐、
アンチモン等のドープにより不純物濃度1018〜
1019個／cm3）のSi基板を用い、このSi基板の片面
を鏡面研磨した後、Si基板の表面に酸化法または
CVD法によりオートドープ防止用の酸化被膜を
形成するとともに、鏡面側の酸化被膜を剥離し、
しかる後鏡面にSi基板と同一導電形にしてかつ比
抵抗の高いエピタキシヤル層を形成する方法によ
つて製造されている。
［発明が解決しようとする問題点］
しかし、上記従来の製造方法によれば、結晶引
上げの段階から不純物濃度の制御を行わなければ
ならないとともに、基板との濃度差大なことによ
りエピタキシヤル層界面での格子不整の問題が生
じ、またかかる方法によつて製造されたエピタキ
シヤル・ウエーハをデバイス製造プロセスに投入
した際、ゲツタ効果を有さないため、製造プロセ
ス中で重金属等によつて汚染される等の問題があ
る。
上げの段階から不純物濃度の制御を行わなければ
ならないとともに、基板との濃度差大なことによ
りエピタキシヤル層界面での格子不整の問題が生
じ、またかかる方法によつて製造されたエピタキ
シヤル・ウエーハをデバイス製造プロセスに投入
した際、ゲツタ効果を有さないため、製造プロセ
ス中で重金属等によつて汚染される等の問題があ
る。
［問題点を解決するための手段］
本発明は、上記問題点を解決するため、CZ法
による通常の不純物濃度（1014〜1016個／cm3）の
Si基板にその含有不純物と同一の不純物を拡散し
て拡散層を形成する前あるいは後にイントリンシ
ツク・ゲツタリング処理を施し、前記Si基板の表
面に酸化被膜を形成するとともに、その片面の酸
化被膜を鏡面研磨して除去した後、前記研磨面に
Si基板と同一導電形のエピタキシヤル層を形成す
るものである。
による通常の不純物濃度（1014〜1016個／cm3）の
Si基板にその含有不純物と同一の不純物を拡散し
て拡散層を形成する前あるいは後にイントリンシ
ツク・ゲツタリング処理を施し、前記Si基板の表
面に酸化被膜を形成するとともに、その片面の酸
化被膜を鏡面研磨して除去した後、前記研磨面に
Si基板と同一導電形のエピタキシヤル層を形成す
るものである。
［作用］
通常の不純物濃度のSi基板にその含有不純物と
同一の不純物の拡散層が形成されることにより、
Si基板の表面近傍に比抵抗の十分低い層が形成さ
れる。また、イントリンシツク・ゲツタリング処
理により、Si基板中の表面と裏面の拡散層間に酸
素析出核が形成されるとともに、このエピタキシ
ヤル・ウエーハをデバイス製造プロセスに投入す
ることにより、内部の酸素析出核が汚染不純物を
ゲツタする微小欠陥へ成長する。
同一の不純物の拡散層が形成されることにより、
Si基板の表面近傍に比抵抗の十分低い層が形成さ
れる。また、イントリンシツク・ゲツタリング処
理により、Si基板中の表面と裏面の拡散層間に酸
素析出核が形成されるとともに、このエピタキシ
ヤル・ウエーハをデバイス製造プロセスに投入す
ることにより、内部の酸素析出核が汚染不純物を
ゲツタする微小欠陥へ成長する。
［実施例］
以下、本発明の実施例を図面を参照して説明す
る。
る。
第１図ａ，ｂ，ｃ，ｄ，ｅ，ｆは本発明の第１
実施例を示す工程図で、この実施例によりエピタ
キシヤル・ウエーハを製造するには、CZ法によ
つて製造された通常の不純物濃度（1014〜1016
個／cm3）のSi基板１を用い（第１図ａ参照）、こ
のSi基板１にイントリンシツク・ゲツタリング処
理を施し、Si基板１の内部に酸素析出核２を形成
する（第１図ｂ参照）。このとき、適度なイント
リンシツク・ゲツタリング効果を得るためのSi基
板１は、含有酸素濃度が1.0×1018個／cm3（赤外
分光計吸収係数をαとした場合、α×3.0×1017
の換算濃度）以上であることが必要である。
実施例を示す工程図で、この実施例によりエピタ
キシヤル・ウエーハを製造するには、CZ法によ
つて製造された通常の不純物濃度（1014〜1016
個／cm3）のSi基板１を用い（第１図ａ参照）、こ
のSi基板１にイントリンシツク・ゲツタリング処
理を施し、Si基板１の内部に酸素析出核２を形成
する（第１図ｂ参照）。このとき、適度なイント
リンシツク・ゲツタリング効果を得るためのSi基
板１は、含有酸素濃度が1.0×1018個／cm3（赤外
分光計吸収係数をαとした場合、α×3.0×1017
の換算濃度）以上であることが必要である。
ついで、Si基板１の表面および表面近傍に、こ
のSi基板１に含有される不純物と同一の不純物を
拡散して拡散層３を形成する（第１図ｃ参照）。
この拡散層３の形成により、Si基板１の表面およ
びその近傍は、高不純物濃度（1018〜1019個／
cm3）のSi基板と同程度の導電率となる。
のSi基板１に含有される不純物と同一の不純物を
拡散して拡散層３を形成する（第１図ｃ参照）。
この拡散層３の形成により、Si基板１の表面およ
びその近傍は、高不純物濃度（1018〜1019個／
cm3）のSi基板と同程度の導電率となる。
拡散層３の形成後、後述するエピタキシヤル層
形成時、背面（図において下面）からのオートド
ーピング現象を抑制するため、Si基板１の表面に
酸化被膜（SiO2）４を酸化法または裏面CVD法
により形成する（第１図ｄ参照）。その後その片
面（図において上面）の酸化被膜あるいは裏面
CVD時の表面まわり込み突起物や残滓４を鏡面
研磨して除去する（第１図ｅ参照）。
形成時、背面（図において下面）からのオートド
ーピング現象を抑制するため、Si基板１の表面に
酸化被膜（SiO2）４を酸化法または裏面CVD法
により形成する（第１図ｄ参照）。その後その片
面（図において上面）の酸化被膜あるいは裏面
CVD時の表面まわり込み突起物や残滓４を鏡面
研磨して除去する（第１図ｅ参照）。
そして、Si基板１の研磨面に、このSi基板１と
同一導電形にしてかつ高い比抵抗をもつエピタキ
シヤル層５を、水素還元法や熱分解法等により形
成する（第１図ｆ参照）と、所望のエピタキシヤ
ル・ウエーハが完成する。
同一導電形にしてかつ高い比抵抗をもつエピタキ
シヤル層５を、水素還元法や熱分解法等により形
成する（第１図ｆ参照）と、所望のエピタキシヤ
ル・ウエーハが完成する。
第２図ａ，ｂ，ｃ，ｄ，ｅは本発明の第２実施
例を示す工程図で、この実施例によりエピタキシ
ヤル・ウエーハを製造するには、前述した第１実
施例の場合と同様に、CZ法によつて製造された
通常の不純物濃度のSi基板１を用い（第２図ａ参
照）、このSi基板１の表面および表面近傍に、こ
のSi基板１に含有される不純物と同一の不純物を
拡散して拡散層３を形成する（第２図ｂ参照）。
この拡散層３の形成により、Si基板１の表面およ
びその近傍は、従来の高不純物濃度のSi基板と同
程度の導電率となる。
例を示す工程図で、この実施例によりエピタキシ
ヤル・ウエーハを製造するには、前述した第１実
施例の場合と同様に、CZ法によつて製造された
通常の不純物濃度のSi基板１を用い（第２図ａ参
照）、このSi基板１の表面および表面近傍に、こ
のSi基板１に含有される不純物と同一の不純物を
拡散して拡散層３を形成する（第２図ｂ参照）。
この拡散層３の形成により、Si基板１の表面およ
びその近傍は、従来の高不純物濃度のSi基板と同
程度の導電率となる。
ついで、Si基板１にイントリンシツク・ゲツタ
リング処理を施してSi基板１の内部に酸化析出核
２を形成するとともに、Si基板１の表面にオート
ドーピング現象抑制用の酸化被膜（SiO2）４を
形成する（第２図ｃ参照）。
リング処理を施してSi基板１の内部に酸化析出核
２を形成するとともに、Si基板１の表面にオート
ドーピング現象抑制用の酸化被膜（SiO2）４を
形成する（第２図ｃ参照）。
そして、Si基板１の片面の酸化被膜あるいは裏
面CVD時の表面まわり込み突起物や残滓４を鏡
面研磨して除去した（第２図ｄ参照）後、この研
磨面に、Si基板１と同一導電形にしてかつ高い比
抵抗をもつエピタキシヤル層５を水素還元法等に
より形成する（第２図ｅ参照）と、所望のエピタ
キシヤル・ウエーハが完成する。
面CVD時の表面まわり込み突起物や残滓４を鏡
面研磨して除去した（第２図ｄ参照）後、この研
磨面に、Si基板１と同一導電形にしてかつ高い比
抵抗をもつエピタキシヤル層５を水素還元法等に
より形成する（第２図ｅ参照）と、所望のエピタ
キシヤル・ウエーハが完成する。
なお、各実施例におけるイントリンシツク・ゲ
ツタリング処理は、エピタキシヤル・ウエーハを
用いて製造されるデバイスの種類に応じて、低温
熱処理（窒素ガス中において500〜900℃の温度で
４〜32時間加熱）により酸素析出核２を形成する
場合、または低温熱処理（500〜900℃）による酸
素析出核２の形成後、高温熱処理（窒素ガス中に
おいて1000〜1100℃の温度で数時間加熱）により
酸素析出核２をある程度微小欠陥に成長させる場
合かのいづれかの方法がとられる。本発明におけ
る重要なポイントであるイントリンシツク・ゲツ
タリング処理での高温での酸素の外方拡散処理
は、通常濃度基板に拡散層３を形成する工程をも
つて代替可能であることが判つている。すなわ
ち、本発明における拡散層形成工程（ホウ素、
燐、アンチモン等を1100〜1250℃の温度で拡散
し、10〜20μｍの拡散層を形成する工程）は、基
板表面近傍の酸素を外方拡散するに十分な条件で
あり、また、実験でも拡散層中には微小欠陥は全
く発生しないことを確かめている。
ツタリング処理は、エピタキシヤル・ウエーハを
用いて製造されるデバイスの種類に応じて、低温
熱処理（窒素ガス中において500〜900℃の温度で
４〜32時間加熱）により酸素析出核２を形成する
場合、または低温熱処理（500〜900℃）による酸
素析出核２の形成後、高温熱処理（窒素ガス中に
おいて1000〜1100℃の温度で数時間加熱）により
酸素析出核２をある程度微小欠陥に成長させる場
合かのいづれかの方法がとられる。本発明におけ
る重要なポイントであるイントリンシツク・ゲツ
タリング処理での高温での酸素の外方拡散処理
は、通常濃度基板に拡散層３を形成する工程をも
つて代替可能であることが判つている。すなわ
ち、本発明における拡散層形成工程（ホウ素、
燐、アンチモン等を1100〜1250℃の温度で拡散
し、10〜20μｍの拡散層を形成する工程）は、基
板表面近傍の酸素を外方拡散するに十分な条件で
あり、また、実験でも拡散層中には微小欠陥は全
く発生しないことを確かめている。
また、イントリンシツク・ゲツタリング処理に
よつて形成された酸素析出核２は、デバイス製造
プロセス中において微小欠陥に成長するとともに
製造プロセス中に混入する重金属等の汚染物をゲ
ツタするものであり、かつ微小欠陥の外周辺には
無欠陥層が形成されるものである。
よつて形成された酸素析出核２は、デバイス製造
プロセス中において微小欠陥に成長するとともに
製造プロセス中に混入する重金属等の汚染物をゲ
ツタするものであり、かつ微小欠陥の外周辺には
無欠陥層が形成されるものである。
［発明の効果］
以上のように本発明によれば、従来技術に比し
以下に述べる種々の効果が得られる。
以下に述べる種々の効果が得られる。
(1) 通常の不純物濃度のSi基板を用いることがで
き、単結晶育成時の不純物の濃度制御を容易に
行うことができる。
き、単結晶育成時の不純物の濃度制御を容易に
行うことができる。
(2) デバイス製造プロセス中における重金属等に
よる汚染をエピタキシヤル・ウエーハ自身でゲ
ツタすることができ、デバイス形成領域の汚染
を防止することができる。
よる汚染をエピタキシヤル・ウエーハ自身でゲ
ツタすることができ、デバイス形成領域の汚染
を防止することができる。
(3) デバイスのラツチアツプを防止できるととも
に、キヤリアの不要な拡散によるデバイスの誤
動作等を改善することができる。
に、キヤリアの不要な拡散によるデバイスの誤
動作等を改善することができる。
第１図ａ，ｂ，ｃ，ｄ，ｅ，ｆおよび第２図
ａ，ｂ，ｃ，ｄ，ｅはそれぞれ本発明の第１実施
例および第２実施例を示す工程図である。 １……Si基板、２……酸素析出核、３……拡散
層、４……酸化被膜、５……エピタキシヤル層。
ａ，ｂ，ｃ，ｄ，ｅはそれぞれ本発明の第１実施
例および第２実施例を示す工程図である。 １……Si基板、２……酸素析出核、３……拡散
層、４……酸化被膜、５……エピタキシヤル層。
Claims (1)
- １ CZ法による通常の不純物濃度のSi基板にそ
の含有不純物と同一の不純物を拡散して拡散層を
形成する前あるいは後にイントリンシツク・ゲツ
タリング処理を施し、前記Si基板の表面に酸化被
膜を形成するとともに、その片面の酸化被膜を鏡
面研磨して除去した後、前記研磨面にSi基板と同
一導電形のエピタキシヤル層を形成することを特
徴とするエピタキシヤル・ウエーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197285A JPS61174197A (ja) | 1985-01-25 | 1985-01-25 | エピタキシヤル・ウエ−ハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197285A JPS61174197A (ja) | 1985-01-25 | 1985-01-25 | エピタキシヤル・ウエ−ハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174197A JPS61174197A (ja) | 1986-08-05 |
| JPH0456800B2 true JPH0456800B2 (ja) | 1992-09-09 |
Family
ID=11792520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197285A Granted JPS61174197A (ja) | 1985-01-25 | 1985-01-25 | エピタキシヤル・ウエ−ハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174197A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4723181B2 (ja) * | 2003-12-12 | 2011-07-13 | パナソニック株式会社 | 半導体ウェーハ |
| KR100790725B1 (ko) | 2006-12-20 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162974A (en) * | 1974-11-29 | 1976-05-31 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS51145268A (en) * | 1975-06-10 | 1976-12-14 | Nec Home Electronics Ltd | Epitaxial semiconductor device |
| JPS56167335A (en) * | 1980-05-29 | 1981-12-23 | Nec Corp | Manufacture of semiconductor device |
-
1985
- 1985-01-25 JP JP1197285A patent/JPS61174197A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162974A (en) * | 1974-11-29 | 1976-05-31 | Matsushita Electronics Corp | Handotaisochino seizohoho |
| JPS51145268A (en) * | 1975-06-10 | 1976-12-14 | Nec Home Electronics Ltd | Epitaxial semiconductor device |
| JPS56167335A (en) * | 1980-05-29 | 1981-12-23 | Nec Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174197A (ja) | 1986-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| EP1251556B1 (en) | Process for producing semiconductor substrate | |
| US5534294A (en) | Process for producing Semiconductor silicon wafer | |
| EP0676796A2 (en) | Semiconductor substrate and a method for manufacturing the same | |
| US5506176A (en) | Method of making a semiconductor device having a process of hydrogen annealing | |
| US6315826B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH0567598A (ja) | 半導体基板の製造方法 | |
| JPH0456800B2 (ja) | ||
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| KR20040013396A (ko) | 어닐 웨이퍼의 제조 방법 | |
| JPH0878646A (ja) | 半導体基板及びその製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPH0855972A (ja) | 半導体基板及びその製造方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| JPH0613390A (ja) | 半導体装置の製造方法 |