JPH0454772A - 同期信号抽出回路 - Google Patents
同期信号抽出回路Info
- Publication number
- JPH0454772A JPH0454772A JP2165295A JP16529590A JPH0454772A JP H0454772 A JPH0454772 A JP H0454772A JP 2165295 A JP2165295 A JP 2165295A JP 16529590 A JP16529590 A JP 16529590A JP H0454772 A JPH0454772 A JP H0454772A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- synchronizing signal
- circuit
- regular
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title claims abstract description 19
- 238000003780 insertion Methods 0.000 claims abstract description 15
- 230000037431 insertion Effects 0.000 claims abstract description 15
- 239000000284 extract Substances 0.000 claims abstract description 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば高精細度テレビジョン受像゛機に用
いることがでる同期信号抽出回路に関する。
いることがでる同期信号抽出回路に関する。
第４図に高精細度テレビジラン方式に用いられている同
期信号の波形を示す、高精細度テレビジョン方式ではＬ
論理に対してＡＩとＡ２の２値を持つ３値パルスが同期
信号として用いられている。
期信号の波形を示す、高精細度テレビジョン方式ではＬ
論理に対してＡＩとＡ２の２値を持つ３値パルスが同期
信号として用いられている。
図中Ｈは正規の同期信号、ＴＨは垂直帰線期間中に挿入
される等化パルスを示す、この等化パルス期間により従
来のテレビジラン方式と同様に垂直同期信号を生成する
。
される等化パルスを示す、この等化パルス期間により従
来のテレビジラン方式と同様に垂直同期信号を生成する
。
高精細度テレビジョン方式に用いられる同期信号は第４
図に示すように正規の同期信号Ｈ及び等化パルスＴＨの
何れにしても正規のタイミング位置の直前に切込パルス
Ｐが挿入されている。この切込パルスＰの存在により偶
数フィールドと、奇数フィールドとの区別が行なえるよ
うにしている。
図に示すように正規の同期信号Ｈ及び等化パルスＴＨの
何れにしても正規のタイミング位置の直前に切込パルス
Ｐが挿入されている。この切込パルスＰの存在により偶
数フィールドと、奇数フィールドとの区別が行なえるよ
うにしている。
因みに偶数フィールドと奇数フィールドとの区別を第２
図及び第３図に示す、第２図は奇数フィールドの等化パ
ルス挿入区間の波形、第３図は偶数フィールドの等化パ
ルス挿入区間の波形を示す。
図及び第３図に示す、第２図は奇数フィールドの等化パ
ルス挿入区間の波形、第３図は偶数フィールドの等化パ
ルス挿入区間の波形を示す。
通常の水平走査区間では切込パルスＰの存在によって水
平同期信号Ｈを抽出することができる。
平同期信号Ｈを抽出することができる。
然し乍ら等化パルス挿入区間では切込パルスＰの前に幅
が狭いパルスＰＸが形成され、このパルスＰＸの立上り
のタイミングで同期がとられ正規の同期位相かられずか
ではあるが、位相がずれるおそれがある。この位相の移
動は垂直同期の周期毎に発生するから画面が乱れてしま
うことになる。
が狭いパルスＰＸが形成され、このパルスＰＸの立上り
のタイミングで同期がとられ正規の同期位相かられずか
ではあるが、位相がずれるおそれがある。この位相の移
動は垂直同期の周期毎に発生するから画面が乱れてしま
うことになる。
従って等化パルス挿入期間では正規のパルスＨを抽出す
る動作と抽出した正規パルスＨの前に存在する幅の狭い
不用パルスＰＸを除去する動作とが要求される。
る動作と抽出した正規パルスＨの前に存在する幅の狭い
不用パルスＰＸを除去する動作とが要求される。
この発明の目的は、この二つの動作を無調整で実行する
ことができる同期信号抽出回路を提供しようとするもの
である。
ことができる同期信号抽出回路を提供しようとするもの
である。
この発明では３値のパルス波形を持つ同期信号の上部波
形を切除するスライス回路と、このスライス回路で取出
された同期信号に含まれる等化パルスを除去し、正規の
水平同期周期を持つ水平同期信号を抽出する水平同期信
号抽出回路と、 等化パルス挿入区間に正規の同期信号の前縁及び等化パ
ルスの前縁に発生する幅が狭い不用パルスを除去する不
用パルス除去回路と、 によって同期信号抽出回路を構成したものである。
形を切除するスライス回路と、このスライス回路で取出
された同期信号に含まれる等化パルスを除去し、正規の
水平同期周期を持つ水平同期信号を抽出する水平同期信
号抽出回路と、 等化パルス挿入区間に正規の同期信号の前縁及び等化パ
ルスの前縁に発生する幅が狭い不用パルスを除去する不
用パルス除去回路と、 によって同期信号抽出回路を構成したものである。
この発明の同期信号抽出回路によれば等化パルス区間で
も正規の同期信号だけを抽出することができる。然も無
調整で使用開始することができる。
も正規の同期信号だけを抽出することができる。然も無
調整で使用開始することができる。
第１図にこの発明の一実施例を示す。図中１０はスライ
ス回路、２０は正規の同期信号を抽出する同期信号抽出
回路、３０は等化パルス挿入期間中に同期信号の前に生
じる幅の狭いパルスを除去するために設けた不用パルス
除去回路を示す。
ス回路、２０は正規の同期信号を抽出する同期信号抽出
回路、３０は等化パルス挿入期間中に同期信号の前に生
じる幅の狭いパルスを除去するために設けた不用パルス
除去回路を示す。
スライス回路１０はこの例では演算増幅器の反転入力端
子に基準電圧ｖＡを与え、この演算増幅器をコンパレー
タとして動作させた場合を示す。
子に基準電圧ｖＡを与え、この演算増幅器をコンパレー
タとして動作させた場合を示す。
つまり入力端子１１に第４図に示した３値開期信号Ｈ及
びＴＨを与える。この３値の同期信号Ｈ及びＴＨは基準
電圧ｖＡ以上の部分がスライスされ、第２図Ａ及び第３
図Ａに示す信号ＰＡが出力され、同期信号抽出回路２０
に入力される。
びＴＨを与える。この３値の同期信号Ｈ及びＴＨは基準
電圧ｖＡ以上の部分がスライスされ、第２図Ａ及び第３
図Ａに示す信号ＰＡが出力され、同期信号抽出回路２０
に入力される。
同期信号抽出回路２０はこの例ではナントゲート２１と
、単安定マルチバイブレータ２２とによって構成した場
合を示す、ナントゲート２１は通゛常の走査期間では第
２図Ｊ及び第３図Ｊに示すように他方の入力端子に常時
Ｈ論理が与えられゲートが開けられた状態に維持される
。従って、通常の走査期間では正規の同期信号Ｈはナン
トゲート２１を通じて第２図Ｂ（第３図Ｂ）に示すよう
に極性反転された信号ＰＢに変換されて単安定マチルバ
イブレータ２２のトリガ入力端子Ａに入力される。
、単安定マルチバイブレータ２２とによって構成した場
合を示す、ナントゲート２１は通゛常の走査期間では第
２図Ｊ及び第３図Ｊに示すように他方の入力端子に常時
Ｈ論理が与えられゲートが開けられた状態に維持される
。従って、通常の走査期間では正規の同期信号Ｈはナン
トゲート２１を通じて第２図Ｂ（第３図Ｂ）に示すよう
に極性反転された信号ＰＢに変換されて単安定マチルバ
イブレータ２２のトリガ入力端子Ａに入力される。
単安定マルチバイブレータ２２は信号ＰＢの立下りのタ
イミングでトリガされ、反転出力端子Ｑに第２図Ｃ（第
３図Ｃ）に示す矩形波ＰＣを出力する。この矩形波ＰＣ
は本来抽出すべき同期信号とは逆極性のパルスである。
イミングでトリガされ、反転出力端子Ｑに第２図Ｃ（第
３図Ｃ）に示す矩形波ＰＣを出力する。この矩形波ＰＣ
は本来抽出すべき同期信号とは逆極性のパルスである。
つまり単安定マルチバイブレータ２２の出力端子Ｑから
出力されるパルス（特に図示しない）が抽出すべき同期
信号である。
出力されるパルス（特に図示しない）が抽出すべき同期
信号である。
単安定マルチバイブレータ２２の反転復帰時間Ｔは１水
平走査時間をＩＨとしたとき、３／４Ｈ程度に選定する
。つまりｌ水平走査同期の半分より長い時間Ｔ、、に選
定され、この反転復帰時間Ｔ＋の時間を１／２Ｈより大
きい数値となるように、設定することにより等化パルス
ＴＨの到来時点では単安定マルチバイブレータ２２は動
作状態で出力端子ＱがＬ論理の状態にあるから等化パル
スＴＨには単安定マルチバイブレータ２２は応動しない
。
平走査時間をＩＨとしたとき、３／４Ｈ程度に選定する
。つまりｌ水平走査同期の半分より長い時間Ｔ、、に選
定され、この反転復帰時間Ｔ＋の時間を１／２Ｈより大
きい数値となるように、設定することにより等化パルス
ＴＨの到来時点では単安定マルチバイブレータ２２は動
作状態で出力端子ＱがＬ論理の状態にあるから等化パル
スＴＨには単安定マルチバイブレータ２２は応動しない
。
このように単安定マルチバイブレータ２２の反転復帰時
間Ｔを１／２Ｈより長い、例えば３／４Ｈに選定するこ
とにより等化パルスＴＨを除去することができる。
間Ｔを１／２Ｈより長い、例えば３／４Ｈに選定するこ
とにより等化パルスＴＨを除去することができる。
不用パルス除去回路３０は信号ＰＢが与えられてその立
下りのタイミングでトリガされる単安定マルチバイブレ
ータ３１と、この単安定マルチバイブレータ３１の出力
端子Ｑの出力信号によって入力信号ＰＡの論理をラッチ
するラッチ回路３２と、単安定マルチバイブレータ２２
の出力端子Ｑの出力信号によって入力信号ＰＡの論理を
ランチするラッチ回路３３と、ラッチ回路３２のラッチ
出力によって動作可能な状態に制御されるラッチ回路３
４と、ラッチ回路３２のラッチ出力によって通常の走査
期間と等化パルス区間とでナントゲート２１に帰還する
信号を切替る切替回路３５とによって構成される。
下りのタイミングでトリガされる単安定マルチバイブレ
ータ３１と、この単安定マルチバイブレータ３１の出力
端子Ｑの出力信号によって入力信号ＰＡの論理をラッチ
するラッチ回路３２と、単安定マルチバイブレータ２２
の出力端子Ｑの出力信号によって入力信号ＰＡの論理を
ランチするラッチ回路３３と、ラッチ回路３２のラッチ
出力によって動作可能な状態に制御されるラッチ回路３
４と、ラッチ回路３２のラッチ出力によって通常の走査
期間と等化パルス区間とでナントゲート２１に帰還する
信号を切替る切替回路３５とによって構成される。
単安定マルチバイブレータ３１はトリガ入力端子Ａにナ
ントゲート２１から出力される信号ＰＢが与えられ、信
号ＰＢの立下りのタイミングでトリガされる。このマル
チバイブレータ３１の反転復帰時間Ｔ８は第２図Ｋに示
すように１水平走査間期ＩＨの１／４Ｈよりわずかに短
かい程度に選定する。単安定マルチバイブレータ３１の
出力端子Ｑから出力される信号ＰＫをラッチ回路３２の
クロック入力端子ＣＫに供給する。この信号ＰＫの供給
によってラッチ回路３２は信号ＰＫの立上りのタイミン
グ信号ＰＡの論理状態を読込む、従って、ラッチ回路３
２の出力端子Ｑには第２図Ｌ（第３図Ｌ）に示す信号Ｐ
Ｌが得られる。この信号ＰＬは第２図りに示すように等
化パルスＴＨの挿入区間に入った直後から、等化パルス
ＴＨの挿入期間を経過した直後までＨ＃１理を出力する
。従って、この信号を等化パルス区間検出信号ＰＬと称
することにする。またこの信号ＰＬは垂直同期信号とし
て利用することができる。
ントゲート２１から出力される信号ＰＢが与えられ、信
号ＰＢの立下りのタイミングでトリガされる。このマル
チバイブレータ３１の反転復帰時間Ｔ８は第２図Ｋに示
すように１水平走査間期ＩＨの１／４Ｈよりわずかに短
かい程度に選定する。単安定マルチバイブレータ３１の
出力端子Ｑから出力される信号ＰＫをラッチ回路３２の
クロック入力端子ＣＫに供給する。この信号ＰＫの供給
によってラッチ回路３２は信号ＰＫの立上りのタイミン
グ信号ＰＡの論理状態を読込む、従って、ラッチ回路３
２の出力端子Ｑには第２図Ｌ（第３図Ｌ）に示す信号Ｐ
Ｌが得られる。この信号ＰＬは第２図りに示すように等
化パルスＴＨの挿入区間に入った直後から、等化パルス
ＴＨの挿入期間を経過した直後までＨ＃１理を出力する
。従って、この信号を等化パルス区間検出信号ＰＬと称
することにする。またこの信号ＰＬは垂直同期信号とし
て利用することができる。
等化パルス区間検出信号ＰＬをラッチ回路３４のプリセ
ット端子ＰＳに与える。プリセット端子ＰＳにＨｖｉ理
が与えられることによりラッチ回路３４は動作可能な状
態に制御される。よってこのラッチ回路３４は信号ＰＬ
がＨ論理にある期間だけラッチ動作を繰返す、このラッ
チ回路３４のラッチ動作は自己の出力端子Ｑの論理を読
込む動作で実行される。つまり出力端子ＱがＬ論理のと
きクロック入力端子ＣＫにパルスの立上りが与えられる
とラッチ回路３４の出力端子ＱはＬ論理に、また出力端
子ＱはＨ論理に反転し、次にクロック入力端子ＧＫに立
上りの入力があると、出力端子ＱはＨｅ４ｊ理に反転し
、これを繰返す。このラッチ動作によって、出力端子Ｑ
に第２図Ｇ（第３図Ｇ）に示すパルスＰＣを出力する。
ット端子ＰＳに与える。プリセット端子ＰＳにＨｖｉ理
が与えられることによりラッチ回路３４は動作可能な状
態に制御される。よってこのラッチ回路３４は信号ＰＬ
がＨ論理にある期間だけラッチ動作を繰返す、このラッ
チ回路３４のラッチ動作は自己の出力端子Ｑの論理を読
込む動作で実行される。つまり出力端子ＱがＬ論理のと
きクロック入力端子ＣＫにパルスの立上りが与えられる
とラッチ回路３４の出力端子ＱはＬ論理に、また出力端
子ＱはＨ論理に反転し、次にクロック入力端子ＧＫに立
上りの入力があると、出力端子ＱはＨｅ４ｊ理に反転し
、これを繰返す。このラッチ動作によって、出力端子Ｑ
に第２図Ｇ（第３図Ｇ）に示すパルスＰＣを出力する。
つまりこのラッチ回路３４のクロック入力端子ＣＫには
スライス回路から出力される信号ＰＡを極性反転させた
信号ＰＦを与える。この信号ＰＦの立上りのタイミング
でラッチ動作が実行され、出力端子ＱにパルスＰＣを出
力する。パルスＰＧのパルス幅は不用パルスＰＸの立上
りのタイミングから同期信号の後縁までのパルス幅を有
し、このパルス幅のパルスＰＧを切替回路３５に与え、
等化パルス挿入期間はこのパルスＰＧの極性反転した信
号ＰＪをナントゲート２１の一方の入力端子に与える。
スライス回路から出力される信号ＰＡを極性反転させた
信号ＰＦを与える。この信号ＰＦの立上りのタイミング
でラッチ動作が実行され、出力端子ＱにパルスＰＣを出
力する。パルスＰＧのパルス幅は不用パルスＰＸの立上
りのタイミングから同期信号の後縁までのパルス幅を有
し、このパルス幅のパルスＰＧを切替回路３５に与え、
等化パルス挿入期間はこのパルスＰＧの極性反転した信
号ＰＪをナントゲート２１の一方の入力端子に与える。
ナントゲート２１に与える信号ＰＪの立上りのタイミン
グは不用パルスＰＸの後縁のタイミングである。従って
、この信号ＰＪによって不用パルスＰＸはナントゲート
２１を通過することを阻止されマスクされる。
グは不用パルスＰＸの後縁のタイミングである。従って
、この信号ＰＪによって不用パルスＰＸはナントゲート
２１を通過することを阻止されマスクされる。
従って、等化パルス挿入期間中でも水平同期のタイミン
グを正規の同期信号Ｈの切込パルスＰの後縁に維持する
ことができる。
グを正規の同期信号Ｈの切込パルスＰの後縁に維持する
ことができる。
以上説明したようにこの発明によれば正規の同期信号直
前に切込パルスＰが存在し、この切込パルスＰの存在に
よって等化パルス挿入期間中にパルス幅が狭い不用パル
スＰＸが発生しても、等化パルス挿入期間中は、この不
用パルスＰｘを正確にマスクして、正規の同期信号を取
出すことができる。よって誤動作のない同期信号抽出回
路を構成することとができる。
前に切込パルスＰが存在し、この切込パルスＰの存在に
よって等化パルス挿入期間中にパルス幅が狭い不用パル
スＰＸが発生しても、等化パルス挿入期間中は、この不
用パルスＰｘを正確にマスクして、正規の同期信号を取
出すことができる。よって誤動作のない同期信号抽出回
路を構成することとができる。
また、この発明による同期信号抽出回路は無調整で正常
に動作させることができ便利である。
に動作させることができ便利である。
第１図はこの発明の一実施例を示す接続図、第２図及び
第３図はこの発明の詳細な説明するための波形図、第４
図は高精細度テレビジョン方式に用いられる同期信号の
波形を説明するための波形図である。 １０ニスライス回路、２０：抽出回路、３０：不用パル
ス除去回路。
第３図はこの発明の詳細な説明するための波形図、第４
図は高精細度テレビジョン方式に用いられる同期信号の
波形を説明するための波形図である。 １０ニスライス回路、２０：抽出回路、３０：不用パル
ス除去回路。
Claims (1)
- （１）Ａ、３値パルス波形を持つ同期信号の上部を切除
するスライス回路と、 Ｂ、このスライス回路で取出された同期信号に含まれる
等化パルスを切除し、正規の水平同期周期を持つ水平同
期信号を抽出する水平同期信号抽出回路と、 Ｃ、等化パルス挿入区間に正規の同期信号の前縁及び等
化パルスの前縁に発生する幅が狭い不用パルスを除去す
る不用パルス除去回路と、 によって構成した同期信号抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165295A JPH0454772A (ja) | 1990-06-22 | 1990-06-22 | 同期信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165295A JPH0454772A (ja) | 1990-06-22 | 1990-06-22 | 同期信号抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454772A true JPH0454772A (ja) | 1992-02-21 |
Family
ID=15809617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165295A Pending JPH0454772A (ja) | 1990-06-22 | 1990-06-22 | 同期信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562413A2 (en) * | 1992-03-25 | 1993-09-29 | THOMSON multimedia | Circuit for synchronizing an on-screen-display (OSD) on a picture screen |
| US5303048A (en) * | 1992-03-25 | 1994-04-12 | Thomson Consumer Electronics S.A. | Circuit for synchronizing an on-screen display (OSD) on a picture screen |
-
1990
- 1990-06-22 JP JP2165295A patent/JPH0454772A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562413A2 (en) * | 1992-03-25 | 1993-09-29 | THOMSON multimedia | Circuit for synchronizing an on-screen-display (OSD) on a picture screen |
| US5303048A (en) * | 1992-03-25 | 1994-04-12 | Thomson Consumer Electronics S.A. | Circuit for synchronizing an on-screen display (OSD) on a picture screen |
| EP0562413A3 (en) * | 1992-03-25 | 1994-05-11 | Thomson Consumer Electronics | Circuit for synchronizing an on-screen-display (osd) on a picture screen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432559A (en) | Self-adjusting window circuit with timing control | |
| JPH0454772A (ja) | 同期信号抽出回路 | |
| KR950007417A (ko) | 디지탈 수직동기신호 분리장치 | |
| KR100190788B1 (ko) | 디지탈 동기화 장치 | |
| JPH0411410Y2 (ja) | ||
| GB2056823A (en) | Line scan circuit for crt display | |
| KR0152346B1 (ko) | 클럭 스위칭 회로 | |
| KR920009102B1 (ko) | 색신호처리 차단회로 | |
| KR100210715B1 (ko) | 화상표시 장치를 위한 동기장치 | |
| JPS5814791B2 (ja) | 抜き取りパルス発生装置 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JP2807337B2 (ja) | Ｃｃｄイメージセンサの駆動回路 | |
| KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
| KR100197125B1 (ko) | 화면 구동 장치 | |
| JP2605441B2 (ja) | 垂直期間パルス出力装置 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JPS6032380B2 (ja) | 垂直同期信号分離回路 | |
| KR0109253Y1 (ko) | 수평 동기 신호 분리회로 | |
| SU1221715A1 (ru) | Генератор импульсов | |
| JPS59191927A (ja) | 同期回路 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPS5943870B2 (ja) | カウンタ装置 | |
| JPH04150477A (ja) | 同期判定回路 | |
| JPH05181445A (ja) | 水平同期信号極性判別回路 |