JPH0454659A - 入出力チヤネルのポート選択方式 - Google Patents
入出力チヤネルのポート選択方式Info
- Publication number
- JPH0454659A JPH0454659A JP16405390A JP16405390A JPH0454659A JP H0454659 A JPH0454659 A JP H0454659A JP 16405390 A JP16405390 A JP 16405390A JP 16405390 A JP16405390 A JP 16405390A JP H0454659 A JPH0454659 A JP H0454659A
- Authority
- JP
- Japan
- Prior art keywords
- port
- input
- port address
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims description 25
- 238000010187 selection method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 9
- 108091006146 Channels Proteins 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータの周辺制御装置に係シ、特に入出
力チャネルのポート選択方式に関するものである。
力チャネルのポート選択方式に関するものである。
従来、入出力チャネルのポート選択は、複数個の入出力
チャネルがコンピュータの周辺制御装置にポートで接続
されておシ、周辺制御装置内のファームウェア−がポー
トを選択することによシ行われる。また、ポートの選択
は、周辺制御装置がいずれの入出力チャネルのポートを
も選択しておらず周辺制御装置が空き状態で、かつ、入
出力チャネルのチャネルプログラムの起動を期待する起
動指針の信号が上がっているときに実行する。また、起
動指針の信号の検索は、ポートに付けられたポートアド
レスの順に行われる。
チャネルがコンピュータの周辺制御装置にポートで接続
されておシ、周辺制御装置内のファームウェア−がポー
トを選択することによシ行われる。また、ポートの選択
は、周辺制御装置がいずれの入出力チャネルのポートを
も選択しておらず周辺制御装置が空き状態で、かつ、入
出力チャネルのチャネルプログラムの起動を期待する起
動指針の信号が上がっているときに実行する。また、起
動指針の信号の検索は、ポートに付けられたポートアド
レスの順に行われる。
つぎに、ポートアドレスを(0〜n)tでとした場合の
ポート選択のファームウェア−の70−チャートである
第2図を用いて説明する。
ポート選択のファームウェア−の70−チャートである
第2図を用いて説明する。
まず、ポート選択・チャネルプログラム実行のステップ
1010間は、チャネルプログラム実行中の入出力チャ
ネルのポートが選択されておシ、ポート選択Φチャネル
プログラム実行(ステップ101)が終了するとポート
の選択を終了する。そして、ポート選択・チャネルプロ
グラム実行のステップ101が行われていたポートアド
レスに「l」を加えるステップ102を実行し、ポート
アドレス>n(ステップ103参照)であれば、ポート
アドレス=Oのステップ104 を実行してポートア
ドレスを初期値にする。ここで、ポートアドレス>n(
ステップ103参照)でなければポートアドレスに「1
」を加えた値を用いる。
1010間は、チャネルプログラム実行中の入出力チャ
ネルのポートが選択されておシ、ポート選択Φチャネル
プログラム実行(ステップ101)が終了するとポート
の選択を終了する。そして、ポート選択・チャネルプロ
グラム実行のステップ101が行われていたポートアド
レスに「l」を加えるステップ102を実行し、ポート
アドレス>n(ステップ103参照)であれば、ポート
アドレス=Oのステップ104 を実行してポートア
ドレスを初期値にする。ここで、ポートアドレス>n(
ステップ103参照)でなければポートアドレスに「1
」を加えた値を用いる。
つぎに、加えられたポートアドレスの起動指針の信号を
見るステップ105を実行し、信号が上がっているステ
ップ106 でなければ、そ0ポートの入出力チャネル
のチャネルプログラムの起動は期待されていないため、
次のポートの7ドレスの起動指針の信号を見るために、
ポートアドレスに「1」を加えるステップ102を実行
し、起動指針の信号が上がっているポートを検出するま
で、順にポートの起動指針の検索をする。そして、信号
が上がっているステップ106 であれば、そのポート
の入出力チャネルのチャネルプログラムの起動は期待さ
れているため、ポート選択・チャネルプログラム実行の
ステップ101をするのである。
見るステップ105を実行し、信号が上がっているステ
ップ106 でなければ、そ0ポートの入出力チャネル
のチャネルプログラムの起動は期待されていないため、
次のポートの7ドレスの起動指針の信号を見るために、
ポートアドレスに「1」を加えるステップ102を実行
し、起動指針の信号が上がっているポートを検出するま
で、順にポートの起動指針の検索をする。そして、信号
が上がっているステップ106 であれば、そのポート
の入出力チャネルのチャネルプログラムの起動は期待さ
れているため、ポート選択・チャネルプログラム実行の
ステップ101をするのである。
このように、各ステップ101,102・拳・106に
おいてはそれぞれ所定の処理を実行する。
おいてはそれぞれ所定の処理を実行する。
上述した従来の入出力チャネルのポート選択方式では、
入出力チャネルの起動指針をポートアドレスの順に検索
するため、チャネルプログラムの起動の期待である起動
指針の時間的な立ち上がり順にポートアドレスが選択さ
れず、チャネルプログラムの起動が遅れることがある。
入出力チャネルの起動指針をポートアドレスの順に検索
するため、チャネルプログラムの起動の期待である起動
指針の時間的な立ち上がり順にポートアドレスが選択さ
れず、チャネルプログラムの起動が遅れることがある。
具体的な例を、第3図のポートが4ポートの場合の起動
指針と実行中のチャネルプログラムのポートのタイムチ
ャートで説明する。
指針と実行中のチャネルプログラムのポートのタイムチ
ャートで説明する。
第3図(2K)に示すポートO,(b)に示すポート1
゜(c)に示すポート2.(イ)に示すポート3はそれ
ぞれの入出力チャネルのポートのポートアドレスの起動
指針の信号のタイムチャートで、第3図(e)に示す実
行中のチャネルプログラムのポートが選択されているポ
ートを表しているタイムチャートである。
゜(c)に示すポート2.(イ)に示すポート3はそれ
ぞれの入出力チャネルのポートのポートアドレスの起動
指針の信号のタイムチャートで、第3図(e)に示す実
行中のチャネルプログラムのポートが選択されているポ
ートを表しているタイムチャートである。
まず、タイムチャートの始めは第3図(e)K示す実行
中のチャネルプログラムのポートにおけるポート3チヤ
ネルプログラムの実行21が実行中であシ、終了以前に
第3図Cb)に示すポート1の起動指針の信号が上がる
(第3図(b)の22参照)。そして、第3図(e)に
示す実行中のチャネルプログラムのポートにおけるポー
ト3チヤネルプログラムの実行21が終了すると、周辺
制御装置内のファームウェアが次のポートである第3図
葎)に示すポー)0の起動指針の信号を見るが、このポ
ート0の起動i針O(1号が上がっていない(第3図(
1)の23参照)ため、第3図(b)に示すポート1の
起動指針の信号を見る。この第3図伽)に示すポート1
の起動指針の信号が上がっているのでポート1を選択し
、第3図(e)に示す実行中のチャネルプログラムのポ
ートにおけるポート1チヤネルプログラムの実行24を
する。
中のチャネルプログラムのポートにおけるポート3チヤ
ネルプログラムの実行21が実行中であシ、終了以前に
第3図Cb)に示すポート1の起動指針の信号が上がる
(第3図(b)の22参照)。そして、第3図(e)に
示す実行中のチャネルプログラムのポートにおけるポー
ト3チヤネルプログラムの実行21が終了すると、周辺
制御装置内のファームウェアが次のポートである第3図
葎)に示すポー)0の起動指針の信号を見るが、このポ
ート0の起動i針O(1号が上がっていない(第3図(
1)の23参照)ため、第3図(b)に示すポート1の
起動指針の信号を見る。この第3図伽)に示すポート1
の起動指針の信号が上がっているのでポート1を選択し
、第3図(e)に示す実行中のチャネルプログラムのポ
ートにおけるポート1チヤネルプログラムの実行24を
する。
そして、このポート1チヤネルプログ2ムの実行24が
実行開始直後に第3図(a>に示すポート0の起動指針
の信号が上がる(第3図(−の25参照)。
実行開始直後に第3図(a>に示すポート0の起動指針
の信号が上がる(第3図(−の25参照)。
その後、第3図(・)に示す実行中のチャネルグログラ
ムのポートにおけるポート1チヤネルプログラムの実行
24が終了直前に第3図(c)に示すポート2の起動指
針の信号が上がる(第3図(c)の26参照)が起こり
、第3図(e)に示す実行中のチャネルプログラムのポ
ートにおけるポート1チヤネルプログラムの実行24が
終了後、次のポートである第3図(C)に示すポート2
の起動指針の信号を見る。このポート2の起動指針の信
号が上がっているので、ボー)2’t−選択し、第3図
(e)に示す実行中のチャネルプログラムのポートにお
けるポート2チヤネルプログラムの実行27をする。こ
のポート2チヤネルプログラムの実行27中に第3図(
d)に示すポート3の起動指針の信号が上がる(1g3
図(d)の28参照)が起ζシ、第3図(・)に示す実
行中のチャネルプログラムのポートにおけるポート3チ
ヤネルプログ2ムの実行29が終了後、次のポートであ
るポート0の起動指針の信号を見る。第3図()に示す
ポート0の起動指針の信号が上がっているので、ポート
0を選択し、ポート0チヤネルプログラムの実行する。
ムのポートにおけるポート1チヤネルプログラムの実行
24が終了直前に第3図(c)に示すポート2の起動指
針の信号が上がる(第3図(c)の26参照)が起こり
、第3図(e)に示す実行中のチャネルプログラムのポ
ートにおけるポート1チヤネルプログラムの実行24が
終了後、次のポートである第3図(C)に示すポート2
の起動指針の信号を見る。このポート2の起動指針の信
号が上がっているので、ボー)2’t−選択し、第3図
(e)に示す実行中のチャネルプログラムのポートにお
けるポート2チヤネルプログラムの実行27をする。こ
のポート2チヤネルプログラムの実行27中に第3図(
d)に示すポート3の起動指針の信号が上がる(1g3
図(d)の28参照)が起ζシ、第3図(・)に示す実
行中のチャネルプログラムのポートにおけるポート3チ
ヤネルプログ2ムの実行29が終了後、次のポートであ
るポート0の起動指針の信号を見る。第3図()に示す
ポート0の起動指針の信号が上がっているので、ポート
0を選択し、ポート0チヤネルプログラムの実行する。
以上の例では、起動指針の信号はボルト1→ポート0→
ポート2→ポート3の順で上がるのに対し、チャネルプ
ログラムの実行はポート1→ポート2→ポート3→ポー
トOの順で実行され、入出力チャネルの起動指針の発生
し次順に、ポートアドレス選択せず、ボー)0のチャネ
ルプログラムの実行が、遅れが生じる。
ポート2→ポート3の順で上がるのに対し、チャネルプ
ログラムの実行はポート1→ポート2→ポート3→ポー
トOの順で実行され、入出力チャネルの起動指針の発生
し次順に、ポートアドレス選択せず、ボー)0のチャネ
ルプログラムの実行が、遅れが生じる。
このことによシ、前述した従来の入出力チャネルのポー
ト選択方式では、システム全体のスループットを低下さ
せるという課題があった。
ト選択方式では、システム全体のスループットを低下さ
せるという課題があった。
本発明の入出力チャネルのポート選択方式は、ポートア
ドレスの重複した記憶を防ぐためのラッチ回路と、この
ラッチ回路の出力を入力とし起動指針信号線のポートア
ドレスを生成するポートアドレス生成回路と、入出力チ
ャネルの起動指針の発生した順に、上記ポートアドレス
生成回路で生成したポートアドレスを記憶するFIFO
と、新たに起動指針を期待するために上記ラッチ回路を
リセットする回路を備えてなるものである。
ドレスの重複した記憶を防ぐためのラッチ回路と、この
ラッチ回路の出力を入力とし起動指針信号線のポートア
ドレスを生成するポートアドレス生成回路と、入出力チ
ャネルの起動指針の発生した順に、上記ポートアドレス
生成回路で生成したポートアドレスを記憶するFIFO
と、新たに起動指針を期待するために上記ラッチ回路を
リセットする回路を備えてなるものである。
本発明においては、入出力チャネルの起動指針の発生し
た順にポートアドレスを記憶する。
た順にポートアドレスを記憶する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、11−1.11−2 ・・・11−nはポ
ートアドレスの重複した記憶を防ぐためのラッチ回路、
12−1.12−2 e” 12−nはこのラッチ回路
11−1.11−2”* 11−nの各出力をそれぞれ
入力とし起動指針信号線のポートアドレスを生成するポ
ートアドレス生成回路、13は入出力チャネルの起動指
針の発生した順に、ポートアドレス生成回路12−1〜
12−nで生成したポートアドレスを記憶するFIFO
(7アーストイン・ファーストアウト)、14はデコー
ダー回路で、このデコーダー回路14は新たに起動指針
を期待するためにラッチ回路11−1〜11−n をリ
セットする回路を構成している。15はポートアドレス
レジスタで、このポートアドレスレジスタ15の出力は
デコーダー回路14に供給されるように構成されている
。
ートアドレスの重複した記憶を防ぐためのラッチ回路、
12−1.12−2 e” 12−nはこのラッチ回路
11−1.11−2”* 11−nの各出力をそれぞれ
入力とし起動指針信号線のポートアドレスを生成するポ
ートアドレス生成回路、13は入出力チャネルの起動指
針の発生した順に、ポートアドレス生成回路12−1〜
12−nで生成したポートアドレスを記憶するFIFO
(7アーストイン・ファーストアウト)、14はデコー
ダー回路で、このデコーダー回路14は新たに起動指針
を期待するためにラッチ回路11−1〜11−n をリ
セットする回路を構成している。15はポートアドレス
レジスタで、このポートアドレスレジスタ15の出力は
デコーダー回路14に供給されるように構成されている
。
つぎにこの第1図に示す実施例の動作を説明する。
まず、起動指針信号線aは各ポートに接続されている入
出力チャネルの起動指針の信号線であシ、各ポートに一
本ずつ存在する。そして、この起動指針信号Jlaによ
多信号が入力されると、ラッチ回路11でラッチされ、
重複したポー)(D(1号入力を受1付けないようにす
る。そして、このラッチ回路11から出力された信号は
ポートアドレス生成回路12に入力され、起動指針信号
線aのポートアドレスを生成して、PIF013に出力
され、ポートアドレスを発生順に記憶して、データ・バ
スCを使って周辺制御装置内のファームウェア−が入出
力チャネルの起動指針発生順にポートアドレスを呼び出
す。
出力チャネルの起動指針の信号線であシ、各ポートに一
本ずつ存在する。そして、この起動指針信号Jlaによ
多信号が入力されると、ラッチ回路11でラッチされ、
重複したポー)(D(1号入力を受1付けないようにす
る。そして、このラッチ回路11から出力された信号は
ポートアドレス生成回路12に入力され、起動指針信号
線aのポートアドレスを生成して、PIF013に出力
され、ポートアドレスを発生順に記憶して、データ・バ
スCを使って周辺制御装置内のファームウェア−が入出
力チャネルの起動指針発生順にポートアドレスを呼び出
す。
つぎに、周辺制御装置内のファームウェア−は、ポート
アドレスレジスター15を設定するととKよシ、デコー
ダー回路14を通ル、リセット信号線すを使って、各ポ
ートのラッチ回路11をリセットする。リセットするこ
とによυ、新たに起動指針信号線息による信号が入力を
期待する。
アドレスレジスター15を設定するととKよシ、デコー
ダー回路14を通ル、リセット信号線すを使って、各ポ
ートのラッチ回路11をリセットする。リセットするこ
とによυ、新たに起動指針信号線息による信号が入力を
期待する。
以上説明したように本発明は、入出力チャネルの起動指
針の発生した順に、ポートアドレスを記憶することによ
シ、期待順チャネルプログ2ムを実行できるため、チャ
ネルプログラムの競合による起動指針とチャネルプログ
ラムの実行の順序の不一致のよる遅れが生じないので、
システム全体のスループットを向上させることができる
効果がある。
針の発生した順に、ポートアドレスを記憶することによ
シ、期待順チャネルプログ2ムを実行できるため、チャ
ネルプログラムの競合による起動指針とチャネルプログ
ラムの実行の順序の不一致のよる遅れが生じないので、
システム全体のスループットを向上させることができる
効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
ポートアドレスを(0=n)までとじ九場合のポート選
択のファームウェア−のフローチャート、第3図はポー
トが4ポートの場合の起動指針と実行中のチャネルプロ
グラムのポートのタイムチャートである。 11−1〜11−n@1111・ラッチ回路、12−1
〜12−n・・・・ポートアドレス生成回路、13・・
・・FIFO114・・・・デコーダー回路。 特許出願人 日本電気株式会社 代 理 人 山 川 政 樹 第 図
ポートアドレスを(0=n)までとじ九場合のポート選
択のファームウェア−のフローチャート、第3図はポー
トが4ポートの場合の起動指針と実行中のチャネルプロ
グラムのポートのタイムチャートである。 11−1〜11−n@1111・ラッチ回路、12−1
〜12−n・・・・ポートアドレス生成回路、13・・
・・FIFO114・・・・デコーダー回路。 特許出願人 日本電気株式会社 代 理 人 山 川 政 樹 第 図
Claims (1)
- ポートアドレスの重複した記憶を防ぐためのラッチ回
路と、このラッチ回路の出力を入力とし起動指針信号線
のポートアドレスを生成するポートアドレス生成回路と
、入出力チャネルの起動指針の発生した順に、前記ポー
トアドレス生成回路で生成したポートアドレスを記憶す
るFIFOと、新たに起動指針を期待するために前記ラ
ッチ回路をリセツトする回路を備えてなることを特徴と
する入出力チャネルのポート選択方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16405390A JPH0454659A (ja) | 1990-06-25 | 1990-06-25 | 入出力チヤネルのポート選択方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16405390A JPH0454659A (ja) | 1990-06-25 | 1990-06-25 | 入出力チヤネルのポート選択方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0454659A true JPH0454659A (ja) | 1992-02-21 |
Family
ID=15785899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16405390A Pending JPH0454659A (ja) | 1990-06-25 | 1990-06-25 | 入出力チヤネルのポート選択方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0454659A (ja) |
-
1990
- 1990-06-25 JP JP16405390A patent/JPH0454659A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212662A (en) | Floating point arithmetic two cycle data flow | |
US20050223204A1 (en) | Data processing apparatus adopting pipeline processing system and data processing method used in the same | |
US7080239B2 (en) | Loop control circuit and loop control method | |
JP2513417B2 (ja) | 情報処理装置 | |
USRE39252E1 (en) | Instruction dependent clock scheme | |
JP2002163127A (ja) | トレース制御回路 | |
JPH04245324A (ja) | 演算装置 | |
JPH0454659A (ja) | 入出力チヤネルのポート選択方式 | |
US6981130B2 (en) | Forwarding the results of operations to dependent instructions more quickly via multiplexers working in parallel | |
JP2000058615A (ja) | 複数のウエハーの同時処理方法 | |
JP2000010779A (ja) | デジタル信号処理装置 | |
JP2929980B2 (ja) | 情報処理装置 | |
CN110888815A (zh) | 应用程序的测试方法、装置、设备和存储介质 | |
JPH04251331A (ja) | 情報処理装置 | |
JP3825709B2 (ja) | パイプライン処理方法及びプロセッサ装置 | |
JPS5947651A (ja) | プログラム制御装置 | |
JPH10320242A (ja) | アプリケーションタスクの検査方法 | |
JPS6057436A (ja) | 演算処理装置 | |
JP5848553B2 (ja) | ソフトウェア解析装置及びプログラム | |
JP3621539B2 (ja) | リアルタイム・データ・バッファ装置 | |
CN117909266A (zh) | 数据选择方法、装置、电路及设备 | |
JPH0561717A (ja) | プログラムデバツグ装置 | |
JP3366235B2 (ja) | データ読み出し制御装置 | |
JPH0778076A (ja) | プログラム自動生成装置 | |
KR100217384B1 (ko) | 인터럽트 제어장치와 그 제어방법 |