JPH0454091A - コンバーゼンス回路 - Google Patents
コンバーゼンス回路Info
- Publication number
- JPH0454091A JPH0454091A JP2165002A JP16500290A JPH0454091A JP H0454091 A JPH0454091 A JP H0454091A JP 2165002 A JP2165002 A JP 2165002A JP 16500290 A JP16500290 A JP 16500290A JP H0454091 A JPH0454091 A JP H0454091A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control signal
- signal
- correction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
投写形プロジェクションテレビ、高精細カラーモニタ等
のコンバーゼンス回路に関する。
のコンバーゼンス回路に関する。
多管式ビデオプロジェクタ及び高精細カラーモニタ等に
おいて、各ＣＲＴあるいは各電子銃が作り出す映像を高
精度で重ね合わすために、第４図に示す、複合同期信号
２１を入力し映像信号に同期した補正波形信号を出力す
る補正波形発生回路１３と、同補正波形信号を電流に変
換しコンバーゼンスヨーク９に電流を流す差動増幅器７
及び電流検出用抵抗１０からなる電圧電流変換回路とで
構成するコンバーゼンス回路が用いられる。しかし、電
源投入後回路を構成する素子の温度変化により補正波形
信号４０あるいは電圧電流変換出力４Ｉに変動を生じ、
映像の重さなり（コンバーゼンス）のずれとして再現さ
れ画質の劣化となる。
おいて、各ＣＲＴあるいは各電子銃が作り出す映像を高
精度で重ね合わすために、第４図に示す、複合同期信号
２１を入力し映像信号に同期した補正波形信号を出力す
る補正波形発生回路１３と、同補正波形信号を電流に変
換しコンバーゼンスヨーク９に電流を流す差動増幅器７
及び電流検出用抵抗１０からなる電圧電流変換回路とで
構成するコンバーゼンス回路が用いられる。しかし、電
源投入後回路を構成する素子の温度変化により補正波形
信号４０あるいは電圧電流変換出力４Ｉに変動を生じ、
映像の重さなり（コンバーゼンス）のずれとして再現さ
れ画質の劣化となる。
本発明は上記従来例に鑑みてなされたもので、電源投入
後等の温度変化による回路の直流変動を抑圧し、コンバ
ーゼンスのずれを軽減することで総合画質の改善を図る
ことを目的とする。
後等の温度変化による回路の直流変動を抑圧し、コンバ
ーゼンスのずれを軽減することで総合画質の改善を図る
ことを目的とする。
本発明は、映像の重ね合わせに影響しない垂直帰線期間
に一定レベルの補正信号を出力し、同補正信号の変換電
流を生成し、前記補正信号の直流レベルに前記変換電流
相当の直流電位分を帰還することで温度変化による回路
の直流変動を抑圧することに特徴がある。
に一定レベルの補正信号を出力し、同補正信号の変換電
流を生成し、前記補正信号の直流レベルに前記変換電流
相当の直流電位分を帰還することで温度変化による回路
の直流変動を抑圧することに特徴がある。
第１図に示すように、同期信号２１人力の制御信号発生
器１と補正波形発生回路１３と加算器１６とコンバーゼ
ンスヨーク９に補正電流４１を流す差動増幅器７及び電
流検出用抵抗１０からなる電圧電流変換回路とサンプル
ホールド回路８との回路構成からなり、切換スイッチ１
５は補正波形発生回路１３出力の補正波形信号３８を制
御信号発生器１出力の切換信号３６により垂直帰線期間
■おを０レベルとする補正信号３９（第２図）として出
力する。サンプルホールド回路８は制御信号発生器ｌ出
力のサンプルホールド制御信号３７により電流検出用抵
抗１゜の電流検出信号４２の垂直帰線期間■、の電流値
を取り出し、低域通過フィルタＩ４を介して直流変動検
出信号４４として前記切換スイッチ１５出力の補正信号
３９に対して減算するよう加算器１６に入力し、同加算
器１６出力の変動分を補正した補正信号４０による差動
増幅器７出力の補正電流４１をコンバーゼンスヨーク９
に供給する負帰還回路として動作する。
器１と補正波形発生回路１３と加算器１６とコンバーゼ
ンスヨーク９に補正電流４１を流す差動増幅器７及び電
流検出用抵抗１０からなる電圧電流変換回路とサンプル
ホールド回路８との回路構成からなり、切換スイッチ１
５は補正波形発生回路１３出力の補正波形信号３８を制
御信号発生器１出力の切換信号３６により垂直帰線期間
■おを０レベルとする補正信号３９（第２図）として出
力する。サンプルホールド回路８は制御信号発生器ｌ出
力のサンプルホールド制御信号３７により電流検出用抵
抗１゜の電流検出信号４２の垂直帰線期間■、の電流値
を取り出し、低域通過フィルタＩ４を介して直流変動検
出信号４４として前記切換スイッチ１５出力の補正信号
３９に対して減算するよう加算器１６に入力し、同加算
器１６出力の変動分を補正した補正信号４０による差動
増幅器７出力の補正電流４１をコンバーゼンスヨーク９
に供給する負帰還回路として動作する。
第３図のディジタル処理回路は、同期信号２１人力の制
御信号発生器ｌとカウンタ２、メモリ３、Ｄ／Ａ変換器
５、低域通過フィルタ６からなるディジタル発振器とコ
ンバーゼンスヨーク９に補正電流４１を流す差動増幅器
７及び電流検出用抵抗ｉ。
御信号発生器ｌとカウンタ２、メモリ３、Ｄ／Ａ変換器
５、低域通過フィルタ６からなるディジタル発振器とコ
ンバーゼンスヨーク９に補正電流４１を流す差動増幅器
７及び電流検出用抵抗ｉ。
からなる電圧を流変換回路とサンプルホールド回路８と
マイクロコンピュータ４との回路構成がらなり、同ディ
ジタル発振器はメモリ３に書き込まれたデータにより補
正信号４０（第２図）を前記電圧電流変換回路に接続す
る。サンプルホールド回路８は前記制御信号発生器１出
力のサンプルホールド制御信号２４により電流検出用抵
抗１０の電流検出信号４２の垂直帰線期間■８の電流値
を取り出し、Ａ／Ｄ変換器１１を介してディジタルの直
流変動検出データ３２とする。マイクロコンピュータ４
は前記制御信号発生器１出力の割り込み信号２３のタイ
ミングにより垂直周期（１■）で前記直流変動検出デー
タ３２を取り込み、同データ値に応じて負帰還する形で
メモリ３のデータを加減算する。
マイクロコンピュータ４との回路構成がらなり、同ディ
ジタル発振器はメモリ３に書き込まれたデータにより補
正信号４０（第２図）を前記電圧電流変換回路に接続す
る。サンプルホールド回路８は前記制御信号発生器１出
力のサンプルホールド制御信号２４により電流検出用抵
抗１０の電流検出信号４２の垂直帰線期間■８の電流値
を取り出し、Ａ／Ｄ変換器１１を介してディジタルの直
流変動検出データ３２とする。マイクロコンピュータ４
は前記制御信号発生器１出力の割り込み信号２３のタイ
ミングにより垂直周期（１■）で前記直流変動検出デー
タ３２を取り込み、同データ値に応じて負帰還する形で
メモリ３のデータを加減算する。
〔実施例〕
第１図にアナログ処理の回路を示す。複合同期信号２１
を各種制御信号３５．３６．３７を出力する制御信号発
生器１に接続し、同制御信号発生器１出力の制御信号３
５を補正波形発生回路１３に接続し、同補正波形発生回
路１３出力の補正波形信号３８を前記制御信号発生器１
出力の制御信号３６を切換制御信号とする入力の一端を
接地した切換スイッチ１５の他端入力に接続する。切換
スイッチ１５は入力の補正波形信号３８を制御信号３６
により垂直帰線期間■。
を各種制御信号３５．３６．３７を出力する制御信号発
生器１に接続し、同制御信号発生器１出力の制御信号３
５を補正波形発生回路１３に接続し、同補正波形発生回
路１３出力の補正波形信号３８を前記制御信号発生器１
出力の制御信号３６を切換制御信号とする入力の一端を
接地した切換スイッチ１５の他端入力に接続する。切換
スイッチ１５は入力の補正波形信号３８を制御信号３６
により垂直帰線期間■。
をＯレベルとする第２図の補正信号３９として加算器１
６に出力する。加算器１６出力゛の補正信号４０をコン
バーゼンスヨーク９に補正電流４１を供給する差動増幅
器７と電流検出用抵抗１０との電圧電流変換回路に接続
し、同電圧電流変換回路の電流検出用抵抗１０出力の電
流検出信号４２をサンプルホールド回路８に接続する。
６に出力する。加算器１６出力゛の補正信号４０をコン
バーゼンスヨーク９に補正電流４１を供給する差動増幅
器７と電流検出用抵抗１０との電圧電流変換回路に接続
し、同電圧電流変換回路の電流検出用抵抗１０出力の電
流検出信号４２をサンプルホールド回路８に接続する。
サンプルホールド回路８は前記制御信号発生器ｌ出力の
制御信号３７により電流検出信号４２の垂直帰線期間■
、の電流値を取り出し、垂直走査期間中低域通過フィル
タ１４を通して直流変位変動検出信号４４として前記加
算器１６の他方の入力に接続する。差動増幅器７とコン
バーゼンスヨーク９と電流検出用抵抗１０とからなる電
圧電流変換回路は補正信号３９から直流変動検出信号４
４を減算した加算器１６出力の補正信号４０を入力とし
てコンバーゼンスヨーク９の補正電流４１を得る。
制御信号３７により電流検出信号４２の垂直帰線期間■
、の電流値を取り出し、垂直走査期間中低域通過フィル
タ１４を通して直流変位変動検出信号４４として前記加
算器１６の他方の入力に接続する。差動増幅器７とコン
バーゼンスヨーク９と電流検出用抵抗１０とからなる電
圧電流変換回路は補正信号３９から直流変動検出信号４
４を減算した加算器１６出力の補正信号４０を入力とし
てコンバーゼンスヨーク９の補正電流４１を得る。
従って、回路素子の温度変化等による直流変動は直流変
動検出信号４４に現れ電圧電流変換回路に負帰還される
ので、結果として直流変動を抑圧することになる。
動検出信号４４に現れ電圧電流変換回路に負帰還される
ので、結果として直流変動を抑圧することになる。
第３図にディジタル処理の回路を示す。複合同期信号２
１を各種制御信号２２，２３．２４を出力する制御信号
発生器１に接続し、開制御信号発生Ｉｆ出力の制御信号
２２をカウンタ２に接続し、同カウンタ２出力信号２５
をメモリ３に接続し、同メモリ３出力の補正データ２６
をＤ／Ａ変換器５に接続し、同Ｄ／Ａ変換器５は前記メ
モリ３に書き込まれたデータをアナログ化し低域通過フ
ィルタ６を介して第２図の補正信号４０を差動増幅器７
とコンバーゼンスヨーク９と電流検出用抵抗１０とから
なる電圧電流変換回路に接続し、同電圧電流変換回路出
力の電流検出信号４２をサンプルホールド回路８に接続
する。また、サンプルホールド回路８は前記制御信号発
生器１出力の制御信号２４により電流検出信号４２の垂
直帰線期間■８の電流値を取り出し、Ａ／Ｄ変換器１１
を通して直流電位変動検出データ３２をディジタルデー
タとしてマイクロコンピュータ４に接続する。マイクロ
コンピュータ４は前記制御信号発生器１出力の割り込み
用制御信号２３のタイミングの垂直周期（１■）で直流
変動検出データ３２を取り込み、同データ値に応じて負
帰還する形でメモリ３のデータを加減算する。従って、
Ｄ／Ａ変換器５、低域通過フィルタ６、及び差動増幅器
７、コンバーゼンスヨーク９、電流検出用抵抗１０で構
成する電圧電流変換回路の直流変動を抑圧し、温度変化
によるコンバーゼンスのずれを補償する。
１を各種制御信号２２，２３．２４を出力する制御信号
発生器１に接続し、開制御信号発生Ｉｆ出力の制御信号
２２をカウンタ２に接続し、同カウンタ２出力信号２５
をメモリ３に接続し、同メモリ３出力の補正データ２６
をＤ／Ａ変換器５に接続し、同Ｄ／Ａ変換器５は前記メ
モリ３に書き込まれたデータをアナログ化し低域通過フ
ィルタ６を介して第２図の補正信号４０を差動増幅器７
とコンバーゼンスヨーク９と電流検出用抵抗１０とから
なる電圧電流変換回路に接続し、同電圧電流変換回路出
力の電流検出信号４２をサンプルホールド回路８に接続
する。また、サンプルホールド回路８は前記制御信号発
生器１出力の制御信号２４により電流検出信号４２の垂
直帰線期間■８の電流値を取り出し、Ａ／Ｄ変換器１１
を通して直流電位変動検出データ３２をディジタルデー
タとしてマイクロコンピュータ４に接続する。マイクロ
コンピュータ４は前記制御信号発生器１出力の割り込み
用制御信号２３のタイミングの垂直周期（１■）で直流
変動検出データ３２を取り込み、同データ値に応じて負
帰還する形でメモリ３のデータを加減算する。従って、
Ｄ／Ａ変換器５、低域通過フィルタ６、及び差動増幅器
７、コンバーゼンスヨーク９、電流検出用抵抗１０で構
成する電圧電流変換回路の直流変動を抑圧し、温度変化
によるコンバーゼンスのずれを補償する。
以上のように本発明は、映像の重ね合わせに影響しない
垂直帰線期間に一定レベルの補正信号を出力し、同補正
信号の変換電流を検出し、前記補正信号の直流レベルに
負帰還することで温度変化による電圧電流変換回路等の
直流変動を抑圧し、コンバーゼンスのずれを補償するこ
とで総合画質の改善を図ることができる。
垂直帰線期間に一定レベルの補正信号を出力し、同補正
信号の変換電流を検出し、前記補正信号の直流レベルに
負帰還することで温度変化による電圧電流変換回路等の
直流変動を抑圧し、コンバーゼンスのずれを補償するこ
とで総合画質の改善を図ることができる。
第１図は本発明の一実施例を示すコンバーゼンス回路の
ブロック図、第２図は同第１図または第３図の説明のた
めの補正信号波形図、第３図はディジタル処理による他
の実施例を示すコンバーゼンス回路のブロック図、第４
図は従来のコンバーゼンス回路の基本ブロック図である
。 １は制御信号発生回路、２はカウンタ、３はメモリ、４
はマイクロコンピュータ、５はディジタル／アナログ変
換器、６，１４は低域通過フィルタ、７は差動増幅器、
８はサンプルホールド回路、９はコンバーゼンスヨーク
、１０は電流検出用抵抗、１１はアナログ／ディジタル
変換器、１３は補正波形発生回路、１５はスイッチ、１
６は加算器、２１は複合同期信号、２２，２３，２４，
３５，３６．３７は制御信号、２６は補正データ、３２
は直流電位変動検出データ、３８は補正波形信号、３９
．４０は補正信号、補正電流、４２は電流検出信号、４
４は直流電位変動検出信号である。 特許出願人 株式会社富士通ゼネラル 第２図
ブロック図、第２図は同第１図または第３図の説明のた
めの補正信号波形図、第３図はディジタル処理による他
の実施例を示すコンバーゼンス回路のブロック図、第４
図は従来のコンバーゼンス回路の基本ブロック図である
。 １は制御信号発生回路、２はカウンタ、３はメモリ、４
はマイクロコンピュータ、５はディジタル／アナログ変
換器、６，１４は低域通過フィルタ、７は差動増幅器、
８はサンプルホールド回路、９はコンバーゼンスヨーク
、１０は電流検出用抵抗、１１はアナログ／ディジタル
変換器、１３は補正波形発生回路、１５はスイッチ、１
６は加算器、２１は複合同期信号、２２，２３，２４，
３５，３６．３７は制御信号、２６は補正データ、３２
は直流電位変動検出データ、３８は補正波形信号、３９
．４０は補正信号、補正電流、４２は電流検出信号、４
４は直流電位変動検出信号である。 特許出願人 株式会社富士通ゼネラル 第２図
Claims (3)
- （１）プロジェクションテレビ等において、映像の垂直
帰線期間一定レベルの信号を出力するコンバーゼンス補
正波形発生回路と垂直帰線期間のみコンバーゼンス補正
出力電流を検出する回路とを有し、その検出値を前記補
正波形発生回路の補正信号に帰還してコンバーゼンス出
力電流の直流変動を抑圧することを特徴とするコンバー
ゼンス回路。 - （２）複合同期信号を制御信号発生回路に接続し、同制
御信号発生回路出力の補正波形用制御信号を補正波形発
生回路に接続し、同補正波形発生回路出力を前記制御信
号発生回路出力の制御信号を切り換え用制御信号とする
スイッチの入力端子に接続し、同切換スイッチの出力端
子を加算器入力に接続し、同加算器出力を差動増幅器の
入力端子に接続し、同差動増幅器出力をコンバーゼンス
ヨークを介して電流検出用抵抗で接地し、同抵抗の検出
信号を前記制御信号発生回路出力のホールド用制御信号
入力のサンプルホールド回路と前記誤差増幅器の他方の
反転入力端子とに接続し、同サンプルホールド回路出力
を低域通過フィルタを介して前記加算器の他方の入力端
子に帰還してなる請求項（１）記載のコンバーゼンス回
路。 - （３）複合同期信号を制御信号発生回路に接続し、同制
御信号発生回路出力の制御信号をカウンタ回路を介して
メモリに接続し、同メモリ出力の補正データをＤ／Ａ変
換器を介して差動増幅器の入力端子に接続し、同差動増
幅器出力をコンバーゼンスヨークを介して電流検出用抵
抗で接地し、同抵抗の検出信号を前記制御信号発生回路
出力のホールド用制御信号入力のサンプルホールド回路
と前記誤差増幅器の他方の反転入力端子とに接続し、同
サンプルホールド回路出力をＡ／Ｄ変換器を介して前記
制御信号発生回路出力の割り込み信号入力のマイクロコ
ンピュータに接続し、同マイクロコンピュータ出力を前
記メモリに帰還してなる請求項（１）記載のコンバーゼ
ンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165002A JPH0454091A (ja) | 1990-06-21 | 1990-06-21 | コンバーゼンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165002A JPH0454091A (ja) | 1990-06-21 | 1990-06-21 | コンバーゼンス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454091A true JPH0454091A (ja) | 1992-02-21 |
Family
ID=15803981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165002A Pending JPH0454091A (ja) | 1990-06-21 | 1990-06-21 | コンバーゼンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454091A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0932309A2 (en) * | 1998-01-21 | 1999-07-28 | Deutsche Thomson-Brandt Gmbh | Method and device for convergence correction in a television receiver |
| EP1061733A1 (en) * | 1999-06-18 | 2000-12-20 | Deutsche Thomson-Brandt Gmbh | Circuit for correction of deflection erros in a television set |
| EP1565005A1 (en) * | 2004-02-12 | 2005-08-17 | Lg Electronics Inc. | Convergence control apparatus for video display |
-
1990
- 1990-06-21 JP JP2165002A patent/JPH0454091A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0932309A2 (en) * | 1998-01-21 | 1999-07-28 | Deutsche Thomson-Brandt Gmbh | Method and device for convergence correction in a television receiver |
| EP0932309A3 (en) * | 1998-01-21 | 2003-08-27 | Deutsche Thomson-Brandt Gmbh | Method and device for convergence correction in a television receiver |
| EP1420596A2 (en) * | 1998-01-21 | 2004-05-19 | Deutsche Thomson-Brandt Gmbh | Method and device for convergence correction in a television receiver |
| EP1420596A3 (en) * | 1998-01-21 | 2006-01-04 | Deutsche Thomson-Brandt Gmbh | Method and device for convergence correction in a television receiver |
| EP1061733A1 (en) * | 1999-06-18 | 2000-12-20 | Deutsche Thomson-Brandt Gmbh | Circuit for correction of deflection erros in a television set |
| JP2001045321A (ja) * | 1999-06-18 | 2001-02-16 | Deutsche Thomson Brandt Gmbh | テレビジョン装置の偏向誤差補正回路 |
| EP1565005A1 (en) * | 2004-02-12 | 2005-08-17 | Lg Electronics Inc. | Convergence control apparatus for video display |
| US7199533B2 (en) | 2004-02-12 | 2007-04-03 | Lg Electronics Inc. | Convergence control apparatus for video display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191061B1 (ko) | 영상신호의 살색재생회로 | |
| JPH0358237B2 (ja) | ||
| JPH0346632Y2 (ja) | ||
| JPH0454091A (ja) | コンバーゼンス回路 | |
| GB2106746A (en) | Tv signal processing | |
| JPS6212717B2 (ja) | ||
| US5396296A (en) | Video feedback matching circuit and method therefor | |
| US6362579B1 (en) | Circuit for correction of deflection errors in a television display | |
| JP3625296B2 (ja) | コンバーゼンス補正回路 | |
| US4977460A (en) | Video signal reproducing apparatus having setup level elimination | |
| JPH11252577A (ja) | コンバーゼンス補正装置 | |
| KR0129987B1 (ko) | 영상신호레벨 자동조정회로를 구비한 픽쳐인픽쳐(pip) 회로 | |
| JP3536398B2 (ja) | Ｃｒｔ表示装置 | |
| JP2863366B2 (ja) | ブライト調整回路 | |
| JPS6211387A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH01195790A (ja) | テレビジョン受像機 | |
| JPH0513433B2 (ja) | ||
| JPH0356511B2 (ja) | ||
| JPH03292065A (ja) | 直流レベル補正装置 | |
| JPH02200442A (ja) | カラービデオプリンタ信号処理回路 | |
| JPH05113802A (ja) | 信号制御装置 | |
| JPH03230697A (ja) | デジタル色復調回路 | |
| JPS62269494A (ja) | デイスプレイ機器のカラ−映像信号処理回路 | |
| JPH02152366A (ja) | クランプ補正回路 | |
| JPH07111657A (ja) | コンバーゼンス補正装置 |