JPH0453370A - ディジタルソフトワイプ信号発生装置 - Google Patents
ディジタルソフトワイプ信号発生装置Info
- Publication number
- JPH0453370A JPH0453370A JP2163323A JP16332390A JPH0453370A JP H0453370 A JPH0453370 A JP H0453370A JP 2163323 A JP2163323 A JP 2163323A JP 16332390 A JP16332390 A JP 16332390A JP H0453370 A JPH0453370 A JP H0453370A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- delay means
- multiplier
- generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010606 normalization Methods 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、放送機器等に使用されるディジタルソフトワ
イプ信号発生装置に関する。
イプ信号発生装置に関する。
従来の技術
第２図は従来のソフトワイプ信号発生装置の構成を示し
ている。
ている。
第２図において、１は、水平あるいは垂直同期により三
角波や鋸歯状波等の波形の信号１ａを作るアナログ特殊
波形発生器、２は、このアナログ特殊波形発生器１で発
生した信号１ａを所定のボリュームによって増幅するア
ンプである。
角波や鋸歯状波等の波形の信号１ａを作るアナログ特殊
波形発生器、２は、このアナログ特殊波形発生器１で発
生した信号１ａを所定のボリュームによって増幅するア
ンプである。
３は、上記アンプ２で増幅された信号１ａの上下をリミ
ットするリミッタ、４は、リミッタ３でリミットされた
リミッタ３の出力信号３ａによって映像信号Ａと映像信
号Ｂとを合成して合成信号４ａを出力する乗算器である
。
ットするリミッタ、４は、リミッタ３でリミットされた
リミッタ３の出力信号３ａによって映像信号Ａと映像信
号Ｂとを合成して合成信号４ａを出力する乗算器である
。
次に、上記従来例の動作について説明する。アナログ特
殊波形発生器１で得られる信号１ａはアナログ式の波形
であり、希望するワイプパターンによって三角波、鋸歯
状波、パラボラ波を生成する。
殊波形発生器１で得られる信号１ａはアナログ式の波形
であり、希望するワイプパターンによって三角波、鋸歯
状波、パラボラ波を生成する。
このアナログ特殊波形発生器１で発生された信号１ａは
、アンプ２で所定レベルに増幅された後リミッタ３に入
力され、このリミッタ３はアンプ２の出力信号の上下レ
ベルを制限し、信号１ａの傾きを大きくした出力信号３
ａを出力する。
、アンプ２で所定レベルに増幅された後リミッタ３に入
力され、このリミッタ３はアンプ２の出力信号の上下レ
ベルを制限し、信号１ａの傾きを大きくした出力信号３
ａを出力する。
この出力信号３ａによって、乗算器４は映像信号Ａ対映
像信号Ｂの合成の比率を変え、映像信号Ａと映像信号Ｂ
との境界に傾きを持たせることでソフトワイプが可能と
なるように、映像信号Ａと映像信号Ｂとの合成信号４ａ
を出力する。
像信号Ｂの合成の比率を変え、映像信号Ａと映像信号Ｂ
との境界に傾きを持たせることでソフトワイプが可能と
なるように、映像信号Ａと映像信号Ｂとの合成信号４ａ
を出力する。
発明が解決しようとする課題
しかしながら、上記従来例のソフトワイプ装置では、ア
ナログ方式であって、アナログ信号のアンプ２での増幅
度の調節やリミッタ３でのリミットレベルの設定の調節
が必要であると共に、コンデンサ等を用いるため集積化
に向いていないという問題があった。
ナログ方式であって、アナログ信号のアンプ２での増幅
度の調節やリミッタ３でのリミットレベルの設定の調節
が必要であると共に、コンデンサ等を用いるため集積化
に向いていないという問題があった。
本発明は、このような問題を解消するためのものであり
、ディジタル処理を行って集積化を容易なものとし、よ
って、装置の小型化やさらなる多機能化を図ることがで
きると共に、繁雑な調整を不要とすることができるディ
ジタルソフトワイプ装置を提供することを目的とする。
、ディジタル処理を行って集積化を容易なものとし、よ
って、装置の小型化やさらなる多機能化を図ることがで
きると共に、繁雑な調整を不要とすることができるディ
ジタルソフトワイプ装置を提供することを目的とする。
課題を解決するだめの手段
本発明は上記目的を達成するため、ディジタル的に発生
した原ワイプパターンを画面の垂直水平方向に各々複数
個ずつ遅らせる遅延手段と、この遅延手段から出力され
るパルス群を加算して重み付けをする加算器と、この加
算器の加算結果を所定の係数と乗算して正規化する乗算
器を備える構成とした。
した原ワイプパターンを画面の垂直水平方向に各々複数
個ずつ遅らせる遅延手段と、この遅延手段から出力され
るパルス群を加算して重み付けをする加算器と、この加
算器の加算結果を所定の係数と乗算して正規化する乗算
器を備える構成とした。
作用
本発明は上記構成により、ディジタル処理を行って集積
化を容易なものとし、よって、装置の小型化やさらなる
多機能化を図ることができると共に、繁雑な調整を不要
とすることができる。
化を容易なものとし、よって、装置の小型化やさらなる
多機能化を図ることができると共に、繁雑な調整を不要
とすることができる。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において、１１はディジタル的に発生したワイプパ
ターン、１２〜１５は、それぞれ原ワイプパターン１１
を１クロツクにっき１水平線時間ずつ垂直方向に遅らせ
る遅延回路であり、これらの遅延回路１２〜１５にはラ
インメモリが使用されている。
１図において、１１はディジタル的に発生したワイプパ
ターン、１２〜１５は、それぞれ原ワイプパターン１１
を１クロツクにっき１水平線時間ずつ垂直方向に遅らせ
る遅延回路であり、これらの遅延回路１２〜１５にはラ
インメモリが使用されている。
また、１６は、上記原ワイプパターン１１を水平方向に
１クロツク毎に遅らせるシフトレジスタであり、１７〜
２０は、それぞれ遅延回路１２〜１５の出力１２ａ〜１
５ａをそれぞれ１クロツク毎に５ビット遅らせ、合計２
５ビツトを出力するシフトレジスタである。
１クロツク毎に遅らせるシフトレジスタであり、１７〜
２０は、それぞれ遅延回路１２〜１５の出力１２ａ〜１
５ａをそれぞれ１クロツク毎に５ビット遅らせ、合計２
５ビツトを出力するシフトレジスタである。
そして、上記各遅延回路１２〜１５とシフトレジスタ１
６〜２０により、原ワイプパターン１１を画面の水平方
向と垂直方向に遅延させる遅延手段を構成している。
６〜２０により、原ワイプパターン１１を画面の水平方
向と垂直方向に遅延させる遅延手段を構成している。
また、２１は、シフトレジスタ１６〜２０から出力され
たパルスのハイレベルをクロック毎に数え、Ｏ〜２５ビ
ットのデータを５ビツトでバイナリ表現させる加算器、
２２は、加算器２１からそれぞれ出力される５ビツトず
つ合計２５ビツトのデータを、８ビツトのデータに正規
化するために、乗算結果が２５５（１６進数ではＦＦ）
となるようにｒｌｏ、２Ｊの係数を掛ける乗算器である
。
たパルスのハイレベルをクロック毎に数え、Ｏ〜２５ビ
ットのデータを５ビツトでバイナリ表現させる加算器、
２２は、加算器２１からそれぞれ出力される５ビツトず
つ合計２５ビツトのデータを、８ビツトのデータに正規
化するために、乗算結果が２５５（１６進数ではＦＦ）
となるようにｒｌｏ、２Ｊの係数を掛ける乗算器である
。
次に、上記実施例の動作について説明する。原ワイプパ
ターン１１は、遅延回路１２で１クロツク毎に１水平線
時間（以下、ＩＨという）、垂直方向に遅延され、遅延
回路１３でさらに１クロツク毎にｌＨ，遅延回路１４で
さらに１クロツク毎にｌＨ，遅延回路１５でさらに１ク
ロツク毎にＩＨ垂直方向に遅延される。
ターン１１は、遅延回路１２で１クロツク毎に１水平線
時間（以下、ＩＨという）、垂直方向に遅延され、遅延
回路１３でさらに１クロツク毎にｌＨ，遅延回路１４で
さらに１クロツク毎にｌＨ，遅延回路１５でさらに１ク
ロツク毎にＩＨ垂直方向に遅延される。
このようにして、各遅延回路１２〜１５で得られたパル
スをさらにそれぞれシフトレジスタ１６〜２０で１クロ
ツク毎に今度は水平方向に遅延させる。このシフトレジ
スタ１６〜２０では、各々最大５ビツト遅延させるため
、合計２５個のパルスが得られる。
スをさらにそれぞれシフトレジスタ１６〜２０で１クロ
ツク毎に今度は水平方向に遅延させる。このシフトレジ
スタ１６〜２０では、各々最大５ビツト遅延させるため
、合計２５個のパルスが得られる。
次に、加算器２１では、シフトレジスタ１６〜２０から
のそれぞれ５ビツトずつ、合計２５個のパルスのうちハ
イレベルの数をクロック毎に数える加算を行う。従って
、加算器２１の出力は、ｒＯＪ〜「２５」のデータを５
ビツトでバイナリ表現させたものとなる。
のそれぞれ５ビツトずつ、合計２５個のパルスのうちハ
イレベルの数をクロック毎に数える加算を行う。従って
、加算器２１の出力は、ｒＯＪ〜「２５」のデータを５
ビツトでバイナリ表現させたものとなる。
続いて、加算器２１の出力は乗算器２２に出力され、こ
の乗算器２２では加算器２１の５ビツトのデータを８ビ
ツトのデータに正規化するため「２５」の入力に対して
２５５（１６進数ではＦＦ）となる乗算を行う。つまり
、１０．２倍の係数を掛けた乗算を行うことになる。
の乗算器２２では加算器２１の５ビツトのデータを８ビ
ツトのデータに正規化するため「２５」の入力に対して
２５５（１６進数ではＦＦ）となる乗算を行う。つまり
、１０．２倍の係数を掛けた乗算を行うことになる。
従って、原ワイプパターン１１に対して水平方向と垂直
方向とにぼかずワイプパターンを８ビツトで表現できる
ことになる。
方向とにぼかずワイプパターンを８ビツトで表現できる
ことになる。
ここで、本実施例においては、水平方向の遅延量と垂直
方向の遅延は各々５個ずつ行っているが、希望するソフ
トワイプ幅によって変更することは可能で、この場合は
正規化の際の乗算器２２の係数を変更すれば可能である
。
方向の遅延は各々５個ずつ行っているが、希望するソフ
トワイプ幅によって変更することは可能で、この場合は
正規化の際の乗算器２２の係数を変更すれば可能である
。
また、本実施例における加算器２１はハイレベルの数を
数えているが、正規化の際の乗算器２２の係数を変更す
れば、ロウレベルの数を数えても同様の結果を得ること
ができる。
数えているが、正規化の際の乗算器２２の係数を変更す
れば、ロウレベルの数を数えても同様の結果を得ること
ができる。
発明の効果
本発明は上記実施例より明らかなように、ディジタル的
に発生した原ワイプパターンを画面の垂直水平方向に各
々複数個ずつ遅らせる遅延手段と、この遅延手段から出
力されるパルス群を加算して重み付けをする加算器と、
この加算器の加算結果を所定の係数と乗算して正規化す
る乗算器を備える構成としたので、ディジタル処理を行
って集積化を容易なものとし、よって、装置の小型化や
さらなる多機能化を図ることができると共に、繁雑な調
整を不要とすることができる。
に発生した原ワイプパターンを画面の垂直水平方向に各
々複数個ずつ遅らせる遅延手段と、この遅延手段から出
力されるパルス群を加算して重み付けをする加算器と、
この加算器の加算結果を所定の係数と乗算して正規化す
る乗算器を備える構成としたので、ディジタル処理を行
って集積化を容易なものとし、よって、装置の小型化や
さらなる多機能化を図ることができると共に、繁雑な調
整を不要とすることができる。
第１図は本発明の一実施例におけるディジタルソフトワ
イプ信号発生装置の概略ブロック図、第２図は従来のソ
フトワイプ信号発生装置の概略ブロック図である。 １１・・・原ワイプパターン、１２〜１５・・・遅延回
路、１６〜２０・・・シフトレジスタ、２１・・・加算
器、２２・・・乗算器。
イプ信号発生装置の概略ブロック図、第２図は従来のソ
フトワイプ信号発生装置の概略ブロック図である。 １１・・・原ワイプパターン、１２〜１５・・・遅延回
路、１６〜２０・・・シフトレジスタ、２１・・・加算
器、２２・・・乗算器。
Claims (1)
- ディジタル的に発生した原ワイプパターンを画面の垂直
水平方向に各々複数個ずつ遅らせる遅延手段と、この遅
延手段から出力されるパルス群を加算して重み付けをす
る加算器と、この加算器の加算結果を所定の係数と乗算
して正規化する乗算器を備えたディジタルソフトワイプ
信号発生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163323A JPH0453370A (ja) | 1990-06-21 | 1990-06-21 | ディジタルソフトワイプ信号発生装置 |
| US07/714,865 US5241390A (en) | 1990-06-21 | 1991-06-13 | Digital soft wipe signal generating apparatus |
| EP19910305490 EP0462789A3 (en) | 1990-06-21 | 1991-06-18 | Digital soft wipe signal generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163323A JPH0453370A (ja) | 1990-06-21 | 1990-06-21 | ディジタルソフトワイプ信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453370A true JPH0453370A (ja) | 1992-02-20 |
Family
ID=15771663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163323A Pending JPH0453370A (ja) | 1990-06-21 | 1990-06-21 | ディジタルソフトワイプ信号発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5241390A (ja) |
| EP (1) | EP0462789A3 (ja) |
| JP (1) | JPH0453370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771394B1 (en) | 1999-07-12 | 2004-08-03 | Nec Corporation | Image scanning apparatus and image scanning method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2260673B (en) * | 1991-10-18 | 1995-10-11 | Quantel Ltd | Improvements in or relating to electronic graphic systems |
| US6473132B1 (en) | 1999-09-09 | 2002-10-29 | Media 100 Inc. | Method and apparatus for effecting video transitions |
| US7130020B2 (en) * | 2003-04-30 | 2006-10-31 | Whitney Theodore R | Roll printer with decomposed raster scan and X-Y distortion correction |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821468A (en) * | 1972-03-22 | 1974-06-28 | Sarkes Tarzian | Digital special effects generator |
| US4356511A (en) * | 1978-05-23 | 1982-10-26 | Sony Corporation | Digital soft-edge video special effects generator |
| US4392156A (en) * | 1981-05-04 | 1983-07-05 | Ampex Corporation | Video key edge generator for increasing the size of an associated border, drop shadow and/or outline |
| JPS5844862A (ja) * | 1981-09-11 | 1983-03-15 | Nec Corp | 特殊効果装置 |
| JPS6025388A (ja) * | 1983-07-22 | 1985-02-08 | Nec Corp | 映像信号混合回路 |
| US4698666A (en) * | 1985-07-12 | 1987-10-06 | The Grass Valley Group, Inc. | Video key glow and border generator |
| JP2683008B2 (ja) * | 1988-02-16 | 1997-11-26 | 株式会社リコー | 矩形図形内部塗りつぶし方法 |
| US4805022A (en) * | 1988-02-19 | 1989-02-14 | The Grass Valley Group, Inc. | Digital wipe generator |
| GB8909079D0 (en) * | 1989-04-21 | 1989-06-07 | Abekas Video Systems | Digital video special effect system |
-
1990
- 1990-06-21 JP JP2163323A patent/JPH0453370A/ja active Pending
-
1991
- 1991-06-13 US US07/714,865 patent/US5241390A/en not_active Expired - Lifetime
- 1991-06-18 EP EP19910305490 patent/EP0462789A3/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771394B1 (en) | 1999-07-12 | 2004-08-03 | Nec Corporation | Image scanning apparatus and image scanning method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5241390A (en) | 1993-08-31 |
| EP0462789A3 (en) | 1993-06-02 |
| EP0462789A2 (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007447A (ko) | 수평윤곽 보상회로 | |
| EP0162499A2 (en) | Fading circuit for video signals | |
| JPH0453370A (ja) | ディジタルソフトワイプ信号発生装置 | |
| JPH0442868B2 (ja) | ||
| CA1177174A (en) | Cascaded roms for signal processing | |
| US5528532A (en) | Distortion circuits for improving distortion effects to audio data | |
| JPS6171772A (ja) | 輪郭強調回路 | |
| US5543859A (en) | Horizontal contour emphasizing signal processor | |
| JPH04437B2 (ja) | ||
| JP3803231B2 (ja) | 階調補正装置 | |
| JP2871400B2 (ja) | 輪郭補正回路 | |
| GB2119205A (en) | Video noise reduction circuit having improved transient characteristics | |
| JP2705060B2 (ja) | デイジタル信号処理装置 | |
| SU594599A1 (ru) | Телевизионный апертурный корректор | |
| JPH0250480B2 (ja) | ||
| JP3447863B2 (ja) | 映像信号処理装置 | |
| JP2904569B2 (ja) | ロジカルフィルタ | |
| JPH06253179A (ja) | 輪郭補正回路 | |
| JP2611040B2 (ja) | ビデオカメラ | |
| JP2817367B2 (ja) | リニア／フロート変換器および該変換器を用いた楽音合成装置 | |
| SU1172076A1 (ru) | Устройство дл коррекции апертурных искажений в видеосигнале | |
| JPH0294965A (ja) | 輪郭補正方法及びディジタル輪郭補正回路 | |
| JPH09261513A (ja) | 画像の輪郭強調方法および装置 | |
| JP2871402B2 (ja) | 輪郭補正回路 | |
| JPH03276976A (ja) | ビデオカメラ |