JPH0452802A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0452802A JPH0452802A JP15954190A JP15954190A JPH0452802A JP H0452802 A JPH0452802 A JP H0452802A JP 15954190 A JP15954190 A JP 15954190A JP 15954190 A JP15954190 A JP 15954190A JP H0452802 A JPH0452802 A JP H0452802A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- level
- output
- signal
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 27
- 230000033228 biological regulation Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、設備機器の自動制御に使用されるプログラマ
ブルコントローラに関し、詳しくは個々に電源電圧を有
するユニット間でCM O−3(Complement
ary Metal 0xide Sem1condu
ctor)デバイスによる接続を可能にするプログラマ
ブルコントローラに関するものである。
ブルコントローラに関し、詳しくは個々に電源電圧を有
するユニット間でCM O−3(Complement
ary Metal 0xide Sem1condu
ctor)デバイスによる接続を可能にするプログラマ
ブルコントローラに関するものである。
(従来の技術〕
プログラマブルコントローラは、センサやアクチュエー
タ等の制御対象を監視および制御することで、予め設定
された手順で設備機器を作動させるようになっており、
各制御対象の信号の形態に効率良く対応させるため、ユ
ニット化される場合が多くなっている。従って、プログ
ラマブルコントローラは、演算手段等を有した本体ユニ
ットと、設備機器に配設されたアクチュエータやセンサ
等に接続されるI10ユニットと、外部電源から上記の
各ユニットに適した電源に変換する電源ユニットとで構
成されており、これらの各ユニットは、基本ベースユニ
ットとして配電盤等に配設されるようになっている(第
3図参照)。
タ等の制御対象を監視および制御することで、予め設定
された手順で設備機器を作動させるようになっており、
各制御対象の信号の形態に効率良く対応させるため、ユ
ニット化される場合が多くなっている。従って、プログ
ラマブルコントローラは、演算手段等を有した本体ユニ
ットと、設備機器に配設されたアクチュエータやセンサ
等に接続されるI10ユニットと、外部電源から上記の
各ユニットに適した電源に変換する電源ユニットとで構
成されており、これらの各ユニットは、基本ベースユニ
ットとして配電盤等に配設されるようになっている(第
3図参照)。
また、上記の基本ベースユニットは、電源ユニットおよ
びI10ユニットからなる増設ペースユニットが信号ケ
ーブルを介して接続可能にされており、近年の設備機器
の大型化および分散化による制御対象の増大に対応可能
にされている。
びI10ユニットからなる増設ペースユニットが信号ケ
ーブルを介して接続可能にされており、近年の設備機器
の大型化および分散化による制御対象の増大に対応可能
にされている。
ところで、プログラマブルコントローラは、ランニング
コスト等を低減させるため、各ユニ、ントが消費電力の
少ないCMOSデバイスで形成されることが望ましく、
信号の入出力部もCMOSデバイスのみで形成されるこ
とが望ましい。ところが、上記のCMOSデバイスには
、通常、静電気等の過剰な電圧から素子を保護するため
、第4図に示すように、入出力側に保護ダイオード40
・・・が形成されており、これらの保護ダイオード40
・・・は、入出力部の完全なCMOSデバイス41化を
困難にしている。
コスト等を低減させるため、各ユニ、ントが消費電力の
少ないCMOSデバイスで形成されることが望ましく、
信号の入出力部もCMOSデバイスのみで形成されるこ
とが望ましい。ところが、上記のCMOSデバイスには
、通常、静電気等の過剰な電圧から素子を保護するため
、第4図に示すように、入出力側に保護ダイオード40
・・・が形成されており、これらの保護ダイオード40
・・・は、入出力部の完全なCMOSデバイス41化を
困難にしている。
即ち、入出力部をCMOSデバイス41のみで形成した
場合には、各ベースユニットを信号ケーブルで接続した
際に、CMOSデバイス41・41間士が直接接続され
ることになる。この際、各ベースユニットに設けられた
電源ユニットは、異なった電源電圧を出力する場合があ
るため、例えば特定の電源ユニットからの電源電圧が保
護ダイオード40の順電圧(0,6〜0.7V)よりも
低下する場合もある。そして、この場合には、他の電源
ユニント側のCMOSデバイス41がHレベルになった
とき、保護ダイオード40を介して矢符する方向に電流
が流れる回り込み電流ループが発生することになり、過
剰な電流による保護ダイオード40の故障でCMOSデ
バイス41・41のラッチアップや劣化を招来すること
になる。
場合には、各ベースユニットを信号ケーブルで接続した
際に、CMOSデバイス41・41間士が直接接続され
ることになる。この際、各ベースユニットに設けられた
電源ユニットは、異なった電源電圧を出力する場合があ
るため、例えば特定の電源ユニットからの電源電圧が保
護ダイオード40の順電圧(0,6〜0.7V)よりも
低下する場合もある。そして、この場合には、他の電源
ユニント側のCMOSデバイス41がHレベルになった
とき、保護ダイオード40を介して矢符する方向に電流
が流れる回り込み電流ループが発生することになり、過
剰な電流による保護ダイオード40の故障でCMOSデ
バイス41・41のラッチアップや劣化を招来すること
になる。
従って、従来のプログラマブルコントローラには、第5
図に示すように、CMOSデバイス41・41にT T
L (Transistor−Transistor
Logic)のバッファ回路42・42を接続した入
出力部を有したベースユニット33・33が採用されて
いたり、或いは第6図に示すように、CMOSデバイス
41・41に抵抗器43・43(数にΩ〜10にΩ程度
)を直列に接続した入出力部を有したベースユニット3
3・33が採用されるようになっている。
図に示すように、CMOSデバイス41・41にT T
L (Transistor−Transistor
Logic)のバッファ回路42・42を接続した入
出力部を有したベースユニット33・33が採用されて
いたり、或いは第6図に示すように、CMOSデバイス
41・41に抵抗器43・43(数にΩ〜10にΩ程度
)を直列に接続した入出力部を有したベースユニット3
3・33が採用されるようになっている。
これにより、従来のプログラマブルコントローラは、た
とえベースユニット33・33間で電源電圧が異なった
場合でも、第5図のバッファ回路42・42および第6
図の抵抗器43・43で電流を制限させることで、回り
込み電流ループの発生を防止し、CMOSデバイス41
・41のラッチアンプや劣化を防止できるようになって
いる。
とえベースユニット33・33間で電源電圧が異なった
場合でも、第5図のバッファ回路42・42および第6
図の抵抗器43・43で電流を制限させることで、回り
込み電流ループの発生を防止し、CMOSデバイス41
・41のラッチアンプや劣化を防止できるようになって
いる。
しかしながら、上記従来のプログラマブルコントローラ
では、第5図のバッファ回路42で回り込み電流ループ
の発生を防止した場合、バッファ回路42がTTLで形
成されているため、充分に消費電力を低減させることが
できない。また、0MO3とTTLとが混在した場合に
は、CMO3部のデバイスとTTL部のデバイスとが必
要となり、構成部品の増大によるコストアップの招来と
共に小型化が困難になるという問題がある。
では、第5図のバッファ回路42で回り込み電流ループ
の発生を防止した場合、バッファ回路42がTTLで形
成されているため、充分に消費電力を低減させることが
できない。また、0MO3とTTLとが混在した場合に
は、CMO3部のデバイスとTTL部のデバイスとが必
要となり、構成部品の増大によるコストアップの招来と
共に小型化が困難になるという問題がある。
また、第6図の抵抗器43で回り込み電流ループの発生
を防止した場合には、CMOSデバイス41の全ての入
力側に抵抗器43を接続することが必要となり、上記と
同様に構成部品の増大によるコストアップの招来と共に
小型化が困難になる。さらに、この場合には、CMOS
デバイス41の入力容量と抵抗器43とで時定数を有す
ることになり、信号の送受信に遅延が生じることから高
速で設備機器を制御することが困難になるという問題も
ある。
を防止した場合には、CMOSデバイス41の全ての入
力側に抵抗器43を接続することが必要となり、上記と
同様に構成部品の増大によるコストアップの招来と共に
小型化が困難になる。さらに、この場合には、CMOS
デバイス41の入力容量と抵抗器43とで時定数を有す
ることになり、信号の送受信に遅延が生じることから高
速で設備機器を制御することが困難になるという問題も
ある。
このように、従来のプログラマブルコントローラは、入
出力部をCMOSデバイス41のみで構成することがで
きなかったため、上述したような問題が発生していた。
出力部をCMOSデバイス41のみで構成することがで
きなかったため、上述したような問題が発生していた。
従って、本発明においては、回り込み電流ループの発生
をCMOSデバイスのみで防止することで、消費電力を
低減化すると共に小型化および信号の送受信を高速化す
ることができるプログラマブルコントローラを提供する
ことを目的としている。
をCMOSデバイスのみで防止することで、消費電力を
低減化すると共に小型化および信号の送受信を高速化す
ることができるプログラマブルコントローラを提供する
ことを目的としている。
本発明に係るプログラマブルコントローラは、上記課題
を解決するために、個々の電源電圧で作動する入出力部
同士が信号ケーブルを介して接続可能にされ、入出力部
間でデータ信号を送受信可能なプログラマブルコントロ
ーラにおいて、上記入出力部は、電源電圧が例えばCM
OSデバイスの順電位となる基準電圧よりも低下した際
に電源電圧低下信号(PD倍信号を出力する電圧監視手
段である電圧監視回路部と、電源電圧低下信号(PD倍
信号を受信した際にデータ信号の出力側をLレベルにす
るデータ信号規制手段、例えばバッファ回路やAND回
路等を有する内部回路部とからなっていることを特徴と
している。
を解決するために、個々の電源電圧で作動する入出力部
同士が信号ケーブルを介して接続可能にされ、入出力部
間でデータ信号を送受信可能なプログラマブルコントロ
ーラにおいて、上記入出力部は、電源電圧が例えばCM
OSデバイスの順電位となる基準電圧よりも低下した際
に電源電圧低下信号(PD倍信号を出力する電圧監視手
段である電圧監視回路部と、電源電圧低下信号(PD倍
信号を受信した際にデータ信号の出力側をLレベルにす
るデータ信号規制手段、例えばバッファ回路やAND回
路等を有する内部回路部とからなっていることを特徴と
している。
上記の構成によれば、信号ケーブルを介して接続可能な
入出力部同士は、個々の電源電圧で作動されるため、特
定の入出力部の電源電圧のみが低下する場合がある。こ
の際、各入出力部には、電源電圧を監視する電圧監視手
段が設けられており、この電圧監視手段は、電源電圧が
基準電圧よりも低下した際に電源電圧低下信号を出力す
るようになっている。また、各人出力部には、データ信
号規制手段も設けられており、このデータ信号規制手段
は、電源電圧低下信号を受信した際にデータ信号の出力
側をLレベルにするようになっている。
入出力部同士は、個々の電源電圧で作動されるため、特
定の入出力部の電源電圧のみが低下する場合がある。こ
の際、各入出力部には、電源電圧を監視する電圧監視手
段が設けられており、この電圧監視手段は、電源電圧が
基準電圧よりも低下した際に電源電圧低下信号を出力す
るようになっている。また、各人出力部には、データ信
号規制手段も設けられており、このデータ信号規制手段
は、電源電圧低下信号を受信した際にデータ信号の出力
側をLレベルにするようになっている。
従って、特定の電源電圧が基準電圧よりも低下した場合
には、低下した電源電圧の入出力部に設けられた電圧監
視手段から電源電圧低下信号が出力されることになり、
この電源電圧低下信号は、信号ケーブルを介して接続さ
れた他の入出力部に受信され、受信した入出力部のデー
タ信号規制手段がデータ信号の出力側をLレベルにする
ことになる。
には、低下した電源電圧の入出力部に設けられた電圧監
視手段から電源電圧低下信号が出力されることになり、
この電源電圧低下信号は、信号ケーブルを介して接続さ
れた他の入出力部に受信され、受信した入出力部のデー
タ信号規制手段がデータ信号の出力側をLレベルにする
ことになる。
これにより、上記の基準電圧を例えばCMOSデバイス
の保護ダイオードの順電位とした場合には、保護ダイオ
ードの順電位より低下した際に出力がLレベルとなるた
め、たとえCMOSデバイス同士を直接接続した場合で
も回り込み電流ループが発生しない。従って、入出力部
は、CMOSデバイスのみで構成することが可能なため
、消費電力の低減と信号の送受信の高速化とを可能にさ
せ、さらには構成部品の減少からプログラマブルコント
ローラを小型化させることが可能になる。
の保護ダイオードの順電位とした場合には、保護ダイオ
ードの順電位より低下した際に出力がLレベルとなるた
め、たとえCMOSデバイス同士を直接接続した場合で
も回り込み電流ループが発生しない。従って、入出力部
は、CMOSデバイスのみで構成することが可能なため
、消費電力の低減と信号の送受信の高速化とを可能にさ
せ、さらには構成部品の減少からプログラマブルコント
ローラを小型化させることが可能になる。
〔実施例]
本発明の一実施例を第1図ないし第3図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本実施例に係るプログラマブルコントローラは、第3図
に示すように、ラダープログラムを解析して実行するC
P U (Central Processing
IJnit)を備えた本体ユニット2と、設備機器に配
設されたアクチュエータやセンサ等に接続されるI10
ユニット3・・・と、上記の各ユニット2・3・・・に
適した電源電圧に変換する電源ユニット1とで構成され
ており、これらの各ユニットト2・3・・・は、基本ベ
ースユニット4として配電盤等に配設されるようになっ
ている。
に示すように、ラダープログラムを解析して実行するC
P U (Central Processing
IJnit)を備えた本体ユニット2と、設備機器に配
設されたアクチュエータやセンサ等に接続されるI10
ユニット3・・・と、上記の各ユニット2・3・・・に
適した電源電圧に変換する電源ユニット1とで構成され
ており、これらの各ユニットト2・3・・・は、基本ベ
ースユニット4として配電盤等に配設されるようになっ
ている。
また、上記の基本ベースユニット4には、電源ユニット
1およびI10ユニット3・・・からなる増設ベースユ
ニット5・6が信号ケーブル7・7を介して接続される
ようになっており、基本ベースユニット4および増設ベ
ースユニット5・6間でデータ信号が送受信されるよう
になっている。
1およびI10ユニット3・・・からなる増設ベースユ
ニット5・6が信号ケーブル7・7を介して接続される
ようになっており、基本ベースユニット4および増設ベ
ースユニット5・6間でデータ信号が送受信されるよう
になっている。
上記の電源ユニット1およびI10ユニット3を有する
ヘースユニソト22の回路構成は、第1図に示すように
、電源ユニ・ノド1に相当する電源変換部9と、I10
ユニット3に相当するデータ信号規制手段である内部回
路部8と、電源電圧を監視して電源電圧低下信号(以下
PD倍信号称する。)を出力する電圧監視手段である電
圧監視回路部10とからなっており、内部回路部8と電
圧監視回路部10とで入出力部を構成している。
ヘースユニソト22の回路構成は、第1図に示すように
、電源ユニ・ノド1に相当する電源変換部9と、I10
ユニット3に相当するデータ信号規制手段である内部回
路部8と、電源電圧を監視して電源電圧低下信号(以下
PD倍信号称する。)を出力する電圧監視手段である電
圧監視回路部10とからなっており、内部回路部8と電
圧監視回路部10とで入出力部を構成している。
上記の電源変換部9は、CMOSデバイスに適した電源
電圧VCCを出力するようになっており、電源変換部9
から出力される電源電圧VCCは、電圧監視回路部10
および内部回路部8に印加されるようになっている。
電圧VCCを出力するようになっており、電源変換部9
から出力される電源電圧VCCは、電圧監視回路部10
および内部回路部8に印加されるようになっている。
上記の電圧監視回路部10は、第2図に示すように、電
源電圧VCC側に接続される電源端子10aと、GN、
D側に接続されるGND端子10cと、PD倍信号出力
する出力端子10bとを有したI C(Integra
ted Cercuit)で構成されており、内部には
、電源端子10aに印加された電圧を監視するコンパレ
ータ回路11を有している。
源電圧VCC側に接続される電源端子10aと、GN、
D側に接続されるGND端子10cと、PD倍信号出力
する出力端子10bとを有したI C(Integra
ted Cercuit)で構成されており、内部には
、電源端子10aに印加された電圧を監視するコンパレ
ータ回路11を有している。
上記のコンパレータ回路11には、抵抗器12・13の
一端部が十入力側に接続されており、これらの抵抗器1
2・13の他端部は、電源電圧V区側およびGND(!
1.!Iこ接続されている。一方、コンパレータ回路1
1の一入力端には、抵抗器14の一端部および定電圧ダ
イオード15のカソード側が接続されており、抵抗器1
4の他端部は、GND側に接続されている一方、定電圧
ダイオード15のアノード側は、電源電圧VCC側に接
続されている。これにより、コンパレータ回路11は、
抵抗器12・13で得られた電圧と、抵抗器14および
定電圧ダイオード′15で得られた電圧とを比較し、電
源電圧■。、が例えば4.2V等の基準電圧以下になっ
た際にHレベルを出力するようになっている。
一端部が十入力側に接続されており、これらの抵抗器1
2・13の他端部は、電源電圧V区側およびGND(!
1.!Iこ接続されている。一方、コンパレータ回路1
1の一入力端には、抵抗器14の一端部および定電圧ダ
イオード15のカソード側が接続されており、抵抗器1
4の他端部は、GND側に接続されている一方、定電圧
ダイオード15のアノード側は、電源電圧VCC側に接
続されている。これにより、コンパレータ回路11は、
抵抗器12・13で得られた電圧と、抵抗器14および
定電圧ダイオード′15で得られた電圧とを比較し、電
源電圧■。、が例えば4.2V等の基準電圧以下になっ
た際にHレベルを出力するようになっている。
上記のコンパレータ回路11の出力側には、電流を制限
する抵抗器16が接続されており、この抵抗器16は、
pnP型トランジスタ17のベース17aに接続されて
いる。そして、このトランジスタ17は、エミッタ17
bがGND側に接続されている一方、コレクタ17cが
出力端子10bに接続されている。これにより、出力端
子10bは、コンパレータ回路11の出力がHレベルと
なった時にLレベルのPD倍信号出力するようになって
いる。
する抵抗器16が接続されており、この抵抗器16は、
pnP型トランジスタ17のベース17aに接続されて
いる。そして、このトランジスタ17は、エミッタ17
bがGND側に接続されている一方、コレクタ17cが
出力端子10bに接続されている。これにより、出力端
子10bは、コンパレータ回路11の出力がHレベルと
なった時にLレベルのPD倍信号出力するようになって
いる。
上記の出力端子10bは、第1図に示すように、信号ケ
ーブル7を介して他の電源変換部9に接続された内部回
路部8に接続されるようになっている。この内部回路部
8は、デー1−アレイやスタンダードセル等のセミカス
タムのCMOSデバイスで形成されており、内部回路部
8には、後述のAND回路20からのデータ信号を受信
するバッファ回路19および出力端子10bからのPD
倍信号受信する負論理のバッファ回路18が設けられて
いる。
ーブル7を介して他の電源変換部9に接続された内部回
路部8に接続されるようになっている。この内部回路部
8は、デー1−アレイやスタンダードセル等のセミカス
タムのCMOSデバイスで形成されており、内部回路部
8には、後述のAND回路20からのデータ信号を受信
するバッファ回路19および出力端子10bからのPD
倍信号受信する負論理のバッファ回路18が設けられて
いる。
PD倍信号受信するバッファ回路18の入力側には、プ
ルアップ抵抗器21が接続されており、オープンコレク
タの電圧監視回路部10のHレベルを保証するようにな
っている。また、バッファ回路1−8の出力側は、2人
力の負論理で形成されたAND回路20の一方の入力側
に接続されており、AND回路20の他方の入力側には
、制御対象の監視や制御に使用されるデータ信号が入力
されるようになっている。これにより、AND回路20
は、両入力側に印加された電圧レベルを論理積すること
で、バッファ回路18に接続された入力側がHレベルで
あれば他方の入力側で受信したデータ信号をそのまま出
力するようになっている一方、PD倍信号バッファ回路
18を介して入力されてLレベルとなればデータ信号に
関係なくLレベルを出力するようになっている。
ルアップ抵抗器21が接続されており、オープンコレク
タの電圧監視回路部10のHレベルを保証するようにな
っている。また、バッファ回路1−8の出力側は、2人
力の負論理で形成されたAND回路20の一方の入力側
に接続されており、AND回路20の他方の入力側には
、制御対象の監視や制御に使用されるデータ信号が入力
されるようになっている。これにより、AND回路20
は、両入力側に印加された電圧レベルを論理積すること
で、バッファ回路18に接続された入力側がHレベルで
あれば他方の入力側で受信したデータ信号をそのまま出
力するようになっている一方、PD倍信号バッファ回路
18を介して入力されてLレベルとなればデータ信号に
関係なくLレベルを出力するようになっている。
上記の構成において、電源電圧が低下した際のプログラ
マブルコントローラの動作について以下に説明する。
マブルコントローラの動作について以下に説明する。
個々に電源変換部9を有したベースユニット22・22
同士を信号ケーブル7で接続した場合には、CMOSデ
バイスで形成された内部回路部8・8のAND回路20
とバッファ回路19とが接続されると共に、電圧監視回
路部10の出力端子10bとバッファ回路18とが接続
されることになる。
同士を信号ケーブル7で接続した場合には、CMOSデ
バイスで形成された内部回路部8・8のAND回路20
とバッファ回路19とが接続されると共に、電圧監視回
路部10の出力端子10bとバッファ回路18とが接続
されることになる。
この際、両電源変換部9・9が電圧監視回路部10の基
準電圧を越えている場合には、電圧監視回路部10の出
力端子10bがHレベルを維持することになり、このH
レベルが信号ケーブル7および内部回路部8を介してA
ND回路20の一方の入力側に印加されることになる。
準電圧を越えている場合には、電圧監視回路部10の出
力端子10bがHレベルを維持することになり、このH
レベルが信号ケーブル7および内部回路部8を介してA
ND回路20の一方の入力側に印加されることになる。
これにより、AND回路20は、上記の一方の入力側に
印加されたHレベルと他方の入力端に入力されたデータ
信号とを論理積し、データ信号と同し信号を出力するこ
とになる。
印加されたHレベルと他方の入力端に入力されたデータ
信号とを論理積し、データ信号と同し信号を出力するこ
とになる。
一方、電源変換部9の電源電圧V。Cが電圧監視回路部
10の基準電圧よりも低下した場合には、第2図に示す
ように、コンパレータ回路11の出力側がHレベルとな
り、このHレベルの出力が抵抗器16を介してトランジ
スタ17のベース17aに印加されることになる。これ
により、トランジスタ17のコレクタ17cがLレベル
になることで、コレクタ17cに接続された出力端子1
0bもLレベルとなり、出力端子10bからPD信号が
出力されることになる。
10の基準電圧よりも低下した場合には、第2図に示す
ように、コンパレータ回路11の出力側がHレベルとな
り、このHレベルの出力が抵抗器16を介してトランジ
スタ17のベース17aに印加されることになる。これ
により、トランジスタ17のコレクタ17cがLレベル
になることで、コレクタ17cに接続された出力端子1
0bもLレベルとなり、出力端子10bからPD信号が
出力されることになる。
上記のPD倍信号、第1図Sこ示すように、信号ケーブ
ル7を介して接続されたバッファ回路180入力側に出
力され、PD倍信号受信したバッファ回路18は、PD
倍信号同し電圧レベルのLレベルを出力することになる
。これにより、バッファ回路18に接続されたAND回
路20は、入力側がLレベルに印加されることになり、
このLレベルと他方の入力側に入力されたデータ信号と
を論理積することで、データ信号の電圧レベルに関係な
く常にLレベルを出力することになる。
ル7を介して接続されたバッファ回路180入力側に出
力され、PD倍信号受信したバッファ回路18は、PD
倍信号同し電圧レベルのLレベルを出力することになる
。これにより、バッファ回路18に接続されたAND回
路20は、入力側がLレベルに印加されることになり、
このLレベルと他方の入力側に入力されたデータ信号と
を論理積することで、データ信号の電圧レベルに関係な
く常にLレベルを出力することになる。
このように、本実施例に係るプログラマブルコントロー
ラは、電源電圧VCCが基準電圧よりも低下した際にP
D倍信号出力するようになっていると共に、PD倍信号
受信した際に内部回路部8の出力をL L−ベルにする
ようになっている。従って、信号ケーブル7を介して接
続されたベースユニット22・22は、一方の電源電圧
VcCがCMOSデバイスの保護ダイオードの順電位よ
りも低下した際に、PD倍信号他方の出力を強制的にL
レベルに設定させることが可能になり、たとえCMOS
デバイス同士が直接接続されていた場合でも、回り込み
電流ループの発生が防止されることになる。そして、こ
の回り込み電流ループの防止はCMOSデバイスのラン
チアップや劣化を防止することを可能にし、内部回路部
8をCMOSデバイスのみで構成できることからデータ
信号を高速で送受信させることを可能にすると共に、消
費電力を低減させることを可能にする。
ラは、電源電圧VCCが基準電圧よりも低下した際にP
D倍信号出力するようになっていると共に、PD倍信号
受信した際に内部回路部8の出力をL L−ベルにする
ようになっている。従って、信号ケーブル7を介して接
続されたベースユニット22・22は、一方の電源電圧
VcCがCMOSデバイスの保護ダイオードの順電位よ
りも低下した際に、PD倍信号他方の出力を強制的にL
レベルに設定させることが可能になり、たとえCMOS
デバイス同士が直接接続されていた場合でも、回り込み
電流ループの発生が防止されることになる。そして、こ
の回り込み電流ループの防止はCMOSデバイスのラン
チアップや劣化を防止することを可能にし、内部回路部
8をCMOSデバイスのみで構成できることからデータ
信号を高速で送受信させることを可能にすると共に、消
費電力を低減させることを可能にする。
また、プログラマブルコントローラは、各ベースユニッ
ト22に一つ設けられた電圧監視回路部10およびセミ
カスタムのCMOSデバイスのみで回り込み電流ループ
を防止できるため、回り込み電流ループの防止に要する
部品点数を減少させることが可能になり、ひいては小型
化およびコストダウンが可能になる。
ト22に一つ設けられた電圧監視回路部10およびセミ
カスタムのCMOSデバイスのみで回り込み電流ループ
を防止できるため、回り込み電流ループの防止に要する
部品点数を減少させることが可能になり、ひいては小型
化およびコストダウンが可能になる。
本発明に係るプログラマブルコントローラは、以上のよ
うに、個々の電源電圧で作動し、信号ケーブルを介して
接続可能な入出力部が電源電圧が基準電圧よりも低下し
た際に電源電圧低下信号を出力する電圧監視手段と、電
源電圧低下信号を受信した際にデータ信号の出力側をL
レベルにするデータ信号規制手段とからなっている構成
である。
うに、個々の電源電圧で作動し、信号ケーブルを介して
接続可能な入出力部が電源電圧が基準電圧よりも低下し
た際に電源電圧低下信号を出力する電圧監視手段と、電
源電圧低下信号を受信した際にデータ信号の出力側をL
レベルにするデータ信号規制手段とからなっている構成
である。
これにより、特定の電源電圧が基準電圧よりも低下した
際に、低下した電源電圧の入出力部に設けられた電圧監
視手段から電源電圧低下信号が出力され、この電源電圧
低下信号が信号ケーブルを介して接続された他の入出力
部のデータ信号規制手段に受信され、データ信号の出力
側がLレベルにされることから、たとえCMOSデバイ
ス同士が直接接続されていた場合でも回り込み電流ルー
プが発生しない。従って、入出力部は、CMOSデバイ
スのみで構成することが可能なため、消費電力の低減と
信号の送受信の高速化とを可能にさせ、さらには構成部
品の減少でプログラマブルコントローラを小型化させる
ことが可能になるという効果を奏する。
際に、低下した電源電圧の入出力部に設けられた電圧監
視手段から電源電圧低下信号が出力され、この電源電圧
低下信号が信号ケーブルを介して接続された他の入出力
部のデータ信号規制手段に受信され、データ信号の出力
側がLレベルにされることから、たとえCMOSデバイ
ス同士が直接接続されていた場合でも回り込み電流ルー
プが発生しない。従って、入出力部は、CMOSデバイ
スのみで構成することが可能なため、消費電力の低減と
信号の送受信の高速化とを可能にさせ、さらには構成部
品の減少でプログラマブルコントローラを小型化させる
ことが可能になるという効果を奏する。
第1図ないし第3図は、本発明の一実施例を示すもので
ある。 第1図は、入出力部が信号ケーブルを介して接続された
ベースユニソトの回路図である。 第2図は、電圧監視回路部の回路図である。 第3図は、プログラマブルコン1−ローラの概略構成図
である。 第4図ないし第6図は、従来例を示すものである。 第4図は、CMOSデバイス間を流れる回り込み電流ル
ープの状態を示す説明図である。 第5図は、バッファ回路を有する入出力部が信号ケーブ
ルを介して接続されたペースユニントの回路図である。 第6図は、抵抗器を有する入出力部が信号ケーブルを介
して接続されたベースユニットの回路図である。 1は電源ユニント、2は本体ユニット、3は■10ユニ
ット、4は基本ペースユニント、5・6は増設ベースユ
ニット、7は信号ケーブル、8は内部回路部(データ信
号規制手段)、9は電源変換部、10は電圧監視回路部
(電圧監視手段)、11はコンパレータ回路、22はベ
ースユニノトである。
ある。 第1図は、入出力部が信号ケーブルを介して接続された
ベースユニソトの回路図である。 第2図は、電圧監視回路部の回路図である。 第3図は、プログラマブルコン1−ローラの概略構成図
である。 第4図ないし第6図は、従来例を示すものである。 第4図は、CMOSデバイス間を流れる回り込み電流ル
ープの状態を示す説明図である。 第5図は、バッファ回路を有する入出力部が信号ケーブ
ルを介して接続されたペースユニントの回路図である。 第6図は、抵抗器を有する入出力部が信号ケーブルを介
して接続されたベースユニットの回路図である。 1は電源ユニント、2は本体ユニット、3は■10ユニ
ット、4は基本ペースユニント、5・6は増設ベースユ
ニット、7は信号ケーブル、8は内部回路部(データ信
号規制手段)、9は電源変換部、10は電圧監視回路部
(電圧監視手段)、11はコンパレータ回路、22はベ
ースユニノトである。
Claims (1)
- 【特許請求の範囲】 1、個々の電源電圧で作動する入出力部同士が信号ケー
ブルを介して接続可能にされ、入出力部間でデータ信号
を送受信可能なプログラマブルコントローラにおいて、 上記入出力部は、電源電圧が基準電圧よりも低下した際
に電源電圧低下信号を出力する電圧監視手段と、電源電
圧低下信号を受信した際にデータ信号の出力側をLレベ
ルにするデータ信号規制手段とからなっていることを特
徴とするプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159541A JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159541A JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0452802A true JPH0452802A (ja) | 1992-02-20 |
JP2624876B2 JP2624876B2 (ja) | 1997-06-25 |
Family
ID=15696013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2159541A Expired - Lifetime JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2624876B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100799410B1 (ko) * | 2005-03-15 | 2008-01-30 | 오므론 가부시키가이샤 | 프로그래머블 컨트롤러 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273102A (ja) * | 1987-05-01 | 1988-11-10 | Koyo Denshi Kogyo Kk | リモ−ト入出力コントロ−ラ |
JPS63273103A (ja) * | 1987-05-01 | 1988-11-10 | Hitachi Ltd | プログラマブルコントロ−ル装置 |
-
1990
- 1990-06-15 JP JP2159541A patent/JP2624876B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273102A (ja) * | 1987-05-01 | 1988-11-10 | Koyo Denshi Kogyo Kk | リモ−ト入出力コントロ−ラ |
JPS63273103A (ja) * | 1987-05-01 | 1988-11-10 | Hitachi Ltd | プログラマブルコントロ−ル装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100799410B1 (ko) * | 2005-03-15 | 2008-01-30 | 오므론 가부시키가이샤 | 프로그래머블 컨트롤러 |
Also Published As
Publication number | Publication date |
---|---|
JP2624876B2 (ja) | 1997-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8745420B2 (en) | Semiconductor device for supplying power supply voltage to semiconductor device | |
US20180313902A1 (en) | Semiconductor device, battery monitoring system and semiconductor device activation method | |
US20150100812A1 (en) | Serial bus voltage compensation | |
EP1149334B1 (en) | An apparatus for voltage regulation and recovery of signal termination energy | |
JPH11127547A (ja) | 電源ユニットのオン/オフ制御装置 | |
US20040119339A1 (en) | Adaptive power supply system with multiple input voltages | |
TWI693770B (zh) | 電力負載分配系統 | |
JPH0452802A (ja) | プログラマブルコントローラ | |
CA2519343C (en) | Communications device powered from host apparatus | |
JP2001134346A (ja) | リモート電源制御回路 | |
US20050100046A1 (en) | Cross-level digital signal transmission devic | |
CN110566490A (zh) | 一种风扇双控电路及多路风扇控制装置 | |
WO2010106595A1 (ja) | 電源システム及び電源供給方法 | |
CN213461718U (zh) | 一种隔离输出电路 | |
CN210799469U (zh) | 一种风扇双控电路及多路风扇控制装置 | |
CN108767967A (zh) | 一种通信设备、电源模块及其处理方法 | |
CN112217507B (zh) | 一种隔离输出电路 | |
JP7128046B2 (ja) | 2線式プロセス装置 | |
US11764982B2 (en) | Ethernet power supply device | |
US11764783B1 (en) | Driver for mitigating high-voltage surges at host and sink interface devices | |
CN102545873B (zh) | 电平转换系统 | |
US10360174B1 (en) | Universal serial bus circuit | |
JP2005229563A (ja) | 電源電圧監視回路及びそれを内蔵する電子機器 | |
CN115811327A (zh) | 一种终端通信电路、工业相机及终端通信系统 | |
CN110492716A (zh) | 隔离系统和基底加工设备 |