JP2624876B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2624876B2 JP2624876B2 JP2159541A JP15954190A JP2624876B2 JP 2624876 B2 JP2624876 B2 JP 2624876B2 JP 2159541 A JP2159541 A JP 2159541A JP 15954190 A JP15954190 A JP 15954190A JP 2624876 B2 JP2624876 B2 JP 2624876B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- unit
- power supply
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、設備機器の自動制御に使用されるプログラ
マブルコントローラに関し、詳しくは個々の電源電圧を
有するユニット間でCMOS（Complemetary Metal Oxide S
emiconductor）デバイスによる接続を可能にするプログ
ラマブルコントローラに関するものである。
マブルコントローラに関し、詳しくは個々の電源電圧を
有するユニット間でCMOS（Complemetary Metal Oxide S
emiconductor）デバイスによる接続を可能にするプログ
ラマブルコントローラに関するものである。
プログラマブルコントローラは、センサやアクチュエ
ータ等の制御対象を監視および制御することで、予め設
定された手順で設備機器を作動させるようになってお
り、各制御対象の信号の形態に効率良く対応させるた
め、ユニット化される場合が多くなっている。従って、
プログラマブルコントローラは、演算手段等を有した本
体ユニットと、設備機器に配設されたアクチュエータや
センサ等に接続されるI/Oユニットと、外部電源から上
記の各ユニットに適した電源に変換する電源ユニットと
で構成されており、これらの各ユニットは、基本ベース
ユニットとして配電盤等に配設されるようになっている
（第３図参照）。
ータ等の制御対象を監視および制御することで、予め設
定された手順で設備機器を作動させるようになってお
り、各制御対象の信号の形態に効率良く対応させるた
め、ユニット化される場合が多くなっている。従って、
プログラマブルコントローラは、演算手段等を有した本
体ユニットと、設備機器に配設されたアクチュエータや
センサ等に接続されるI/Oユニットと、外部電源から上
記の各ユニットに適した電源に変換する電源ユニットと
で構成されており、これらの各ユニットは、基本ベース
ユニットとして配電盤等に配設されるようになっている
（第３図参照）。
また、上記の基本ベースユニットは、電源ユニットお
よびI/Oユニットからなる増設ベースユニットが信号ケ
ーブルを介して接続可能にされており、近年の設備機器
の大型化および分散化による制御対象の増大に対応可能
にされている。
よびI/Oユニットからなる増設ベースユニットが信号ケ
ーブルを介して接続可能にされており、近年の設備機器
の大型化および分散化による制御対象の増大に対応可能
にされている。
ところで、プログラマブルコントローラは、ランニン
グコスト等を低減させるため、各ユニットの消費電力の
少ないCMOSデバイスで形成されることが望ましく、信号
の入出力部もCMOSデバイスのみで形成されることが望ま
しい。ところが、上記のCMOSデバイスには、通常、静電
気等の過剰な電圧から素子を保護するため、第４図に示
すように、入出力側に保護ダイオード40…が形成されて
おり、これらの保護ダイオード40…は、入出力部の完全
なCMOSデバイス41化を困難にしている。
グコスト等を低減させるため、各ユニットの消費電力の
少ないCMOSデバイスで形成されることが望ましく、信号
の入出力部もCMOSデバイスのみで形成されることが望ま
しい。ところが、上記のCMOSデバイスには、通常、静電
気等の過剰な電圧から素子を保護するため、第４図に示
すように、入出力側に保護ダイオード40…が形成されて
おり、これらの保護ダイオード40…は、入出力部の完全
なCMOSデバイス41化を困難にしている。
即ち、入出力部をCMOSデバイス41のみで形成された場
合には、各ベースユニットを信号ケーブルで接続した際
に、CMOSデバイス41・41同士が直接接続されることにな
る。この際、各ベースユニットに設けられた電源ユニッ
トは、異なった電源電圧を出力する場合があるため、例
えば特定の電源ユニットからの電源電圧が保護ダイオー
ド40の順電圧（0.6〜0.7V）よりも低下する場合もあ
る。そして、この場合には、他の電源ユニット側のCMOS
デバイス41がＨレベルになったとき、保護ダイオード40
を介して矢符する方向に電流が流れる回り込み電流ルー
プが発生することになり、過剰な電流による保護ダイオ
ード40の故障でCMOSデバイス41・41のラッチアップや劣
化を招来することになる。
合には、各ベースユニットを信号ケーブルで接続した際
に、CMOSデバイス41・41同士が直接接続されることにな
る。この際、各ベースユニットに設けられた電源ユニッ
トは、異なった電源電圧を出力する場合があるため、例
えば特定の電源ユニットからの電源電圧が保護ダイオー
ド40の順電圧（0.6〜0.7V）よりも低下する場合もあ
る。そして、この場合には、他の電源ユニット側のCMOS
デバイス41がＨレベルになったとき、保護ダイオード40
を介して矢符する方向に電流が流れる回り込み電流ルー
プが発生することになり、過剰な電流による保護ダイオ
ード40の故障でCMOSデバイス41・41のラッチアップや劣
化を招来することになる。
従って、従来のプログラマブルコントローラには、第
５図に示すように、CMOSデバイス41・41にTTL（Transis
tor−Transistor Logic）のバッファ回路42・42を接続
した入出力部を有したベースユニット33・33が採用され
ていたり、或いは第６図に示すように、CMOSデバイス41
・41に抵抗器43・43（数ＫΩ〜10KΩ程度）を直列に接
続した入出力部を有したベースユニット33・33が採用さ
れるようになっている。
５図に示すように、CMOSデバイス41・41にTTL（Transis
tor−Transistor Logic）のバッファ回路42・42を接続
した入出力部を有したベースユニット33・33が採用され
ていたり、或いは第６図に示すように、CMOSデバイス41
・41に抵抗器43・43（数ＫΩ〜10KΩ程度）を直列に接
続した入出力部を有したベースユニット33・33が採用さ
れるようになっている。
これにより、従来のプログラマブルコントローラは、
たとえばベースユニット33・33間で電源電圧が異なった
場合でも、第５図のバッファ回路42・42および第６図の
抵抗器43・43で電流を制限させることで、回り込み電流
ループの発生を防止し、CMOSデバイス41・41のラッチア
ップや劣化を防止できるようになっている。
たとえばベースユニット33・33間で電源電圧が異なった
場合でも、第５図のバッファ回路42・42および第６図の
抵抗器43・43で電流を制限させることで、回り込み電流
ループの発生を防止し、CMOSデバイス41・41のラッチア
ップや劣化を防止できるようになっている。
〔発明が解決しようとする課題〕 しかしながら、上記従来のプログラマブルコントロー
ラでは、第５図のバッファ回路42で回り込み電流ループ
の発生を防止した場合、バッファ回路42がTTLで形成さ
れているため、充分に消費電力を低減させることができ
ない。また、CMOSとTTLとが混在した場合には、CMOS部
のデバイスとTTL部のデバイスとが必要となり、構成部
品の増大によるコストアップの招来と共に小型化が困難
になるという問題がある。
ラでは、第５図のバッファ回路42で回り込み電流ループ
の発生を防止した場合、バッファ回路42がTTLで形成さ
れているため、充分に消費電力を低減させることができ
ない。また、CMOSとTTLとが混在した場合には、CMOS部
のデバイスとTTL部のデバイスとが必要となり、構成部
品の増大によるコストアップの招来と共に小型化が困難
になるという問題がある。
また、第６図の抵抗器43で回り込み電流ループの発生
を防止した場合には、CMOSデバイス41の全ての入力側に
抵抗器43を接続することが必要となり、上記と同様に構
成部品の増大によるコストアップの招来と共に小型化が
困難になる。さらに、この場合には、CMOSデバイス41の
入力容量と抵抗器43とで時定数を有することになり、信
号の送受信に遅延が生じることから高速で設備機器を制
御することが困難になるという問題もある。
を防止した場合には、CMOSデバイス41の全ての入力側に
抵抗器43を接続することが必要となり、上記と同様に構
成部品の増大によるコストアップの招来と共に小型化が
困難になる。さらに、この場合には、CMOSデバイス41の
入力容量と抵抗器43とで時定数を有することになり、信
号の送受信に遅延が生じることから高速で設備機器を制
御することが困難になるという問題もある。
このように、従来のログラマブルコントローラは、入
出力部をCMOSデバイス41のみで構成することができなか
ったため、上述したような問題が発生していた。従っ
て、本発明においては、回り込み電流ループの発生をCM
OSデバイスのみで防止することで、消費電力を低減化す
ると共に小型化および信号の送受信を高速化することが
できるプログラマブルコントローラを提供することを目
的としている。
出力部をCMOSデバイス41のみで構成することができなか
ったため、上述したような問題が発生していた。従っ
て、本発明においては、回り込み電流ループの発生をCM
OSデバイスのみで防止することで、消費電力を低減化す
ると共に小型化および信号の送受信を高速化することが
できるプログラマブルコントローラを提供することを目
的としている。
本発明に係るプログラマブルコントローラは、上記課
題を解決するために、個々の電源電圧で作動する入出力
部同士が信号ケーブルを介して接続可能にされ、入出力
部間でデータ信号を送受信可能なプログラマブルコント
ローラであって、上記入出力部は、CMOSデバイスで形成
され、上記信号ケーブルを介して、他の入出力部からデ
ータ信号を受信する入力部と、例えば、保護ダイオード
など、当該入力部の入力と電源電圧との間に設けられ、
所定の保護電圧を越えた場合に導通して、上記入力部を
過電圧から保護する保護部と、電源電圧が例えばCMOSデ
バイスの保護ダイオードの順電位など、上記保護電圧に
応じた基準電圧よりも低下した際に電源電圧低下信号
（PD信号）を他の入出力部へ出力する電圧監視手段であ
る電圧監視回路部と、他の入出力部から電源電圧低下信
号（PD信号）を受信した際に、当該入出力部の入力部へ
出力するデータ信号をＬレベルにするデータ信号規制手
段、例えば、バッファ回路やAND回路等を有する内部回
路部とからなっていることを特徴としている。
題を解決するために、個々の電源電圧で作動する入出力
部同士が信号ケーブルを介して接続可能にされ、入出力
部間でデータ信号を送受信可能なプログラマブルコント
ローラであって、上記入出力部は、CMOSデバイスで形成
され、上記信号ケーブルを介して、他の入出力部からデ
ータ信号を受信する入力部と、例えば、保護ダイオード
など、当該入力部の入力と電源電圧との間に設けられ、
所定の保護電圧を越えた場合に導通して、上記入力部を
過電圧から保護する保護部と、電源電圧が例えばCMOSデ
バイスの保護ダイオードの順電位など、上記保護電圧に
応じた基準電圧よりも低下した際に電源電圧低下信号
（PD信号）を他の入出力部へ出力する電圧監視手段であ
る電圧監視回路部と、他の入出力部から電源電圧低下信
号（PD信号）を受信した際に、当該入出力部の入力部へ
出力するデータ信号をＬレベルにするデータ信号規制手
段、例えば、バッファ回路やAND回路等を有する内部回
路部とからなっていることを特徴としている。
上記の構成によれば、信号ケーブルを介して接続可能
な入出力部同士は、個々の電源電圧で作動されるため、
特定の入出力部の電源電圧のみが低下する場合がある。
この際、各入出力部には、電源電圧を監視する電圧監視
手段が設けられており、この電圧監視手段は、電源電圧
が基準電圧よりも低下した際に電源電圧低下信号を出力
するようになっている。また、各入出力部には、データ
信号規制手段も設けられており、このデータ信号規制手
段は、電源電圧低下信号を受信した際にデータ信号の出
力側をＬレベルにするようになっている。
な入出力部同士は、個々の電源電圧で作動されるため、
特定の入出力部の電源電圧のみが低下する場合がある。
この際、各入出力部には、電源電圧を監視する電圧監視
手段が設けられており、この電圧監視手段は、電源電圧
が基準電圧よりも低下した際に電源電圧低下信号を出力
するようになっている。また、各入出力部には、データ
信号規制手段も設けられており、このデータ信号規制手
段は、電源電圧低下信号を受信した際にデータ信号の出
力側をＬレベルにするようになっている。
従って、特定の電源電圧が基準電圧よりも低下した場
合には、低下した電源電圧の入出力部に設けられた電圧
監視手段から電源電圧低下信号が出力されることにな
り、この電源電圧低下信号は、信号ケーブルを介して接
続された他の入出力部に受信され、受信した入出力部の
データ信号規制手段がデータ信号の出力側をＬレベルに
することになる。
合には、低下した電源電圧の入出力部に設けられた電圧
監視手段から電源電圧低下信号が出力されることにな
り、この電源電圧低下信号は、信号ケーブルを介して接
続された他の入出力部に受信され、受信した入出力部の
データ信号規制手段がデータ信号の出力側をＬレベルに
することになる。
これにより、電源電圧が不所望に低下した場合、例え
ば、保護ダイオードなどの保護部を確実に遮断できる。
この結果、CMOSデバイス同士を直接接続した場合でも回
り込み電流ループが発生しない。従って、入出力部は、
CMOSデバイスのみで構成することが可能なため、消費電
力の低減と信号の送受信の高速化とを可能にさせ、さら
には構成部品の減少からプログラマブルコントローラを
小型化させることが可能になる。
ば、保護ダイオードなどの保護部を確実に遮断できる。
この結果、CMOSデバイス同士を直接接続した場合でも回
り込み電流ループが発生しない。従って、入出力部は、
CMOSデバイスのみで構成することが可能なため、消費電
力の低減と信号の送受信の高速化とを可能にさせ、さら
には構成部品の減少からプログラマブルコントローラを
小型化させることが可能になる。
本発明の一実施例を第１図ないし第３図に基づいて説
明すれば、以下の通りである。
明すれば、以下の通りである。
本実施例に係るプログラマブルコントローラは、第３
図に示すように、ラダープログラムを解析して実効する
CPU（Central Processing Unit）を備えた本体ユニット
２と、設備機器に配設されたアクチュエータやセンサ等
に接続されるI/Oユニット３…と、上記の各ユニット２
・３…に適した電源電圧に変換する電源ユニット１とで
構成されており、これらの各ユニット１・２・３…は、
基本ベースユニット４として配電盤等に配設されるよう
になっている。
図に示すように、ラダープログラムを解析して実効する
CPU（Central Processing Unit）を備えた本体ユニット
２と、設備機器に配設されたアクチュエータやセンサ等
に接続されるI/Oユニット３…と、上記の各ユニット２
・３…に適した電源電圧に変換する電源ユニット１とで
構成されており、これらの各ユニット１・２・３…は、
基本ベースユニット４として配電盤等に配設されるよう
になっている。
また、上記の基本ベースユニット４には、電源ユニッ
ト１およびI/Oユニット３…からなる増設ベースユニッ
ト５・６が信号ケーブル７・７を介して接続されるよう
になっており、基本ベースユニット４および増設ベース
ユニット５・６間でデータ信号が送受信されるようにな
っている。
ト１およびI/Oユニット３…からなる増設ベースユニッ
ト５・６が信号ケーブル７・７を介して接続されるよう
になっており、基本ベースユニット４および増設ベース
ユニット５・６間でデータ信号が送受信されるようにな
っている。
上記の電源ユニット１およびI/Oユニット３を有する
ベースユニット22の回路構成は、第１図に示すように、
電源ユニット１に相当する電源変換部９と、I/Oユニッ
ト３に相当するデータ信号規制手段である内部回路部８
と、電源電圧を監視して電源電圧低下信号（以下PD信号
と称する。）を出力する電圧監視手段である電圧監視回
路部10とからなっており、内部回路部８と電圧監視回路
部10とで入出力部を構成している。
ベースユニット22の回路構成は、第１図に示すように、
電源ユニット１に相当する電源変換部９と、I/Oユニッ
ト３に相当するデータ信号規制手段である内部回路部８
と、電源電圧を監視して電源電圧低下信号（以下PD信号
と称する。）を出力する電圧監視手段である電圧監視回
路部10とからなっており、内部回路部８と電圧監視回路
部10とで入出力部を構成している。
上記の電源変換部９は、CMOSデバイスに適した電源電
圧VCCを出力するようになっており、電源変換部９から
出力される電源電圧VCCは、電圧監視回路部10および内
部回路部８に印加されるようになっている。
圧VCCを出力するようになっており、電源変換部９から
出力される電源電圧VCCは、電圧監視回路部10および内
部回路部８に印加されるようになっている。
上記の電圧監視回路部10は、第２図に示すように、電
源電圧VCC側に接続される電源端子10aと、GND側に接続
されるGND端子10cと、PD信号を出力する出力端子10bと
を有したIC（Integrated Cercuit）が構成されており、
内部には、電源端子10aに印加される電圧を監視するコ
ンパレータ回路11を有している。
源電圧VCC側に接続される電源端子10aと、GND側に接続
されるGND端子10cと、PD信号を出力する出力端子10bと
を有したIC（Integrated Cercuit）が構成されており、
内部には、電源端子10aに印加される電圧を監視するコ
ンパレータ回路11を有している。
上記のコンパレータ回路11には、抵抗器12・13の一端
部が＋入力側に接続されており、これらの抵抗器12・13
の他端部は、電源電圧VCC側およびGND側に接続されてい
る。一方、コンパレータ回路11の−入力側には、抵抗器
14の一端部および定電圧ダイオード15のカソード側に接
続されており、抵抗器14の他端部は、GND側に接続され
ている一方、定電圧ダイオード15のアノード側は、電源
電圧VCC側に接続されている。これにより、コンパレー
タ回路11は、抵抗器12・13で得られた電圧と、抵抗器14
および定電圧ダイオード15で得られた電圧とを比較し、
電源電圧VCCが例えば4.2V等の基準電圧以下となった際
にＨレベルを出力するようになっている。
部が＋入力側に接続されており、これらの抵抗器12・13
の他端部は、電源電圧VCC側およびGND側に接続されてい
る。一方、コンパレータ回路11の−入力側には、抵抗器
14の一端部および定電圧ダイオード15のカソード側に接
続されており、抵抗器14の他端部は、GND側に接続され
ている一方、定電圧ダイオード15のアノード側は、電源
電圧VCC側に接続されている。これにより、コンパレー
タ回路11は、抵抗器12・13で得られた電圧と、抵抗器14
および定電圧ダイオード15で得られた電圧とを比較し、
電源電圧VCCが例えば4.2V等の基準電圧以下となった際
にＨレベルを出力するようになっている。
上記のコンパレータ回路11の出力側には、電流を制限
する抵抗器16が接続されており、この抵抗器16は、pnp
型トランジスタ17のベース17aに接続されている。そし
て、このトランジスタ17は、エミッタ17bがGND側に接続
されている一方、コレクタ17cが出力端子10bに接続され
ている。これにより、出力端子10bは、コンパレータ回
路11の出力がＨレベルとなった時にＬレベルのPD信号を
出力するようになっている。
する抵抗器16が接続されており、この抵抗器16は、pnp
型トランジスタ17のベース17aに接続されている。そし
て、このトランジスタ17は、エミッタ17bがGND側に接続
されている一方、コレクタ17cが出力端子10bに接続され
ている。これにより、出力端子10bは、コンパレータ回
路11の出力がＨレベルとなった時にＬレベルのPD信号を
出力するようになっている。
上記の出力端子10bは、第１図に示すように、信号ケ
ーブル７を介して他の電源変換部９に接続された内部回
路部８に接続されるようになっている。この内部回路部
８は、ゲートアレイやスタンダードセル等のセミカスタ
ムのCMOSデバイスで形成されており、内部回路部８に
は、後述のAND回路20からのデータ信号を受信するバッ
ファ回路19および出力端子10bからのPD信号を受信する
負論理のバッファ回路18が設けられている。
ーブル７を介して他の電源変換部９に接続された内部回
路部８に接続されるようになっている。この内部回路部
８は、ゲートアレイやスタンダードセル等のセミカスタ
ムのCMOSデバイスで形成されており、内部回路部８に
は、後述のAND回路20からのデータ信号を受信するバッ
ファ回路19および出力端子10bからのPD信号を受信する
負論理のバッファ回路18が設けられている。
PD信号を受信するバッファ回路18の入力側には、プル
アップ抵抗器21が接続されており、オープンコレクタの
電圧監視回路部10のＨレベルを保証するようになってい
る。また、バッファ回路18の出力側は、２入力の負論理
で形成されたAND回路20の一方の入力側に接続されてお
り、AND回路20の他方の入力側には、制御対象の監視や
制御に使用されるデータ信号が入力されるようになって
いる。これにより、AND回路20は、両入力側に印加され
た電圧レベルを論理積することで、バッファ回路18に接
続された入力側がＨレベルであれば他方の入力側で受信
したデータ信号をそのまま出力するようになっている一
方、PD信号がバッファ回路18を介して入力されてＬレベ
ルとなればデータ信号に関係なくＬレベルを出力される
ようになっている。
アップ抵抗器21が接続されており、オープンコレクタの
電圧監視回路部10のＨレベルを保証するようになってい
る。また、バッファ回路18の出力側は、２入力の負論理
で形成されたAND回路20の一方の入力側に接続されてお
り、AND回路20の他方の入力側には、制御対象の監視や
制御に使用されるデータ信号が入力されるようになって
いる。これにより、AND回路20は、両入力側に印加され
た電圧レベルを論理積することで、バッファ回路18に接
続された入力側がＨレベルであれば他方の入力側で受信
したデータ信号をそのまま出力するようになっている一
方、PD信号がバッファ回路18を介して入力されてＬレベ
ルとなればデータ信号に関係なくＬレベルを出力される
ようになっている。
上記の構成において、電源電圧が低下した際のプログ
ラマブルコントローラの動作について以下に説明する。
ラマブルコントローラの動作について以下に説明する。
個々に電源変換部９を有したベースユニット22・22同
士を信号ケーブル７で接続した場合には、CMOSデバイス
で形成された内部回路部８・８のAND回路20とバッファ
回路19とが接続されると共に、電圧監視回路部10の出力
端子10bとバッファ回路18とが接続されることになる。
士を信号ケーブル７で接続した場合には、CMOSデバイス
で形成された内部回路部８・８のAND回路20とバッファ
回路19とが接続されると共に、電圧監視回路部10の出力
端子10bとバッファ回路18とが接続されることになる。
この際、両電源変換部９・９が電圧監視回路部10の基
準電圧を越えている場合には、電圧監視回路部10の出力
端子10bがＨレベルを維持することになり、このＨレベ
ルが信号ケーブル７および内部回路部８を介してAND回
路20の一方の入力側に印加されることになる。これによ
り、AND回路20は、上記の一方の入力側に印加されたＨ
レベルと他方の入力側に入力されたデータ信号とを論理
積し、データ信号と同じ信号を出力することになる。
準電圧を越えている場合には、電圧監視回路部10の出力
端子10bがＨレベルを維持することになり、このＨレベ
ルが信号ケーブル７および内部回路部８を介してAND回
路20の一方の入力側に印加されることになる。これによ
り、AND回路20は、上記の一方の入力側に印加されたＨ
レベルと他方の入力側に入力されたデータ信号とを論理
積し、データ信号と同じ信号を出力することになる。
一方、電源変換部９の電源電圧VCCが電圧監視回路部1
0の基準電圧よりも低下した場合には、第２図に示すよ
うに、コンパレータ回路11の出力側がＨレベルとなり、
このＨレベルの出力が抵抗器16を介してトランジスタ17
のベース17aに印加されることになる。これにより、ト
ランジスタ17のコレクタ17cがＬレベルになることで、
コレクタ17cに接続された出力端子10bもＬレベルとな
り、出力端子10bからPD信号が出力されることになる。
0の基準電圧よりも低下した場合には、第２図に示すよ
うに、コンパレータ回路11の出力側がＨレベルとなり、
このＨレベルの出力が抵抗器16を介してトランジスタ17
のベース17aに印加されることになる。これにより、ト
ランジスタ17のコレクタ17cがＬレベルになることで、
コレクタ17cに接続された出力端子10bもＬレベルとな
り、出力端子10bからPD信号が出力されることになる。
上記のPD信号は、第１図に示すように、信号ケーブル
７を介して接続されたバッファ回路18の入力側に出力さ
れ、PD信号を受信したバッファ回路18は、PD信号と同じ
電圧レベルのＬレベルを出力することになる。これによ
り、バッファ回路18に接続されたAND回路20は、入力側
がＬレベルに印加されることになり、このＬレベルと他
方の入力側に入力されたデータ信号とを論理積すること
で、データ信号の電圧レベルに関係なく常にＬレベルを
出力することになる。
７を介して接続されたバッファ回路18の入力側に出力さ
れ、PD信号を受信したバッファ回路18は、PD信号と同じ
電圧レベルのＬレベルを出力することになる。これによ
り、バッファ回路18に接続されたAND回路20は、入力側
がＬレベルに印加されることになり、このＬレベルと他
方の入力側に入力されたデータ信号とを論理積すること
で、データ信号の電圧レベルに関係なく常にＬレベルを
出力することになる。
このように、本実施例に係るプログラマブルコントロ
ーラは、電源電圧VCCが基準電圧よりも低下した際にPD
信号を出力するようになっていると共に、PD信号を受信
した際に内部回路部８の出力をＬレベルにするようにな
っている。従って、信号ケーブル７を介して接続された
ベースユニット22・22は、一方の電源電圧VCCがCMOSデ
バイスの保護ダイオードの順電位よりも低下した際に、
PD信号で他方の出力を強制的にＬレベルに設定させるこ
とが可能になり、たとえCMOSデバイス同士が直接接続さ
れていた場合でも、回り込み電流ループの発生が防止さ
れることになる。そして、この回り込み電流ループの防
止は、CMOSデバイスのラッチアップや劣化を防止するこ
とを可能にし、内部回路部８をCMOSデバイスのみで構成
できることからデータ信号を高速で送受信させることを
可能にすると共に、消費電力を低減させることを可能に
する。
ーラは、電源電圧VCCが基準電圧よりも低下した際にPD
信号を出力するようになっていると共に、PD信号を受信
した際に内部回路部８の出力をＬレベルにするようにな
っている。従って、信号ケーブル７を介して接続された
ベースユニット22・22は、一方の電源電圧VCCがCMOSデ
バイスの保護ダイオードの順電位よりも低下した際に、
PD信号で他方の出力を強制的にＬレベルに設定させるこ
とが可能になり、たとえCMOSデバイス同士が直接接続さ
れていた場合でも、回り込み電流ループの発生が防止さ
れることになる。そして、この回り込み電流ループの防
止は、CMOSデバイスのラッチアップや劣化を防止するこ
とを可能にし、内部回路部８をCMOSデバイスのみで構成
できることからデータ信号を高速で送受信させることを
可能にすると共に、消費電力を低減させることを可能に
する。
また、プログラマブルコントローラは、各ベースユニ
ット22に一つ設けられた電圧監視回路部10およびセミカ
スタムのCMOSデバイスのみで回り込み電流ループを防止
できるため、回り込み電流ループの防止に要する部品点
数を減少させることが可能になり、ひいては小型化およ
びコストダウンが可能になる。
ット22に一つ設けられた電圧監視回路部10およびセミカ
スタムのCMOSデバイスのみで回り込み電流ループを防止
できるため、回り込み電流ループの防止に要する部品点
数を減少させることが可能になり、ひいては小型化およ
びコストダウンが可能になる。
本発明に係るプログラマブルコントローラは、以上の
ように、個々の電源電圧で作動し、信号ケーブルを介し
て接続可能な入出力部が、入力部の保護部が導通する保
護電圧に応じた基準電圧よりも電源電圧が低下した際に
電源電圧低下信号を他の入出力部へ出力する電圧監視手
段と、他の入出力部から電源電圧低下信号を受信した際
に、当該入出力部の入力部へ出力するデータ信号をＬレ
ベルにするデータ信号規制手段とからなっている構成で
ある。
ように、個々の電源電圧で作動し、信号ケーブルを介し
て接続可能な入出力部が、入力部の保護部が導通する保
護電圧に応じた基準電圧よりも電源電圧が低下した際に
電源電圧低下信号を他の入出力部へ出力する電圧監視手
段と、他の入出力部から電源電圧低下信号を受信した際
に、当該入出力部の入力部へ出力するデータ信号をＬレ
ベルにするデータ信号規制手段とからなっている構成で
ある。
これにより、特定の電源電圧が基準電圧よりも低下し
た際に、低下した電源電圧の入出力部に設けられた電圧
監視手段から電源電圧低下信号が出力され、この電源電
圧低下信号が信号ケーブルを介して接続された他の入出
力部のデータ信号規制手段に受信され、データ信号の出
力側がＬレベルにされることから、低下した電源電圧の
入出力部の保護部を遮断できる。この結果、たとえCMOS
デバイス同士が直接接続されていた場合でも回り込み電
流ループが発生しない。従って、入出力部は、CMOSデバ
イスのみで構成することが可能なため、消費電力の低減
と信号の送受信の高速化とを可能にさせ、さらには構成
部品の減少でプログラマブルコントローラを小型化させ
ることが可能になるという効果を奏する。
た際に、低下した電源電圧の入出力部に設けられた電圧
監視手段から電源電圧低下信号が出力され、この電源電
圧低下信号が信号ケーブルを介して接続された他の入出
力部のデータ信号規制手段に受信され、データ信号の出
力側がＬレベルにされることから、低下した電源電圧の
入出力部の保護部を遮断できる。この結果、たとえCMOS
デバイス同士が直接接続されていた場合でも回り込み電
流ループが発生しない。従って、入出力部は、CMOSデバ
イスのみで構成することが可能なため、消費電力の低減
と信号の送受信の高速化とを可能にさせ、さらには構成
部品の減少でプログラマブルコントローラを小型化させ
ることが可能になるという効果を奏する。
第１図ないし第３図は、本発明の一実施例を示すもので
ある。 第１図は、入出力部が信号ケーブルを介して接続された
ベースユニットの回路図である。 第２図は、電圧監視回路部の回路図である。 第３図は、プログラマブルコントローラの概略構成図で
ある。 第４図ないし第６図は、従来例を示すものである。 第４図は、CMOSデバイス間を流れる回り込み電流ループ
の状態を示す説明図である。 第５図は、バッファ回路を有する入出力部が信号ケーブ
ルを介して接続されたベースユニットの回路図である。 第６図は、抵抗器を有する入出力部が信号ケーブルを介
して接続されたベースユニットの回路図である。 １は電源ユニット、２は本体ユニット、３はI/Oユニッ
ト、４は基本ベースユニット、５・６は増設ベースユニ
ット、７は信号ケーブル、８は内部回路部（データ信号
規制手段）、９は電源変換部、10は電圧監視回路部（電
圧監視手段）、11はコンパレータ回路、22はベースユニ
ットである。
ある。 第１図は、入出力部が信号ケーブルを介して接続された
ベースユニットの回路図である。 第２図は、電圧監視回路部の回路図である。 第３図は、プログラマブルコントローラの概略構成図で
ある。 第４図ないし第６図は、従来例を示すものである。 第４図は、CMOSデバイス間を流れる回り込み電流ループ
の状態を示す説明図である。 第５図は、バッファ回路を有する入出力部が信号ケーブ
ルを介して接続されたベースユニットの回路図である。 第６図は、抵抗器を有する入出力部が信号ケーブルを介
して接続されたベースユニットの回路図である。 １は電源ユニット、２は本体ユニット、３はI/Oユニッ
ト、４は基本ベースユニット、５・６は増設ベースユニ
ット、７は信号ケーブル、８は内部回路部（データ信号
規制手段）、９は電源変換部、10は電圧監視回路部（電
圧監視手段）、11はコンパレータ回路、22はベースユニ
ットである。
Claims (1)
- 【請求項１】個々の電源電圧で作動する入出力部同士が
信号ケーブルを介して接続可能にされ、入出力部間でデ
ータ信号を送受信可能なプログラマブルコントローラで
あって、 上記入出力部は、CMOSデバイスで形成され、上記信号ケ
ーブルを介して、他の入出力部からデータ信号を受信す
る入力部と、 当該入力部の入力と電源電圧との間に設けられ、所定の
保護電圧を越えた場合に導通して、上記入力部を過電圧
から保護する保護部と、 電源電圧が上記保護電圧に応じた基準電圧よりも低下し
た際に電源電圧低下信号を他の入出力部へ出力する電圧
監視手段と、 他の入出力部から電源電圧低下信号を受信した際に、当
該入出力部の入力部へ出力するデータ信号をＬレベルに
するデータ信号規制手段とを備えていることを特徴とす
るプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159541A JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159541A JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452802A JPH0452802A (ja) | 1992-02-20 |
| JP2624876B2 true JP2624876B2 (ja) | 1997-06-25 |
Family
ID=15696013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2159541A Expired - Lifetime JP2624876B2 (ja) | 1990-06-15 | 1990-06-15 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624876B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1703347B1 (en) * | 2005-03-15 | 2018-10-17 | Omron Corporation | Programmable logic controller device and programmable logic controller system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273102A (ja) * | 1987-05-01 | 1988-11-10 | Koyo Denshi Kogyo Kk | リモ−ト入出力コントロ−ラ |
| JPS63273103A (ja) * | 1987-05-01 | 1988-11-10 | Hitachi Ltd | プログラマブルコントロ−ル装置 |
-
1990
- 1990-06-15 JP JP2159541A patent/JP2624876B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452802A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985343B2 (en) | Programmable power management switch | |
| KR970068366A (ko) | 마이크로 제어기를 가지는 전자장치의 버스-네트워크 동작장치 | |
| US6163183A (en) | Multifunction reset for mixed-signal integrated circuits | |
| US10901041B2 (en) | Semiconductor device, battery monitoring system and semiconductor device activation method | |
| US20100146309A1 (en) | Semiconductor device for supplying power supply voltage to semiconductor device | |
| US20200244259A1 (en) | Multi-functional pin of an integrated circuit | |
| CN113992199A (zh) | 集成电路及其信号传输方法 | |
| JPH11127547A (ja) | 電源ユニットのオン／オフ制御装置 | |
| JP2624876B2 (ja) | プログラマブルコントローラ | |
| US20020125913A1 (en) | Input/output buffer capable of supporting a multiple of transmission logic buses | |
| KR900005234B1 (ko) | 반도체 집적회로장치 | |
| US6229932B1 (en) | Optical signal switching apparatus | |
| US5787260A (en) | Busline length recognition system | |
| JP3627481B2 (ja) | インターフェイス回路 | |
| CN218549750U (zh) | 一种韦根接口保护电路 | |
| JP2005229563A (ja) | 電源電圧監視回路及びそれを内蔵する電子機器 | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JP3015617B2 (ja) | 情報処理装置 | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| JPS6122802B2 (ja) | ||
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JP3158413B2 (ja) | アブソリュートエンコーダへの電源電圧供給装置 | |
| JP3285221B2 (ja) | データ送信方式 | |
| US5475334A (en) | Output driver circuit with free-switchable output | |
| JP2604150Y2 (ja) | 遠隔制御装置 |