JPH0451550A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0451550A
JPH0451550A JP15970290A JP15970290A JPH0451550A JP H0451550 A JPH0451550 A JP H0451550A JP 15970290 A JP15970290 A JP 15970290A JP 15970290 A JP15970290 A JP 15970290A JP H0451550 A JPH0451550 A JP H0451550A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
cooling
cap
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15970290A
Other languages
English (en)
Inventor
Hiroshi Kikuchi
広 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15970290A priority Critical patent/JPH0451550A/ja
Publication of JPH0451550A publication Critical patent/JPH0451550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置のパッケージング技術に
関するものである。
〔従来の技術〕
パッケージ基板上に実装した半導体チップをキャップで
気密封止したパッケージ構造を有するチップキャリヤ(
Chip Carrier)については、例えば特開昭
62−249429号、特開昭63−310139号公
報などに記載されている。
第5図は、上記文献に記載されたチップキャリヤの断面
構造を示している。チップキャリヤ30は、ムライトな
どのセラミック材料からなるパッケージ基板31の主面
の電極32上に半田バンプ33を介して半導体チップ3
4をフェイスダウンボンディングし、この半導体チップ
34をキャップ35で気密封止したハーメチックシール
構造を備えている。
キャップ35は、例えば窒化アルミニウム(AIN>な
どの高熱伝導性セラミックからなり、封止用半田36に
よってパッケージ基板31の主面に接合されている。パ
ッケージ基板31の主面の周縁部およびキャップ35の
脚部の下面のそれぞれには、封止用半田36の濡れ性を
向上させるためのメタライズ層37が設けられている。
上記キャップ35内に封止された半導体チップ34の背
面く上面)は、伝熱用半田38によってキャップ35の
下面と接合されている。これは、半導体チップ34から
発生する熱を伝熱用半田38を通じてキャップ35に伝
達するためである。キャップ35の上には図示しないヒ
ートシンクが搭載され、キャップ35の熱を外部に伝達
するようになっている。上記伝熱用半田38の濡れ性を
向上させるため、キャップ35の下面と半導体チップ3
4の背面に、メタライズ層37が設けられている。
パッケージ基板31の内層には、例えばW(タングステ
ン)からなる内部配線39が形成され、この内部配線3
9を通じてパッケージ基板31の主面側の電極32と下
面側の電極32とが電気的に接続されている。下面側の
電極32には、チップキャリヤ30をモジュール基板な
どに実装する際の外部端子となる半田バンブ40が接合
される。
こ発明が解決しようとする課題〕 近年、ゲートアレイやマイクロコンピユータなどの論理
LSIにおいては、集積度の向上に伴って半導体チップ
の消費電力が著しく増大しているため、回路動作時に半
導体チップから発生する熱を如何に効率よく外部に放出
するかが半導体チップの動作信頼性を確保する上で重要
な問題となる。
ところが、前述した従来のチップキャリヤは、半導体チ
ップから発生する熱を伝熱用半田を通じてキャップに伝
達し、さらにキャップ上に搭載したヒートシンクを通じ
て外部に伝達する冷却構造を採用しているため、半導体
チップからヒートシンクに到るまでの放熱経路が長く、
半導体チップの冷却効率が低いという問題がある。
また、前記チップキャリヤは、半田バンブを介して半導
体チップをパッケージ基板の主面に実装するとともに、
伝熱用半田を介して半導体チップの背面をキャップに接
続しているため、半導体チップ、パッケージ基板および
キャップの熱膨張率の差に起因して半田バンブに熱応力
が集中し易く、半導体チップとパッケージ基板との接続
信頼性が低下するという問題がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は半導体チップの熱を効率よくチップキャ
リヤの外部に放出することのできる冷却技術を提供する
ことにある。
本発明の他の目的は、上記目的を達成するとともに、半
導体チップとパッケージ基板との接続信頼性が高いチッ
プキャリヤを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本戦の一発明は、パッケージ基板の主面にフェイスダウ
ンボンディングした半導体チップの背面に冷媒が流通す
る冷却管を接続し、上記半導体チップと冷却管とをキャ
ップで気密封止したチップキャリヤである。
〔作用〕
上記した手段によれば、半導体チップの背面に冷媒が流
通する冷却管を接続したことにより、半導体チップから
発生する熱を伝熱用半田を通じてキャップに伝達する従
来のチップキャリヤに比べてパッケージの放熱経路が短
くなり、半導体チップの冷却効率が向上する。
また、上記した手段によれば、半導体チップの背面がキ
ャップに固着されないため、半導体チップ、パッケージ
基板およびキャップの熱膨張率の差に起因して半田バン
ブに加わる熱応力が低減され、半導体チップとパッケー
ジ基板との接続信頼性が向上する。
以下、実施例を用いて本発明を詳述する。
〔実施例1〕 第1図に示すように、本実施例1の半導体集積回路装置
であるチップキャリヤ1は、複数の半導体チップ2のそ
れぞれを半田バンブ3を介してパッケージ基板4の主面
の電極5上にフェイスダウンボンディングし、これらの
半導体チップ2をキャップ6で気密封止したマルチチッ
プキャリヤ構造を有している。
キャップ6は、例えば窒化アルミニウム(AJN)など
の高熱伝導性セラミックからなり、封止用半田7によっ
てパッケージ基板4の主面に接合されている。パッケー
ジ基板4の主面の周縁部およびキャップ6の脚部の下面
のそれぞれには、上記封止用半田7の濡れ性を向上させ
るためのメタライズ層8が設けられている。メタライズ
層8はT1膜、N1膜右よびAu膜を積層した複合金属
膜からなる。パッケージ基板4は、ムライトなどのセラ
ミックからなり、その内層にはWからなる内部配線9が
形成されている。
パッケージ基板4の主面上にフェイスダウンボンディン
グされたそれぞれの半導体チップ2の背面には、中空の
冷却ブロック10が搭載されている。冷却ブロック10
は、セラミックあるいはステンレス鋼などの高熱伝導材
料からなり、Au/Sn共晶合金などのろう材11によ
って単導体チップ2の背面に接合されている。
図の右端の半導体チップ2に搭載された冷却ブロック1
0の内部には、冷却管12Hの一端が挿入されている。
同じく図の左端の半導体チップ2に搭載された冷却ブロ
ック10の内部には、冷却管12bの一端が挿入されて
いる。また、隣接する冷却ブロック10同士は、冷却管
12cを通じて互いに連通されている。上記冷却管12
a、12bは、キャップ6の孔13を通じてチップキャ
リヤ1内に挿入されており、それぞれの他端側は、図示
しない冷媒供給源に接続されている。上記冷媒供給源か
ら供給される冷却水などの冷媒は、冷却管12aを通じ
て図の右端の冷却ブロック10内に流入し、冷却管12
cを通じてそれぞれの半導体チップ2の冷却ブロック1
0内を流通した後、冷却管12bを通じて冷媒供給源に
戻る。
上記冷却管12a、12bとキャップ6の孔13との隙
間には半田14が充填され、チップキャリヤ1内の気密
が維持される構造となっている。
キャップ6の孔13の内壁、および孔13内に挿入され
た冷却管12a、12bの外周には、半田14の濡れ性
を向上させるためのメタライズ層8がそれぞれ設けられ
ている。上記メタライズ層8はT1膜、Ni膜およびA
u膜を積層した複合金属膜からなる。冷却管L2a、1
2b、12cのそれぞれは、ステンレス鋼などの高熱伝
導材料からなり、伸縮性を持たせるため、それらの一部
に蛇腹15が形成されている。
以上の構成からなる本実施例1のチップキャリヤ1によ
れば、下記の作用、効果を得ることができる。
(1)、 /(ッケージ基板4の主面上にフェイスダウ
ンボンディングしたそれぞれの半導体チップ2の背面に
冷媒が直!!接触し、半導体チップ2の熱を速やかに外
部に伝達する構造になっているため、半導体チップ2の
過熱が防止され、集積回路の安定動作を確保することが
できる。
(2)、半導体チップ2の背面がキャップ6に固着され
ていないため、半導体チップ2、パッケージ基板4およ
びキャップ6の熱膨張率の差に起因して半田バンプ3に
過剰の熱応力が加わることはない。
また、冷却管12a、12b、12cのそれぞれの一部
に蛇腹15を形成してフレキシブル構造としたので、半
導体チップ2、冷却管12a、12b、12cおよび冷
却ブロック10の熱膨張率の差に起因して半田バンプ3
に過剰の熱応力が加わることもない。
これらにより、半導体チップ2とパッケージ基板4との
接続信頼性が向上する。
(3)、パッケージ基板4の主面に複数の半導体チップ
2をフェイスダウンボンディングし、これらをキャップ
6で気密封止したマルチチップキャリヤ構造としたので
、実装密度の高いチップキャリヤが得られる。
〔実施例2〕 前記実施例1のチップキャリヤは、半導体チップの背面
に冷却ブロックを接続し、この冷却ブロック内に冷媒を
流通させたが、本実施例2のチップキャリヤ1は、第2
図に示すように、冷却管12をそれぞれの半導体チップ
2の背面に接触させることによって、実施例1とほぼ同
様の効果を得ている。冷却管12は、A u / S 
n共晶合金などの高熱伝導性のろう材11によって半導
体チップ2の背面に接合されている。この場合、冷却管
12を半導体チップ2の背面で蛇行して這わせることに
より、半導体チップ2と冷却管12との接触面積が多く
確保されるので、半導体チップ2の冷却効率が著しく向
上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例1,2に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
例えば第3図に示すように、パッケージ基板4の主面上
にフェイスダウンボンディングしたそれぞれの半導体チ
ップ2の背面に中空の冷却ブロック10を搭載し、この
冷却ブロック10内に冷媒が流通する冷却管12を挿通
する冷却構造を採用してもよい。
また、例えば、第4図に示すように、パッケージ基板4
の主面上にフェイスダウンボンディングしたそれぞれの
半導体チップ2の背面に貫通した穴を持つ冷却ブロック
10を搭載し、冷却媒体を冷却ブロック10の貫通穴に
通すことで冷却ブロックを冷却し、半導体チップ2の発
生する熱を奪う冷却構造でもよい。
冷媒は、冷却水以外の液体や気体を使用することもでき
る。
冷却管は、大径の管内に小径の管を挿通した二重構造と
してもよい。
パッケージ基板の主面上にフェイスダウンボンディング
する半導体チップは、一つでもよい。
以上の説明では、主として本発明者によってなされた発
明をチップキャリヤの冷却技術に適用した場合について
説明したが、本発明はこれに限定されるものではなく、
半導体チップを実装した基板をキャップで気密封止した
各種の半導体集積回路装置に適用することができるわ 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
パッケージ基板の主面にフェイスダウンボンディングし
た半導体チップの背面に冷媒が流通する冷却管を接続し
、上記半導体チップと冷却管とをキャップで気密封止し
たチップキャリヤ構造を有する本発明の半導体集積回路
装置によれば、半導体チップの冷却効率が向上し、かつ
半導体チップとパッケージ基板との接続信頼性が向上す
るので、信頼性の高いチップキャリヤを得ることができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第2図は、本発明の他の実施例である半導体集積回路装
置の要部断面図、 13図は、本発明のさらに他の実施例である半導体集積
回路装置の要部断面図、 第4図は、本発明のさらに他の実施例である半導体集積
回路装置の要部断面図、 第5図は、従来の半導体集積回路装置の要部破断正面図
である。 1.30・・・チップキャリヤ、2゜34・・・半導体
チップ、3.33.40・・・半田バンプ、4.31・
・・パッケージ基板、5.32・・・電極、6,35・
・・キャップ、7.36・・・封止用半田、8,37・
・・メタライズ層、9.39・・・内部配線、10・・
・冷却ブ07り、11・・・ろう材、12.12a、1
2b。 12c・・・冷却管、13・・・孔、14・・・半田、
15・・・蛇腹、38・・・伝熱用半田。

Claims (1)

  1. 【特許請求の範囲】 1、パッケージ基板の主面にフェイスダウンボンディン
    グした半導体チップの背面に冷媒が流通する冷却管を接
    続し、前記半導体チップおよび冷却管をキャップで気密
    封止したことを特徴とする半導体集積回路装置。 2、前記半導体チップの背面に冷却ブロックを接続し、
    前記冷却ブロック内を冷媒が流通するようにしたことを
    特徴とする請求項1記載の半導体集積回路装置。 3、前記冷却ブロックを中空にし、前記冷媒が直接半導
    体チップに接触するようにしたことを特徴とする請求項
    2記載の半導体集積回路装置。 4、前記冷却管は、フレキシブル構造を有していること
    を特徴とする請求項1または2記載の半導体集積回路装
    置。
JP15970290A 1990-06-20 1990-06-20 半導体集積回路装置 Pending JPH0451550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15970290A JPH0451550A (ja) 1990-06-20 1990-06-20 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15970290A JPH0451550A (ja) 1990-06-20 1990-06-20 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0451550A true JPH0451550A (ja) 1992-02-20

Family

ID=15699445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15970290A Pending JPH0451550A (ja) 1990-06-20 1990-06-20 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0451550A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516478A2 (en) * 1991-05-30 1992-12-02 Nec Corporation Cooling structure for integrated circuits
EP1628345A2 (en) 2004-08-17 2006-02-22 Delphi Technologies, Inc. Fluid cooled encapsulated micoelectronic package
JP2009182312A (ja) * 2008-02-01 2009-08-13 Denso Corp 半導体冷却構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516478A2 (en) * 1991-05-30 1992-12-02 Nec Corporation Cooling structure for integrated circuits
EP0516478A3 (ja) * 1991-05-30 1994-02-02 Nec Corp
EP1628345A2 (en) 2004-08-17 2006-02-22 Delphi Technologies, Inc. Fluid cooled encapsulated micoelectronic package
EP1628345A3 (en) * 2004-08-17 2006-03-29 Delphi Technologies, Inc. Fluid cooled encapsulated micoelectronic package
US8026597B2 (en) 2004-08-17 2011-09-27 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
US20120001319A1 (en) * 2004-08-17 2012-01-05 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
US8471380B2 (en) * 2004-08-17 2013-06-25 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
JP2009182312A (ja) * 2008-02-01 2009-08-13 Denso Corp 半導体冷却構造

Similar Documents

Publication Publication Date Title
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US6528878B1 (en) Device for sealing and cooling multi-chip modules
US7511957B2 (en) Methods for fabricating a cooled electronic module employing a thermally conductive return manifold structure sealed to the periphery of a surface to be cooled
US8266802B2 (en) Cooling apparatus and method of fabrication thereof with jet impingement structure integrally formed on thermally conductive pin fins
US5367193A (en) Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
JPH05129516A (ja) 半導体装置
JP2000150735A (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
JP2861981B2 (ja) 半導体装置の冷却構造
JP2004022914A (ja) 絶縁回路基板とその冷却構造及ぴパワー半導体装置とその冷却構造
JPH0541471A (ja) 半導体集積回路装置
JPH0451550A (ja) 半導体集積回路装置
JPS6020538A (ja) 半導体装置
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH08264688A (ja) 半導体用セラミックパッケージ
JPH0574985A (ja) 半導体素子の実装構造
JPS61279157A (ja) 半導体装置の冷却装置
JPH03106062A (ja) 半導体集積回路装置の冷却構造
JP3055960B2 (ja) 半導体装置の製造方法
JPH05198708A (ja) 半導体集積回路装置
JPH04122054A (ja) 半導体装置
JPH08222668A (ja) Icパッケージ
JP4453230B2 (ja) 半導体素子用冷却構造体
JPH02113562A (ja) 半導体装置
JPS612350A (ja) 半導体集積回路装置
JPH0617313Y2 (ja) 液冷形半導体パッケージ