JPH0451512A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0451512A JPH0451512A JP2161005A JP16100590A JPH0451512A JP H0451512 A JPH0451512 A JP H0451512A JP 2161005 A JP2161005 A JP 2161005A JP 16100590 A JP16100590 A JP 16100590A JP H0451512 A JPH0451512 A JP H0451512A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- integrated circuit
- semiconductor integrated
- photomask
- identifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造用フォトマスクに
関する。
関する。
本発明は、半導体集積回路装置の製造用フォトマスクに
おいて、データを識別するだめのパターンを機能セルに
設けることによって、描画合成された後のフォトマスク
を構成した機能セルの識別を容易にしたものである。
おいて、データを識別するだめのパターンを機能セルに
設けることによって、描画合成された後のフォトマスク
を構成した機能セルの識別を容易にしたものである。
第２図は従来技術による半導体集積回路装置のフォトマ
スクの概略図である。２１はフォトマスクを構成してい
る機能セル、２５は機能セル２１に配置されたデータを
識別するためのパターンである。
スクの概略図である。２１はフォトマスクを構成してい
る機能セル、２５は機能セル２１に配置されたデータを
識別するためのパターンである。
データを識別するためのパターンは、半導体集積回路装
置の製造工程でのフォトマスクの種類とバージョンを管
理する、または半導体集積回路装置の検査及び実装工程
での半導体集積回路装置の種類を識別する等に用いられ
ていた。
置の製造工程でのフォトマスクの種類とバージョンを管
理する、または半導体集積回路装置の検査及び実装工程
での半導体集積回路装置の種類を識別する等に用いられ
ていた。
しかし、近年、半導体業界では、より付加価値の高い製
品を提供するために、半導体記憶回路（ＲＡＭ、ＲＯＭ
、またはそれに似た機能を持つ回路）を内蔵したマイク
ロプロセッサ−などの大規模な回路の開発が著しい。こ
れらマイクロプロセッサ−には、集積度の大きい記憶回
路やあらゆる演算処理を行う制御回路が多数含まれ、マ
イクロプロセッサ−を構成する回路素子数は莫大なもの
となる。そして、フォトマスクを製作するための描画装
置の制約からこのような大軽模な回路は、１つの機能セ
ルとしてフォトマスクに描画する前に合成することがで
きない。
品を提供するために、半導体記憶回路（ＲＡＭ、ＲＯＭ
、またはそれに似た機能を持つ回路）を内蔵したマイク
ロプロセッサ−などの大規模な回路の開発が著しい。こ
れらマイクロプロセッサ−には、集積度の大きい記憶回
路やあらゆる演算処理を行う制御回路が多数含まれ、マ
イクロプロセッサ−を構成する回路素子数は莫大なもの
となる。そして、フォトマスクを製作するための描画装
置の制約からこのような大軽模な回路は、１つの機能セ
ルとしてフォトマスクに描画する前に合成することがで
きない。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは回路規模に応じて大規模な回路を
複数の機能セルに分割し、かつマスクを構成する機能セ
ルのデータの識別を容易にした半導体集積回路装置を提
供するところにある〔課題を解決するための手段〕 本発明の半導体集積回路装置、は、フォトマスクに描画
合成される複数の機能セルを有し、機能セルにデータを
識別するためのパターンを設けたことを特徴とする。
の目的とするところは回路規模に応じて大規模な回路を
複数の機能セルに分割し、かつマスクを構成する機能セ
ルのデータの識別を容易にした半導体集積回路装置を提
供するところにある〔課題を解決するための手段〕 本発明の半導体集積回路装置、は、フォトマスクに描画
合成される複数の機能セルを有し、機能セルにデータを
識別するためのパターンを設けたことを特徴とする。
第１図は本発明の実施例における、複数の機能セルを有
しかつ機能セルにデータを識別するためのパターンを設
けた、描画合成時のフォトマスクの概略図である。
しかつ機能セルにデータを識別するためのパターンを設
けた、描画合成時のフォトマスクの概略図である。
本発明においては、大規模な回路を複数の機能セルに分
割して機能セルにデータを識別するためのパターンを設
け、複数の機能セルをある１つのマスクについて描画合
成して得られたフォトマスクの概略図が第１図である。
割して機能セルにデータを識別するためのパターンを設
け、複数の機能セルをある１つのマスクについて描画合
成して得られたフォトマスクの概略図が第１図である。
１，２，５．４は各々がフォトマスクを構成している１
つの機能セル５．６，７．８は機能セルの種類及びバー
ジョンを英数字で表わしたパターンである。５は機能セ
ル１に設けられた機能セル１を識別するためのパターン
であり、６は機能セル２に設けられた機能セル２を識別
するためのパターンであり、７は機能セル５に設けられ
た機能セル５を識別するためのパターンであり、８は機
能セル４に設けられた機能セル４を識別するためのパタ
ーンである。
つの機能セル５．６，７．８は機能セルの種類及びバー
ジョンを英数字で表わしたパターンである。５は機能セ
ル１に設けられた機能セル１を識別するためのパターン
であり、６は機能セル２に設けられた機能セル２を識別
するためのパターンであり、７は機能セル５に設けられ
た機能セル５を識別するためのパターンであり、８は機
能セル４に設けられた機能セル４を識別するためのパタ
ーンである。
ここで示しである機能セルは、回路全体の規模によって
分割されるので、い（つもの機能セルが存在してもかま
わない。またデータを識別するためのパターンとして英
数字を用いたが、データを識別するのに便利な形状であ
れば 英数字以外でもよい。
分割されるので、い（つもの機能セルが存在してもかま
わない。またデータを識別するためのパターンとして英
数字を用いたが、データを識別するのに便利な形状であ
れば 英数字以外でもよい。
尚、データを識別するためのパターンは、データの識別
が必要となる機能セルに設けるだけでもかまわない。
が必要となる機能セルに設けるだけでもかまわない。
以上述べたように本発明によれば、回路全体の規模によ
って複数に分割した機能セルにデータを識別するための
パターンを設けることＫよって、機能セルのデータの種
類及びバージョンを容易に確認できるという効果を有す
る。
って複数に分割した機能セルにデータを識別するための
パターンを設けることＫよって、機能セルのデータの種
類及びバージョンを容易に確認できるという効果を有す
る。
またＲＯＭ等の機能が切シ換わる機能セルにおいても、
切り換わった機能の確認がチップで行えるので、他機穫
の混入が防止できるという効果も有する。
切り換わった機能の確認がチップで行えるので、他機穫
の混入が防止できるという効果も有する。
第１図は本発明の実施例を示すフォトマスク概略図。第
２図は従来の例を示すフォトマスク概略図。 １〜４−ｍ−・−機能セル ５〜８−−・・・−データを識別するためのノぐターン ２１ ・−−・・−・−・機能セル ２５−・・・・−・・−データを識別するための７ぜタ
ーン 以上
２図は従来の例を示すフォトマスク概略図。 １〜４−ｍ−・−機能セル ５〜８−−・・・−データを識別するためのノぐターン ２１ ・−−・・−・−・機能セル ２５−・・・・−・・−データを識別するための７ぜタ
ーン 以上
Claims (1)
- フォトマスクに描画合成される複数の機能セルを有し、
機能セルにデータを識別するためのパターンを設けたこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161005A JPH0451512A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161005A JPH0451512A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451512A true JPH0451512A (ja) | 1992-02-20 |
Family
ID=15726770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161005A Pending JPH0451512A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451512A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063434A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | フォトマスクの版数確認用半導体セル |
-
1990
- 1990-06-19 JP JP2161005A patent/JPH0451512A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063434A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | フォトマスクの版数確認用半導体セル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451512A (ja) | 半導体集積回路装置 | |
| JPS63211739A (ja) | 半導体装置 | |
| KR0154795B1 (ko) | 액정 표시 장치용 패널 | |
| JPH056176B2 (ja) | ||
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JPS61284910A (ja) | 半導体装置製造用基板および半導体装置製造方法 | |
| JPH0199051A (ja) | 半導体製造マスク | |
| JPS60209875A (ja) | 配線装置 | |
| JPH0451513A (ja) | 半導体集積回路装置 | |
| US3829213A (en) | Artproof method for semiconductor devices | |
| JPH022556A (ja) | 半導体デバイス製造用ステッパーレティクル | |
| JPH0451511A (ja) | 半導体集積回路装置 | |
| US20050164099A1 (en) | Method to overcome minimum photomask dimension rules | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JP2528713B2 (ja) | 半導体プロセス支援システム | |
| JPH04133466A (ja) | 半導体集積回路装置 | |
| JPH0358407A (ja) | 半導体装置の製造方法 | |
| JPS6076141A (ja) | 集積論理回路 | |
| CN115062577A (zh) | 一种在极小尺寸器件上标记产品型号的方法 | |
| JPS58207653A (ja) | 半導体集積回路用マスタ・ウェ−ハ | |
| JPH0453154A (ja) | 半導体装置の製造方法 | |
| JPH04343469A (ja) | アナログマスタスライス型半導体装置 | |
| JPH01186616A (ja) | 半導体装置 | |
| JPS60221758A (ja) | 縮小投影露光方法 | |
| JPH01134920A (ja) | 半導体装置の製造方法 |