JPH0449780B2 - - Google Patents
Info
- Publication number
- JPH0449780B2 JPH0449780B2 JP60046633A JP4663385A JPH0449780B2 JP H0449780 B2 JPH0449780 B2 JP H0449780B2 JP 60046633 A JP60046633 A JP 60046633A JP 4663385 A JP4663385 A JP 4663385A JP H0449780 B2 JPH0449780 B2 JP H0449780B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- outer lead
- reference pattern
- bonded
- lead bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ICデバイスのアウターリードをボ
ンデイング対象である配線基板又はリードフレー
ムなどの基板のアウターリードにボンデイングす
る方法に関するものである。
ンデイング対象である配線基板又はリードフレー
ムなどの基板のアウターリードにボンデイングす
る方法に関するものである。
一般に、インナーリードボンデイング済のIC
デバイスを等ピツチで複数個取付けたキヤリアテ
ープを長手方向に移送し、その下側にICデバイ
スをボンデイングすべき基板を移送し、キヤリア
テープから各ICデバイスをアウターリードの部
分で切断して取出し、これを下方に降下させて基
板のアウターリード部にボンデイングすることが
行われている。
デバイスを等ピツチで複数個取付けたキヤリアテ
ープを長手方向に移送し、その下側にICデバイ
スをボンデイングすべき基板を移送し、キヤリア
テープから各ICデバイスをアウターリードの部
分で切断して取出し、これを下方に降下させて基
板のアウターリード部にボンデイングすることが
行われている。
この従来のアウターリードボンデイングにおい
ては、キヤリアテープや基板に設けられた孔とこ
れに係合するピン又は爪などから構成された機械
的なガイドにより、ICデバイスのアウターリー
ドの位置と基板のアウターリードの位置を整合さ
せて位置決めし、位置ずれの検出、補正を行うこ
となく、位置合わせ精度は位置決め機構部の加
工、組立精度に依存していた。
ては、キヤリアテープや基板に設けられた孔とこ
れに係合するピン又は爪などから構成された機械
的なガイドにより、ICデバイスのアウターリー
ドの位置と基板のアウターリードの位置を整合さ
せて位置決めし、位置ずれの検出、補正を行うこ
となく、位置合わせ精度は位置決め機構部の加
工、組立精度に依存していた。
しかしながら、近年ICデバイスはさらに小型
化され、高密度、多ピン化傾向にあるため、キヤ
リアテープ上のICデバイスの取付位置誤差、切
断誤差、移動誤差、基板の位置決め誤差、基板上
のアウターリードの配列誤差などの誤差が集積し
て、ICデバイスのアウターリードと基板のアウ
ターリードとの整合が困難であり、そのために製
品の小型化を妨げる欠点があつた。
化され、高密度、多ピン化傾向にあるため、キヤ
リアテープ上のICデバイスの取付位置誤差、切
断誤差、移動誤差、基板の位置決め誤差、基板上
のアウターリードの配列誤差などの誤差が集積し
て、ICデバイスのアウターリードと基板のアウ
ターリードとの整合が困難であり、そのために製
品の小型化を妨げる欠点があつた。
また、これらの誤差をなくすために各要素の精
度を上げることにより対処すると、機械各部の加
工精度や組立精度を異常に上げることとなつて実
用的でなくなる、という欠点があつた。
度を上げることにより対処すると、機械各部の加
工精度や組立精度を異常に上げることとなつて実
用的でなくなる、という欠点があつた。
さらにまた、キヤリアテープ、ICデバイス、
基板等の誤差は、同一生産ロツト内では同一であ
るが、生産ロツトが変わる毎に微細なる寸法誤差
が生ずることもあり、このこともさらに整合精度
を不良にする要因ともなつていた。
基板等の誤差は、同一生産ロツト内では同一であ
るが、生産ロツトが変わる毎に微細なる寸法誤差
が生ずることもあり、このこともさらに整合精度
を不良にする要因ともなつていた。
本発明は、上記従来の問題点を解決し、特定の
ICデバイスと基板の整合に必要な基準パターン
を設定し記憶させ、この基準パターンに合致する
ように以後の各整合位置ずれを整え、精度の高い
アウターリードボンデイングを容易に行わしめよ
うとするものである。
ICデバイスと基板の整合に必要な基準パターン
を設定し記憶させ、この基準パターンに合致する
ように以後の各整合位置ずれを整え、精度の高い
アウターリードボンデイングを容易に行わしめよ
うとするものである。
上記問題点を解決するための手段として、本発
明は、ICデバイスを複数個取付けたキヤリアテ
ープから各ICデバイスをアウターリード部にお
いて切断して取出し、ボンデイング対象たる基板
に整合させてアウターリードボンデイングを行う
方法において、特定の整合済のICデバイスと基
板との相対的整合位置関係を基準パターンとして
記憶させ、ボンデイングすべき同一種類のICデ
バイスと基板との相対的位置関係を検出し、前記
基準パターンにおける相対的整合位置関係に合致
するように前記ボンデイングすべきICデバイス
又は基板の少なくとも一方を変位せしめて整合し
ボンデイングを行うことを特徴とするアウターリ
ードボンデイング方法を提供するものである。
明は、ICデバイスを複数個取付けたキヤリアテ
ープから各ICデバイスをアウターリード部にお
いて切断して取出し、ボンデイング対象たる基板
に整合させてアウターリードボンデイングを行う
方法において、特定の整合済のICデバイスと基
板との相対的整合位置関係を基準パターンとして
記憶させ、ボンデイングすべき同一種類のICデ
バイスと基板との相対的位置関係を検出し、前記
基準パターンにおける相対的整合位置関係に合致
するように前記ボンデイングすべきICデバイス
又は基板の少なくとも一方を変位せしめて整合し
ボンデイングを行うことを特徴とするアウターリ
ードボンデイング方法を提供するものである。
本発明の一実施例を図面を参照しながら説明す
ると、特定の、例えばある生産ロツトにおいて最
先に図示しないキヤリアテープからアウターリー
ド部で切断され取出されたICデバイス１は、XY
方向へ移動するXYテーブル２とその上のθ方向
へ回転操作を行うθテーブル３上の吸着軸４に、
真空吸引孔５を経て下方からの真空吸引によつて
固定され、搬送ユニツト８によつて搬送される基
板６中の打抜き孔７中に保持される。ICデバイ
ス１と基板６との間には、僅かに隙間があり、
ICデバイス１は基板６と接触することなく、XY
テーブル２及びθテーブル３によつて自由に移動
可能である。
ると、特定の、例えばある生産ロツトにおいて最
先に図示しないキヤリアテープからアウターリー
ド部で切断され取出されたICデバイス１は、XY
方向へ移動するXYテーブル２とその上のθ方向
へ回転操作を行うθテーブル３上の吸着軸４に、
真空吸引孔５を経て下方からの真空吸引によつて
固定され、搬送ユニツト８によつて搬送される基
板６中の打抜き孔７中に保持される。ICデバイ
ス１と基板６との間には、僅かに隙間があり、
ICデバイス１は基板６と接触することなく、XY
テーブル２及びθテーブル３によつて自由に移動
可能である。
しかして、マニプユレータ等によつて作業者の
操作量にしたがつて、XYテーブル２及びθテー
ブル３のモータが駆動され、第２図の位置から第
３図の状態に位置合わせし、整合したのちにボン
デイングを行うが、この整合時に作業者はICデ
バイス１及び基板６の画像を写すためのITVカ
メラ９により写し出されたモニターTVの画像を
見ながら、ICデバイス１側のアウターリード１
０と基板６側のアウターリード１０′を合わせる
作業を行い、その画像の倍率が大きい時はICデ
バイス１の全体を一度にみることができないか
ら、図示しない押釦等の別の操作スイツチを操作
して、ITVカメラ用XYテーブル１１を駆動し、
予め定められた位置へITVカメラ９を移動し、
順次位置合わせに必要な部分をモニターTV上へ
写し出し、これを見ながらXYテーブル２、θテ
ーブル３を駆動して第３図のように整合し、アウ
ターリード１０，１０′のボンデイングを行う。
操作量にしたがつて、XYテーブル２及びθテー
ブル３のモータが駆動され、第２図の位置から第
３図の状態に位置合わせし、整合したのちにボン
デイングを行うが、この整合時に作業者はICデ
バイス１及び基板６の画像を写すためのITVカ
メラ９により写し出されたモニターTVの画像を
見ながら、ICデバイス１側のアウターリード１
０と基板６側のアウターリード１０′を合わせる
作業を行い、その画像の倍率が大きい時はICデ
バイス１の全体を一度にみることができないか
ら、図示しない押釦等の別の操作スイツチを操作
して、ITVカメラ用XYテーブル１１を駆動し、
予め定められた位置へITVカメラ９を移動し、
順次位置合わせに必要な部分をモニターTV上へ
写し出し、これを見ながらXYテーブル２、θテ
ーブル３を駆動して第３図のように整合し、アウ
ターリード１０，１０′のボンデイングを行う。
このようにアウターリード１０，１０′を整合
しボンデイングしたのち、作業者は再びITVカ
メラ用XYテーブル１１を駆動しつつ、モニター
TV上の画像によりボンデイングされたICデバイ
ス１及び基板６上の基準点をもとに該基準点の
XY座標等ICデバイス１と基板６との相対的整合
位置関係を基準データとして基準パターンを設定
し、記憶させる。この操作における前記基準点は
自由に選ぶことができるが、ICデバイス１側の
アウターリード１０の対角線位置の２ヶ所に位置
合わせマーク１３，１３を付設し、また基板６の
打抜き孔７付近の対角線位置の２ヶ所に位置合わ
せマーク１２，１２を付設してこれら基準点とす
るのが便利である。
しボンデイングしたのち、作業者は再びITVカ
メラ用XYテーブル１１を駆動しつつ、モニター
TV上の画像によりボンデイングされたICデバイ
ス１及び基板６上の基準点をもとに該基準点の
XY座標等ICデバイス１と基板６との相対的整合
位置関係を基準データとして基準パターンを設定
し、記憶させる。この操作における前記基準点は
自由に選ぶことができるが、ICデバイス１側の
アウターリード１０の対角線位置の２ヶ所に位置
合わせマーク１３，１３を付設し、また基板６の
打抜き孔７付近の対角線位置の２ヶ所に位置合わ
せマーク１２，１２を付設してこれら基準点とす
るのが便利である。
上記のように、ボンデイング整合位置の基準パ
ターンの設定を特定のもの、例えばある生産ロツ
ト中の最先のものについて目視にて行い、この基
準パターンを記憶させるいわゆるセルフテイーチ
ングを行つたのち、その生産ロツトのその後のボ
ンデイング作業は、ITVカメラ９による画像の
検出装置１４によつて前記基準パターンと比較し
てICデバイス１と基板６の位置合わせマーク１
２，１３の位置ずれを光学的、電気的に自動検出
し、基準パターンに合致する如くXYテーブル
２、θテーブル３を駆動して精度の高い整合を行
うことができる。また、生産ロツトが変わつた場
合には、再び前述したような基準パターンのセル
フテイーチングを行つたのち、この基準パターン
による整合を行う。
ターンの設定を特定のもの、例えばある生産ロツ
ト中の最先のものについて目視にて行い、この基
準パターンを記憶させるいわゆるセルフテイーチ
ングを行つたのち、その生産ロツトのその後のボ
ンデイング作業は、ITVカメラ９による画像の
検出装置１４によつて前記基準パターンと比較し
てICデバイス１と基板６の位置合わせマーク１
２，１３の位置ずれを光学的、電気的に自動検出
し、基準パターンに合致する如くXYテーブル
２、θテーブル３を駆動して精度の高い整合を行
うことができる。また、生産ロツトが変わつた場
合には、再び前述したような基準パターンのセル
フテイーチングを行つたのち、この基準パターン
による整合を行う。
また、同一種類のICデバイス１、基板６のア
ウターリードボンデイングにおいては、設定され
た特定の基準パターンによつてボンデイグするも
よく、ICデバイス１、基板６の種類が異なると
きは基準パターンの設定をやり直すことが必要で
ある。
ウターリードボンデイングにおいては、設定され
た特定の基準パターンによつてボンデイグするも
よく、ICデバイス１、基板６の種類が異なると
きは基準パターンの設定をやり直すことが必要で
ある。
さらにまた、基準パターンの設定に当たり、す
でにボンデイングされた製品をサンプルとして利
用して基準パターンの設定を行い、この基準パタ
ーンによつて他の同一種類のICデバイス１、基
板６のアウターリードボンデイングを行うことも
でき、その場合には目視による基準パターン設定
操作は不要になる。
でにボンデイングされた製品をサンプルとして利
用して基準パターンの設定を行い、この基準パタ
ーンによつて他の同一種類のICデバイス１、基
板６のアウターリードボンデイングを行うことも
でき、その場合には目視による基準パターン設定
操作は不要になる。
〔発明の効果〕
以上述べたように本発明によれば、特定の整合
済のICデバイスと基板との相対的整合位置関係
を基準パターンとして記憶させ、以後のICデバ
イスと基板との相対位置関係を検出して前記基準
パターンに合致するように整合させてボンデイン
グするものであるから、従来の如き位置決め機構
部の加工、組立精度に依存することなく、極めて
精度の高いボンデイングを行うことができ、さら
に製品の小型化にも対応することができるという
効果を有するものである。
済のICデバイスと基板との相対的整合位置関係
を基準パターンとして記憶させ、以後のICデバ
イスと基板との相対位置関係を検出して前記基準
パターンに合致するように整合させてボンデイン
グするものであるから、従来の如き位置決め機構
部の加工、組立精度に依存することなく、極めて
精度の高いボンデイングを行うことができ、さら
に製品の小型化にも対応することができるという
効果を有するものである。
図面は本発明の一実施例を示すもので、第１図
はアウターリードボンデイングの構成説明図、第
２図及び第３図はICデバイス付近の拡大平面図
である。 １……ICデバイス、２……XYテーブル、３…
…θテーブル、４……吸着軸、５……真空吸引
孔、６……基板、７……打抜き孔、８……搬送ユ
ニツト、９……ITVカメラ、１０，１０′……ア
ウターリード、１１……ITVカメラ用XYテーブ
ル、１２，１３……位置合わせマーク、１４……
検出装置。
はアウターリードボンデイングの構成説明図、第
２図及び第３図はICデバイス付近の拡大平面図
である。 １……ICデバイス、２……XYテーブル、３…
…θテーブル、４……吸着軸、５……真空吸引
孔、６……基板、７……打抜き孔、８……搬送ユ
ニツト、９……ITVカメラ、１０，１０′……ア
ウターリード、１１……ITVカメラ用XYテーブ
ル、１２，１３……位置合わせマーク、１４……
検出装置。
Claims (1)
- 【特許請求の範囲】 １ ICデバイスを複数個取付けたキヤリアテー
プから各ICデバイスをアウターリード部におい
て切断して取出し、ボンデイング対象たる基板に
整合させてアウターリードボンデイングを行う方
法において、特定の整合済のICデバイスと基板
との相対的整合位置関係を基準パターンとして記
憶させ、ボンデイングすべき同一種類のICデバ
イスと基板との相対位置関係を検出し、前記基準
パターンにおける相対的整合位置関係に合致する
ように前記ボンデイングすべきICデバイス又は
基板の少なくとも一方を変位せしめて整合しボン
デイングを行うことを特徴とするアウターリード
ボンデイング方法。 ２ 前記特定の整合済のICデバイスと基板とが、
目視によつて整合されたものである特許請求の範
囲第１項記載のアウターリードボンデイング方
法。 ３ 前記特定の整合済のICデバイスと基板とが、
ボンデイング済の製品である特許請求の範囲第１
項記載のアウターリードボンデイング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046633A JPS61206236A (ja) | 1985-03-11 | 1985-03-11 | アウタ−リ−ドボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046633A JPS61206236A (ja) | 1985-03-11 | 1985-03-11 | アウタ−リ−ドボンデイング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206236A JPS61206236A (ja) | 1986-09-12 |
| JPH0449780B2 true JPH0449780B2 (ja) | 1992-08-12 |
Family
ID=12752695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60046633A Granted JPS61206236A (ja) | 1985-03-11 | 1985-03-11 | アウタ−リ−ドボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206236A (ja) |
-
1985
- 1985-03-11 JP JP60046633A patent/JPS61206236A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61206236A (ja) | 1986-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237622A (en) | Semiconductor pick-and-place machine automatic calibration apparatus | |
| US5894657A (en) | Mounting apparatus for electronic component | |
| US6374146B1 (en) | Component suction site-teaching system and method | |
| WO2015001599A1 (ja) | フィーダ調整装置 | |
| JP3523480B2 (ja) | カメラ位置の補正装置 | |
| JP4855347B2 (ja) | 部品移載装置 | |
| JP2008251588A (ja) | 部品搭載装置および部品搭載装置における搭載位置精度測定方法 | |
| JP5756713B2 (ja) | 基板処理装置、基板処理システム | |
| JP4515814B2 (ja) | 装着精度測定方法 | |
| JPH0449780B2 (ja) | ||
| JP3265143B2 (ja) | 部品搭載方法および装置 | |
| JP2008139260A (ja) | 画像表示装置、外観検査装置、クリーム半田印刷機、及び画像表示方法 | |
| US6141599A (en) | Method for setting conveying data for a lead frame | |
| JPH05265027A (ja) | 位置決め方法及びその装置 | |
| JP2533375B2 (ja) | テ―プボンディングにおけるリ―ドとバンプの位置検出方法 | |
| JPS6234791A (ja) | 視覚装置を有する超精密実装機 | |
| JPH08293700A (ja) | 実装機の位置補正方法及びその装置 | |
| JPS62272600A (ja) | 電子部品位置決め插入ヘツド | |
| JPH0226379B2 (ja) | ||
| JPH07335722A (ja) | 基板の位置合わせ方法 | |
| JPS5818934A (ja) | インナ−リ−ドボンデイング装置における試料監視装置 | |
| JPH0878479A (ja) | アウタリ−ドボンディング装置およびアウタリ−ドボンディング方法 | |
| JPH0645786A (ja) | 高さ調整手段を備えた部品実装装置 | |
| JPH03145200A (ja) | 電子部品の自動挿入方法及びその装置 | |
| JP2002185199A (ja) | 電子部品実装装置におけるプログラムのマーク位置修正方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |