JPH044605A - クロック周波数制御回路 - Google Patents
クロック周波数制御回路Info
- Publication number
- JPH044605A JPH044605A JP2107233A JP10723390A JPH044605A JP H044605 A JPH044605 A JP H044605A JP 2107233 A JP2107233 A JP 2107233A JP 10723390 A JP10723390 A JP 10723390A JP H044605 A JPH044605 A JP H044605A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
- 102100038578 F-box only protein 11 Human genes 0.000 description 1
- 101100173427 Homo sapiens FBXO11 gene Proteins 0.000 description 1
- 101150048739 VIT1 gene Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路に用いられるクロック周波数制
御回路に関するものであも 従来の技術 従来 半導体集積回路においては 水晶発振子等の原振
となる周波数を分周して１種類以上の周波数を作り出し
それをクロック周波数として用いてい旭 このクロッ
ク周波数は基本的には固定されており一定のものであっ
ｔも 一部質化可能なものも存在していた力（その場
合も多種類の周波数の中から外部スイッチにより人手に
て希望する周波数を選択するという方式のものであった
また このため周波数切り替え時にクロック信号に乱
れが生じる場合があっち 発明が解決しようとする課題 しかしなか収 上記のようなりロック周波数制御の半導
体集積回路においてζよ 動作温度特性を保証するた取
７０°Ｃ程度の高温時に動作可能なりロック周波数をそ
の半導体集積回路の最高クロック周波数として与えてい
池 そのた数７０°Ｃ程度以下の温度で（戴 能力的に
は７０°Ｃ程度の高温時に動作可能なりロック周波数以
上のクロック周波数で動作可能であり、より高速な動作
が可能であるにもかかわらず、クロック周波数として７
０°Ｃ程度の高温時に動作可能なりロック周波数を与え
ていたた敦 十分その半導体集積回路の能力を発揮でき
ていなかったという課題があった また クロック周波
数切り替えをおこなう場合、外部スイッチにより人手に
ておこなっていたた敢 クロック信号に乱れが生ニ 回
路が誤動作する場合があるという課題があった 本発明はこのような課題を解消し いかなる動作温度に
おいてもその温度における動作可能な最も速いクロック
周波数で動作し より高速にかつ安定に動作することが
できるクロック周波数制御回路を提供することを目的と
する。
御回路に関するものであも 従来の技術 従来 半導体集積回路においては 水晶発振子等の原振
となる周波数を分周して１種類以上の周波数を作り出し
それをクロック周波数として用いてい旭 このクロッ
ク周波数は基本的には固定されており一定のものであっ
ｔも 一部質化可能なものも存在していた力（その場
合も多種類の周波数の中から外部スイッチにより人手に
て希望する周波数を選択するという方式のものであった
また このため周波数切り替え時にクロック信号に乱
れが生じる場合があっち 発明が解決しようとする課題 しかしなか収 上記のようなりロック周波数制御の半導
体集積回路においてζよ 動作温度特性を保証するた取
７０°Ｃ程度の高温時に動作可能なりロック周波数をそ
の半導体集積回路の最高クロック周波数として与えてい
池 そのた数７０°Ｃ程度以下の温度で（戴 能力的に
は７０°Ｃ程度の高温時に動作可能なりロック周波数以
上のクロック周波数で動作可能であり、より高速な動作
が可能であるにもかかわらず、クロック周波数として７
０°Ｃ程度の高温時に動作可能なりロック周波数を与え
ていたた敦 十分その半導体集積回路の能力を発揮でき
ていなかったという課題があった また クロック周波
数切り替えをおこなう場合、外部スイッチにより人手に
ておこなっていたた敢 クロック信号に乱れが生ニ 回
路が誤動作する場合があるという課題があった 本発明はこのような課題を解消し いかなる動作温度に
おいてもその温度における動作可能な最も速いクロック
周波数で動作し より高速にかつ安定に動作することが
できるクロック周波数制御回路を提供することを目的と
する。
課題を解決するための手段
本発明は 温度Ｔにより一意に決まる電圧Ｖを出力とす
る温度センサと、この温度センサからの出力を入力とす
るＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力を
入力とする遅延回路と、この遅延回路の入力と出力とを
入力とする比較回路と、前記遅延回路の出力を入力とす
るデコード回路と、このデコード回路の出力を選択入力
とするクロック選択回路と、前記比較回路からの出力を
制御入力 前記クロック選択回路の出力をデータ入力と
するラッチ回路と、このラッチ回路の出力を入力とする
奇数段ゲートを具備し 前記奇数段ゲートの出力が前記
クロック選択回路のデータ入力に入力されてなることを
特徴とするクロック周波数制御回路である。
る温度センサと、この温度センサからの出力を入力とす
るＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力を
入力とする遅延回路と、この遅延回路の入力と出力とを
入力とする比較回路と、前記遅延回路の出力を入力とす
るデコード回路と、このデコード回路の出力を選択入力
とするクロック選択回路と、前記比較回路からの出力を
制御入力 前記クロック選択回路の出力をデータ入力と
するラッチ回路と、このラッチ回路の出力を入力とする
奇数段ゲートを具備し 前記奇数段ゲートの出力が前記
クロック選択回路のデータ入力に入力されてなることを
特徴とするクロック周波数制御回路である。
作用
本発明のクロック周波数制御回路は前記した構成により
、温度センサにて検知した温度Ｔに対応した電圧Ｖが出
力さｈ Ａ／Ｄコンバータでその入力電圧範囲に対応
した信号が出力され デコード回路で遅延回路を通った
この出力信号に対応した選択信号が出力され クロック
選択回路でこの選択信号に応じた周波数信号が選択され
いかなる動作温度範囲においてもその温度範囲におけ
る動作可能な最も速いクロック周波数で動作し より高
速に回路を動作することができも ま？＝ Ａ／Ｄコ
ンバータの出力信号変化を比較回路により検出し その
出力信号によりラッチの制御をおこなうことにより、ク
ロック周波数が変化する際にクロック信号を固定し 安
定に回路を動作することができる。
、温度センサにて検知した温度Ｔに対応した電圧Ｖが出
力さｈ Ａ／Ｄコンバータでその入力電圧範囲に対応
した信号が出力され デコード回路で遅延回路を通った
この出力信号に対応した選択信号が出力され クロック
選択回路でこの選択信号に応じた周波数信号が選択され
いかなる動作温度範囲においてもその温度範囲におけ
る動作可能な最も速いクロック周波数で動作し より高
速に回路を動作することができも ま？＝ Ａ／Ｄコ
ンバータの出力信号変化を比較回路により検出し その
出力信号によりラッチの制御をおこなうことにより、ク
ロック周波数が変化する際にクロック信号を固定し 安
定に回路を動作することができる。
実施例
本発明の一実施例におけるクロ・ツク周波数制御回路の
構成概略を第１図に示す。ここで（よ ３つの温度範囲
に対応して、クロ・ツク周波数を３種類切り替える場合
について説明すも 温度センサ１０にて検知した温度Ｔに対応した電圧Ｖ５
０が出力され、Ｌ Ａ／Ｄコンノく一夕１２でその電
圧Ｖ５０に応じて信号１３ｓ５２と信号Ｂ１５４が出力
される。遅延回路１４でその入力である信号Ｂｓ５２と
信号Ｂ１５４を遅延させ、信号Ｂ―５２に対し信号Ｄｓ
５６を、信号Ｂ１５４に対し信号Ｄ１５８を出力する。
構成概略を第１図に示す。ここで（よ ３つの温度範囲
に対応して、クロ・ツク周波数を３種類切り替える場合
について説明すも 温度センサ１０にて検知した温度Ｔに対応した電圧Ｖ５
０が出力され、Ｌ Ａ／Ｄコンノく一夕１２でその電
圧Ｖ５０に応じて信号１３ｓ５２と信号Ｂ１５４が出力
される。遅延回路１４でその入力である信号Ｂｓ５２と
信号Ｂ１５４を遅延させ、信号Ｂ―５２に対し信号Ｄｓ
５６を、信号Ｂ１５４に対し信号Ｄ１５８を出力する。
比較回路１６では信号Ｂ＠５２と信号Ｄ＠５６、信号Ｂ
１５４と信号Ｄ１５８を比較し 比較結果を制御信号Ｓ
Ｈ６６として出力する。デコーダ１８では遅延回路１４
の出力である信号Ｄ−５６と信号Ｄ１５８を入力とし
デコードした結果を制御信号８１６０、制御信号５２６
２、制御信号８３６４の３つの制御信号に出力する。ク
ロック選択回路２０ではデコーダ１８からの制御信号５
１６０．５２６２．５３６４の３つの制御信号と、奇数
段ゲート２４からの出力信号ｆｓ＋７２、出力信号ｆｓ
２１４、出力信号ｆｓｓ７６の３つの周波数を規定する
信号との合計６つの信号を入力とＬ ３種類の周波数の
うち１つを選択し クロック選択出力信号ｆｃｓ６８を
出力する。ラッチ回路２２では比較回路１６からの制御
信号５Ｈ６６とクロック選択出力信号ｆｃｓ６８とを入
力とし ラッチ出力信号ｆＬｓ７０を出力する。
１５４と信号Ｄ１５８を比較し 比較結果を制御信号Ｓ
Ｈ６６として出力する。デコーダ１８では遅延回路１４
の出力である信号Ｄ−５６と信号Ｄ１５８を入力とし
デコードした結果を制御信号８１６０、制御信号５２６
２、制御信号８３６４の３つの制御信号に出力する。ク
ロック選択回路２０ではデコーダ１８からの制御信号５
１６０．５２６２．５３６４の３つの制御信号と、奇数
段ゲート２４からの出力信号ｆｓ＋７２、出力信号ｆｓ
２１４、出力信号ｆｓｓ７６の３つの周波数を規定する
信号との合計６つの信号を入力とＬ ３種類の周波数の
うち１つを選択し クロック選択出力信号ｆｃｓ６８を
出力する。ラッチ回路２２では比較回路１６からの制御
信号５Ｈ６６とクロック選択出力信号ｆｃｓ６８とを入
力とし ラッチ出力信号ｆＬｓ７０を出力する。
奇数段ゲート２４ではラッチ出力信号ｆＬｓ７０を入力
とし ３種類の周波数を規定する信号である出力信号ｆ
ｓ＋７２、 ｆｓ２７４、 ｆｓｓ７６を出力する。ラ
ッチ出力信号ｆｃｓ７０はバッファを介してクロック信
号ｆｓ７８として回路（図示せず）に供給される。
とし ３種類の周波数を規定する信号である出力信号ｆ
ｓ＋７２、 ｆｓ２７４、 ｆｓｓ７６を出力する。ラ
ッチ出力信号ｆｃｓ７０はバッファを介してクロック信
号ｆｓ７８として回路（図示せず）に供給される。
このように構成された本実施例の半導体集積回路につい
て、第２図のタイミングチャート図を用いて以下にその
動作を説明すも 第２図に示すように 温度Ｔが時間とともに変化する場
合、温度センサ１０の出力電圧Ｖ５０が変化すも その
関係（よ ＴＯ≦Ｔ＜ＴＩ （低温域）のときｖＯ≦Ｖ＜ＶＩＴ１
≦Ｔ＜Ｔ２（中温域）のときｖ１≦Ｖ＜Ｖ２Ｔ２≦Ｔ＜
Ｔ３（高温域）のときＶ２≦Ｖ＜Ｖ３となム Ａ／Ｄコ
ンバータ１２では温度Ｔに対応した電圧Ｖ５０を入力と
し その出力である信号Ｂ−５２、信号Ｂ＋’５４カ匁 ｖＯ≦ｖ＜Ｖｌのとき Ｂ口＝Ｌ、 Ｂ＋＝Ｌｖ１≦
ｖ＜ｖ２のとき Ｂｉ＝Ｈ，Ｂ＋＝Ｌｖ２≦ｖ＜ｖ３の
とき Ｂｓ＝Ｌ、 ＢＴ＝Ｈとなるよう制御する。こ
こス Ｈはｈｉｇｈレベル、Ｌはｌｏｗレベルをあられ
す。遅延回路１４ではこの信号Ｂ＠５２、信号Ｂ１５４
を入力として遅延用多段バッファでの遅延時間ｔｄだけ
遅れて信号Ｂｓ５２に対して信号Ｄｓ５６を、信号Ｂ１
５４に対して信号Ｄ１５８を出力する。
て、第２図のタイミングチャート図を用いて以下にその
動作を説明すも 第２図に示すように 温度Ｔが時間とともに変化する場
合、温度センサ１０の出力電圧Ｖ５０が変化すも その
関係（よ ＴＯ≦Ｔ＜ＴＩ （低温域）のときｖＯ≦Ｖ＜ＶＩＴ１
≦Ｔ＜Ｔ２（中温域）のときｖ１≦Ｖ＜Ｖ２Ｔ２≦Ｔ＜
Ｔ３（高温域）のときＶ２≦Ｖ＜Ｖ３となム Ａ／Ｄコ
ンバータ１２では温度Ｔに対応した電圧Ｖ５０を入力と
し その出力である信号Ｂ−５２、信号Ｂ＋’５４カ匁 ｖＯ≦ｖ＜Ｖｌのとき Ｂ口＝Ｌ、 Ｂ＋＝Ｌｖ１≦
ｖ＜ｖ２のとき Ｂｉ＝Ｈ，Ｂ＋＝Ｌｖ２≦ｖ＜ｖ３の
とき Ｂｓ＝Ｌ、 ＢＴ＝Ｈとなるよう制御する。こ
こス Ｈはｈｉｇｈレベル、Ｌはｌｏｗレベルをあられ
す。遅延回路１４ではこの信号Ｂ＠５２、信号Ｂ１５４
を入力として遅延用多段バッファでの遅延時間ｔｄだけ
遅れて信号Ｂｓ５２に対して信号Ｄｓ５６を、信号Ｂ１
５４に対して信号Ｄ１５８を出力する。
比較回路１６では信号Ｂ−５２と信号Ｄ・５６、信号Ｂ
１５４と信号Ｄ１５８をそれぞれ比較し 少なくとも一
方で違いがある場合、違いが生じている期限 すなわち
時間ｔｄの阻 その出力信号である制御信号ＳＨ６６を
ｌｏｗレベルとすもデコーダ１８で（友 遅延回路１４
からの出力である信号Ｄ−５６と信号Ｄ１５８を入力と
し その出力である制御信号５１６０．５２６２．５３
６４力（ＤＩ＝Ｌ、Ｄ！＝Ｌのとき ５１＝Ｌ、５ｔ＝
Ｓ３＝ＨＤａ＝Ｈ，Ｄ＋＝Ｌのとき Ｓ ａ ＝ Ｌ
、 Ｓ ｓ ＝ Ｓ ＋ ＝ ＨＤ口＝Ｌ、Ｄ＋＝Ｈの
とき Ｓ ｓ ＝ Ｌ 、 Ｓ ＋ ＝ Ｓ ２ ＝
Ｈとなるよう制御する。
１５４と信号Ｄ１５８をそれぞれ比較し 少なくとも一
方で違いがある場合、違いが生じている期限 すなわち
時間ｔｄの阻 その出力信号である制御信号ＳＨ６６を
ｌｏｗレベルとすもデコーダ１８で（友 遅延回路１４
からの出力である信号Ｄ−５６と信号Ｄ１５８を入力と
し その出力である制御信号５１６０．５２６２．５３
６４力（ＤＩ＝Ｌ、Ｄ！＝Ｌのとき ５１＝Ｌ、５ｔ＝
Ｓ３＝ＨＤａ＝Ｈ，Ｄ＋＝Ｌのとき Ｓ ａ ＝ Ｌ
、 Ｓ ｓ ＝ Ｓ ＋ ＝ ＨＤ口＝Ｌ、Ｄ＋＝Ｈの
とき Ｓ ｓ ＝ Ｌ 、 Ｓ ＋ ＝ Ｓ ２ ＝
Ｈとなるよう制御する。
クロック選択回路２０とラッチ回路２２と奇数段ゲート
２４で奇数段のゲートループを構成しており、 トータ
ルとして発振回路として動作する。
２４で奇数段のゲートループを構成しており、 トータ
ルとして発振回路として動作する。
その発振周波数はゲート段数が多いほど低くなる。
すなわ板 信号が出力信号ｆｓ＋７２の経路を通る場合
の周波数をｆｌ、信号が出力信号ｆｓ２７４の経路を通
る場合の周波数をｆ２、信号が出力信号ｆ８！７６の経
路を通る場合の周波数をｆ３とすると、 ｆｌ ＞ｆ２
＞ｆ３となム クロック選択回路２０で（上 デコーダ１８からの３つ
の出力である制御信号５１６０、５２６２．５３６４と
、奇数段ゲート２４からの周波数を決定する３つの出力
である出力信号ｆｓ＋７２、 ｆ８２７４、 ｆｓｓ７
６を入力とじ ５１＝Ｌ、５２＝Ｓ３＝Ｈのとき ｆ＝ｆＩＳ２＝Ｌ、
５３＝Ｓ１＝Ｈのとき ｆ＝ｆ２Ｓ３＝Ｌ、５１＝Ｓ２
’＝Ｈのとき ｆ＝ｆ３という周波数ｆのクロック選択
出力信号ｆｃｓ６８を出力する。ラッチ回路２２ではク
ロック選択出力信号ｆｃｓ６８と制御信号ＳＨ６６を入
力とし 制御信号ＳＨ６６がｌｏｗレベルとなる期間ｔ
ｄの間そのラッチ出力信号ｆＬｓ７０を固定する。
の周波数をｆｌ、信号が出力信号ｆｓ２７４の経路を通
る場合の周波数をｆ２、信号が出力信号ｆ８！７６の経
路を通る場合の周波数をｆ３とすると、 ｆｌ ＞ｆ２
＞ｆ３となム クロック選択回路２０で（上 デコーダ１８からの３つ
の出力である制御信号５１６０、５２６２．５３６４と
、奇数段ゲート２４からの周波数を決定する３つの出力
である出力信号ｆｓ＋７２、 ｆ８２７４、 ｆｓｓ７
６を入力とじ ５１＝Ｌ、５２＝Ｓ３＝Ｈのとき ｆ＝ｆＩＳ２＝Ｌ、
５３＝Ｓ１＝Ｈのとき ｆ＝ｆ２Ｓ３＝Ｌ、５１＝Ｓ２
’＝Ｈのとき ｆ＝ｆ３という周波数ｆのクロック選択
出力信号ｆｃｓ６８を出力する。ラッチ回路２２ではク
ロック選択出力信号ｆｃｓ６８と制御信号ＳＨ６６を入
力とし 制御信号ＳＨ６６がｌｏｗレベルとなる期間ｔ
ｄの間そのラッチ出力信号ｆＬｓ７０を固定する。
以上述べた動作をまとめると、温度センサ１０での温度
Ｔにより、クロック信号ｆｓ７８の周波数ｆ カ（ ＴＯ≦Ｔ＜ＴＩ （低温域）のとき ｆ＝ｆｌＴｌ≦Ｔ
＜Ｔ２（中温域）のとき ｆ＝ｆ２Ｔ２≦ＴくＴ３（高
温域）のとき ｆ＝ｆ３（ｆｌ ＞ｆ２ ＞ｆ３） となム すなわ板 低温域 中温域 高温域の３つの領
域で、それぞれの温度領域においてそれぞれ異なる適切
なりロック周波数を発生する。またＴ＝ＴＩまたはＴ＝
Ｔ２となる時刻から一定期間ｔｄの皿 クロックの値を
固定すム 以上のようζζ 本実施例によれは 温度Ｔにより一意
に決まる電圧Ｖを出力とする温度センサ１０と、この温
度センサ１０からの出力を入力とするＡ／Ｄコンバータ
１２と、このＡ／Ｄコンバータ１２の出力を入力とする
遅延回路１４と１、この遅延回路１４の入力と出力とを
入力とする比較回路Ｉ６と、前記遅延回路１４の出力を
入力とするデコーダ１８と、このデコーダ１８の出力を
選択入力とし 奇数段ゲート２４からの出力をデータ入
力とするクロック選択回路２０と、比較回路１６からの
出力を制御入力 クロック選択回路２０の出力をデータ
入力とするラッチ回路２２と、このラッチ回路２２の出
力を入力とする奇数段ゲ−ト２４を有し 温度センサ１
０での温度に応じてクロック信号ｆｓ７８の周波数を適
切に変化させることにより、各動作温度範囲において動
作可能な最も速いクロック周波数を集積回路チップに与
え その集積回路チップをより高速に動作させることが
できも また その周波数が変化する際に一定時間その
クロックの値を固定することにより、周波数切り替え時
に回路動作を安定させることができも な抵 本発明において、 ３つの温度領域に対応して、
クロッグ周波数を３種類切り替える場合について述べた
力丈 温度領域とクロック周波数の種類はいくつでもよ
しも 発明の詳細 な説明したように 本発明によれば 温度Ｔにより一意
に決まる電圧Ｖを出力とする温度センサと、この温度セ
ンサからの出力を入力とするＡ／Ｄコンバータと、この
Ａ／Ｄコンバータの出力を入力とする遅延回路と、この
遅延回路の入力と出力とを入力とする比較回路と、前記
遅延回路の出力を入力とするデコード回路と、このデコ
ード回路の出力を選択入力とし 奇数段ゲートからの出
力をデータ入力とするクロック選択回路と、比較回路か
らの出力を制御入力 クロック選択回路の出力をデータ
入力とするラッチ回路と、このラッチ回路の出力を入力
とする奇数段ゲートを有し温度センサでの温度に応じて
クロック信号ｆｓの周波数を適切に変化させることによ
り、各動作温度範囲において動作可能な最も速いクロッ
ク周波数を集積回路チップに与え その集積回路チップ
をより高速に動作させることができも また その周波
数が変化する際に一定時間そのクロックの値を固定する
ことにより、周波数切り替え時に回路動作を安定させる
ことができ、その実用的効果は絶大である。
Ｔにより、クロック信号ｆｓ７８の周波数ｆ カ（ ＴＯ≦Ｔ＜ＴＩ （低温域）のとき ｆ＝ｆｌＴｌ≦Ｔ
＜Ｔ２（中温域）のとき ｆ＝ｆ２Ｔ２≦ＴくＴ３（高
温域）のとき ｆ＝ｆ３（ｆｌ ＞ｆ２ ＞ｆ３） となム すなわ板 低温域 中温域 高温域の３つの領
域で、それぞれの温度領域においてそれぞれ異なる適切
なりロック周波数を発生する。またＴ＝ＴＩまたはＴ＝
Ｔ２となる時刻から一定期間ｔｄの皿 クロックの値を
固定すム 以上のようζζ 本実施例によれは 温度Ｔにより一意
に決まる電圧Ｖを出力とする温度センサ１０と、この温
度センサ１０からの出力を入力とするＡ／Ｄコンバータ
１２と、このＡ／Ｄコンバータ１２の出力を入力とする
遅延回路１４と１、この遅延回路１４の入力と出力とを
入力とする比較回路Ｉ６と、前記遅延回路１４の出力を
入力とするデコーダ１８と、このデコーダ１８の出力を
選択入力とし 奇数段ゲート２４からの出力をデータ入
力とするクロック選択回路２０と、比較回路１６からの
出力を制御入力 クロック選択回路２０の出力をデータ
入力とするラッチ回路２２と、このラッチ回路２２の出
力を入力とする奇数段ゲ−ト２４を有し 温度センサ１
０での温度に応じてクロック信号ｆｓ７８の周波数を適
切に変化させることにより、各動作温度範囲において動
作可能な最も速いクロック周波数を集積回路チップに与
え その集積回路チップをより高速に動作させることが
できも また その周波数が変化する際に一定時間その
クロックの値を固定することにより、周波数切り替え時
に回路動作を安定させることができも な抵 本発明において、 ３つの温度領域に対応して、
クロッグ周波数を３種類切り替える場合について述べた
力丈 温度領域とクロック周波数の種類はいくつでもよ
しも 発明の詳細 な説明したように 本発明によれば 温度Ｔにより一意
に決まる電圧Ｖを出力とする温度センサと、この温度セ
ンサからの出力を入力とするＡ／Ｄコンバータと、この
Ａ／Ｄコンバータの出力を入力とする遅延回路と、この
遅延回路の入力と出力とを入力とする比較回路と、前記
遅延回路の出力を入力とするデコード回路と、このデコ
ード回路の出力を選択入力とし 奇数段ゲートからの出
力をデータ入力とするクロック選択回路と、比較回路か
らの出力を制御入力 クロック選択回路の出力をデータ
入力とするラッチ回路と、このラッチ回路の出力を入力
とする奇数段ゲートを有し温度センサでの温度に応じて
クロック信号ｆｓの周波数を適切に変化させることによ
り、各動作温度範囲において動作可能な最も速いクロッ
ク周波数を集積回路チップに与え その集積回路チップ
をより高速に動作させることができも また その周波
数が変化する際に一定時間そのクロックの値を固定する
ことにより、周波数切り替え時に回路動作を安定させる
ことができ、その実用的効果は絶大である。
第１図は本発明の一実施例におけるクロック周波数制御
回路の構成概略医 第２図は同回路の動作タイミングチ
ャート図である。 １０・・・温度センサ、 １２・・・Ａ／Ｄコンパ−久
１４・・・遅延回廠 １６・・・比較口広 １８・・・
デコーダ、 ２０・・・クロック選択口広 ２２・・・
ラッチ回路２４・・・奇数段ゲート。
回路の構成概略医 第２図は同回路の動作タイミングチ
ャート図である。 １０・・・温度センサ、 １２・・・Ａ／Ｄコンパ−久
１４・・・遅延回廠 １６・・・比較口広 １８・・・
デコーダ、 ２０・・・クロック選択口広 ２２・・・
ラッチ回路２４・・・奇数段ゲート。
Claims (1)
- 温度Ｔにより一意に決まる電圧Ｖを出力とする温度セン
サと、この温度センサからの出力を入力とするＡ／Ｄコ
ンバータと、このＡ／Ｄコンバータの出力を入力とする
遅延回路と、この遅延回路の入力と出力とを入力とする
比較回路と、前記遅延回路の出力を入力とするデコード
回路と、このデコード回路の出力を選択入力とするクロ
ック選択回路と、前記比較回路からの出力を制御入力、
前記クロック選択回路の出力をデータ入力とするラッチ
回路と、このラッチ回路の出力を入力とする奇数段ゲー
トを具備し、前記奇数段ゲートの出力が前記クロック選
択回路のデータ入力に入力されてなることを特徴とする
クロック周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107233A JPH044605A (ja) | 1990-04-23 | 1990-04-23 | クロック周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107233A JPH044605A (ja) | 1990-04-23 | 1990-04-23 | クロック周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH044605A true JPH044605A (ja) | 1992-01-09 |
Family
ID=14453865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107233A Pending JPH044605A (ja) | 1990-04-23 | 1990-04-23 | クロック周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH044605A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481210A (en) * | 1993-11-26 | 1996-01-02 | Temic Telefunken Microelectronic Gmbh | Method for controlling clock frequency of a digital logic semiconductor according to temperature |
| US5798667A (en) * | 1994-05-16 | 1998-08-25 | At&T Global Information Solutions Company | Method and apparatus for regulation of power dissipation |
-
1990
- 1990-04-23 JP JP2107233A patent/JPH044605A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481210A (en) * | 1993-11-26 | 1996-01-02 | Temic Telefunken Microelectronic Gmbh | Method for controlling clock frequency of a digital logic semiconductor according to temperature |
| US5798667A (en) * | 1994-05-16 | 1998-08-25 | At&T Global Information Solutions Company | Method and apparatus for regulation of power dissipation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100645461B1 (ko) | 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법 | |
| US5841307A (en) | Delay device and delay time measurement device using a ring oscillator | |
| JP4542032B2 (ja) | クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法 | |
| AU640448B2 (en) | Digital clock buffer circuit providing controllable delay | |
| KR100399941B1 (ko) | 디디알 에스디램의 레지스터 제어 지연고정루프 | |
| US7830185B2 (en) | Duty cycle correction (DCC) circuit and delayed locked loop (DLL) circuit using the same | |
| JP2909740B2 (ja) | 位相整合回路 | |
| US7199630B2 (en) | Delay locked loops and methods using ring oscillators | |
| US6433597B2 (en) | Delay locked loop with reduced noise response | |
| KR20050076202A (ko) | 지연 신호 발생 회로 및 이를 포함한 메모리 시스템 | |
| KR20180134546A (ko) | 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치 | |
| KR20100099545A (ko) | 지연동기회로 및 그를 포함하는 반도체 메모리 장치 | |
| KR100553833B1 (ko) | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 | |
| US4618787A (en) | Adjustable time delay circuit | |
| KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
| JPH044605A (ja) | クロック周波数制御回路 | |
| KR100270350B1 (ko) | 지연 회로 | |
| KR100800139B1 (ko) | 디엘엘 장치 | |
| JPH0846492A (ja) | 位相同期回路 | |
| KR100487653B1 (ko) | 보호기능을 갖는 지연동기 루프 회로 | |
| KR100605605B1 (ko) | 지연고정루프를 갖는 반도체메모리소자 | |
| KR0183870B1 (ko) | 싱크로너스 미러 딜레이 회로 | |
| JPH1032487A (ja) | タイミング信号発生回路 | |
| US4806870A (en) | Phase comparator and data separator | |
| JPH01208791A (ja) | 半導体記憶回路 |