JPH0445655A - 信号処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は信号処理方法に関し、特にイメージ入力装置に
おけるマルチチップイメージセンサの出力信号処理方法
に関する。

［従来の技術］ マルチチップイメージセンサを使用したイメージ入力装
置におけるセンサ畠力信号処理方式は、例えば、第２図
に示す如く構成されていた０図において、１はイメージ
入力の対象となる帳票等の原稿、２は該原稿１のイメー
ジを後述するイメージセンサ３上に投影・結像させるた
めのレンズ、３はマルチチップイメージセンサ、４は該
マルチチップイメージセンサ３および後述するシリアル
接続回路５その他に動作制御用のクロックを送るタイミ
ングクロックジェネレータ、５はイメージセンサ３から
の出力を時間的にシリアルに接続するシリアル接続回路
、６は該シリアル接続回路５の出力５ａを増幅するアン
プ回路、７は該アンプ回路６の出力である黒レベルをク
ランプする黒レベルクランプ回路、８は同サンプル・オ
ールド回路（Ｓ＆Ｈ回路）、９は該Ｓ＆Ｈ回路８の出力
８ａをＡ／Ｄ変換するＡ／Ｄコンバータ、１０は該Ａ／
Ｄコンバータ９の多値出力９ａを二値化する二値化回路
を示している。なお、第３図は、上述のマルチチップイ
メージセンサ３の構成を示すものであり、複数のチップ
（イメージセンサ）が千鳥状に配列されている。

上述の如く構成されたイメージ入力装置におけるセンサ
出力信号処理方式は、以下の通りであった。すなわち、
上記マルチチップイメージセンサ３の出力は、タイミン
グクロックジェネレータ４からのクロックにより、第４
図に示す如く、空間的にオーバーラツプしている部分の
ビットの信号（０１）を削除してシリアル接続回路５に
入力される。シリアル接続回路５では、タイミングクロ
ックジェネレータ４がらの制御信号４ａにより、マルチ
チップイメージセンサ３の出力は、第５図に示す如く、
あたかも、１チツプのイメージセンサからの出力のよう
にシリアルに接続される。

上記シリアル接続回路５の出力５ａは、アンプ回路６で
増幅された後、黒レベルクランプ回路７により繰レベル
を揃えられ、Ｓ＆Ｈ回路８に入力され、第６［！ｌに示
す如きビデオ信号８ａとなる。

このビデオ信号８ａは、Ａ／Ｄコンバータ９によりＡ／
Ｄ変換された後、二値化回路ＩＯに送られ、白（１）ま
たは黒（０）と判定されることになる。

〔発明が解決しようとする課題］ ここで問題となるのは、上述のシリアル接続回路５は、
第７図に示す如くアナログスイッチで構成されているた
め、これらのアナログスイッチのオン／オフ時に、先に
第５図に示した如きスパイクノイズが出力５ａに重畳す
ることであった。以下、これについて、より詳細に説明
する。

上述のスパイクノイズは、第７図に示すアナログスイッ
チのの端子間に寄生する浮遊容量に起因するものであり
、第５図のような出力がアンプ回路６を通して黒レベル
クランプ回路７に入力された場合には、上述のスパイク
ノイズの影響で、第６図に示す如く、次のセンサチップ
の第１ビツト目の信号レベルに誤差を生ずる。これは、
本来、第５図の■、のレベルを黒レベルとして取り込む
べきところを、Ｖｂのレベルを黒レベルとして取り込ん
でしまうことになり、このビットの信号レベルの取り込
みに誤差を生ずることになる。このように信号レベルの
取り込みが不正確であると、後の二値化回路１０での処
理で、黒（０）を白（１）、白（１）を黒（０）と誤判
定してしまうという問題が発生する。この問題は、セン
サを高速駆動するほど、スパイクノイズの存在する時間
が無視できなくなるため、困難さを増すことになる。

また、黒レベルクランプ回路７は、通常、第８図に示す
如く構成されるので、センサ出力の１ビツト毎の黒レベ
ルを正確に取り込もうとすると、コンデンサＣ０の値が
小さい方が良いが、コンデンサＣＤの値を小さくすると
インピーダンスが大きくなり、Ｓ＆Ｈ回路８の入力電圧
７ａが小さくなる。しかし、通常は、Ｓ／Ｎを向上させ
るためＳ＆Ｈ回路８の入力電圧７ａは大きくとることが
望ましく、このため、上述のコンデンサＣ８の値を大き
くせざるを得ない。

しかし、コンデンサＣ０の値を大きくすると、コンデン
サＣＤの充電に時間がか力書ハ各センサチップの黒レベ
ルが第５図に示した如く興なっている場合には、次のセ
ンサチップの始めの数ビットは、黒レベルの取り込みに
誤差を生じ、二値化の際の誤判定を起こすことになるの
は、前述の通りである。なお、イメージセンサ出力の黒
レベルはチップ毎に異なるが、チップ内ではレベルが均
一なため、上述の黒レベルの取り込み誤差は、各チップ
の最初の数ビットのみで伎するものであることが特徴で
ある。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、マルチチップイメージセンサ出力信号を精度良く
二値化可能とする信号処理方法を提供することにある。

〔課題を解決するための手段〕 本発明の上記目的は、少なくとも、マルチチップイメー
ジセンサ、センサ出力シリアル化回路。

Ａ／Ｄ変換回路および二値化回路を有するイメージセン
サ出力信号処理回路において、前記マルチチップイメー
ジセンサで空間的にオーバーラツプした部分の出力信号
を、オーバーラツプしてぃない部分の出力信号の間に挿
入した状態で前記センサ出力シリアル化回路によりシリ
アル接続し、該接続出力中の前記オーバーラツプ部分の
センサ出力に該当する期間、前記二値化回路の動作を停
止させることを特徴とする信号処理方法によって達成さ
れる。

〔作用〕

本発明に係る信号処理方法においては、マルチチップイ
メージセンサの出力を、従来のように、先に示した第６
図の如く、時間的、空間的に連続になるように接続する
のではなく、空間的にオーバーラツプしたセンサチップ
の出力を、−旦、時間的にシリアルに接続しておき、黒
レベルクランプ回路、Ｓ＆Ｈ回路で信号処理を施した後
のビデオ出力上で、上述のオーバーラツプした部分のセ
ンサ出力を出力している期間、Ａ／Ｄコンバータおよび
二値化回路等の動作クロックを停止させることにより、
二値化回路の出力のうち、上述のオーバーラツプした部
分の出力を削除するようにしたものである。

これにより、簡単な構成で、マルチチップイメージセン
サの出力の、精度の良い二値化処理が可能になるという
効果が得られる。

〔実施例） 以下、本発明の実施例を図面に基づいて詳細に説明する
。

本発明に係る信号処理方法は、例えば、先に示したマル
チチップイメージセンサ（以下、単に「イメージセンサ
」ともいう）を使用したイメージ入力装置（第２図参照
）において実現される。

第２図においては、前述の如く、ｌは入力対象の原稿、
２はレンズ、３はマルチチップイメージセンサ、４はタ
イミングクロックジェネレータ、５はシリアル接続回路
、６はアンプ回路、７は黒レベルクランプ回路、８はサ
ンプル・ホールド回路（Ｓ　＆Ｈ回路）、９はＡ／Ｄコ
ンバータ、１０は二値化回路を示している。

以下、第１図に従って、本実施例の動作を説明する。

第１図（ａ）は、第３図に示したイメージセンサ３の出
力３ａを示しており、この出力３ａは、前述のタイミン
グクロックジェネレータ４からのタイミングクロックに
より、空間的にオーバーラツプしている部分のビットの
信号（Ｏ３）がオーバーラツプしていない部分の出力の
前に出力され、その後、連続してオーバーラツプしてい
ない部分の信号が出力される。

このような形で出力されたイメージセンサ出力３ａは、
シリアル接続回路５に入力される。その出力５ａは、第
１図（ｂ）に示すようになり、前述の空間的にオーバー
ラツプしている部分のセンサ出力（○、）がオーバーラ
ツプしていない部分のセンサ出力の間にはさまった形に
なる０次に、シリアル接続回路５の出力５ａは、黒レベ
ルクランプ回路７．Ｓ＆Ｈ回路８を経た後、Ａ／Ｄコン
バータ９に入力される。ここで、Ａ／Ｄコンバータ９お
よび二値化回路ｌＯの変換クロック　ＶＣＬＫは、上述
のシリアル接続回路５の出力５ａにおけるオーバーラツ
プ部分の信号（Ｑ、）を出力している期間、上記変換ク
ロック　Ｖ。ＬＫを停止させるため、最終出力である二
値化回路１０の出力には、上述のオーバーラツプ部分の
二値化出力は出力されない。この状況を、第１図（ｃ）
に示した。

つまり、二値化回路１０において削除されるオーバーラ
ツプ部分の信号は、黒レベルクランプ回路７で、黒レベ
ルを取り込む際のバッファとして使用できる。更に、詳
細には、黒レベルクランプ回路７のアナログスイッチに
よるスパイクノイズ。

コンデンサＣ０の値を大きくすることにより、コンデン
サｃｏの充電に時間がかかり、各センサチップの黒レベ
ル取り込み誤差が発生する期間は、上述のオーバーラツ
プ部分の信号（○、）を出力している期間内に収めるこ
とができる。

従って、本実施例によれば、マルチチップイメージセン
サからの出力信号を精度良く二値化することが可能にな
るという効果が得られる。

なお、上記実施例は、本発明の一例として示したもので
あり、本発明はこれに限定されるものではないことは言
うまでもない。

【発明の効果〕

以上、詳細に説明した如く、本発明によれば、少なくと
も、マルチチップイメージセンサ、センサ出力シリアル
化回路、Ａ／Ｄ変換回路および二値化回路を有するイメ
ージセンサ出力信号処理回路において、前記マルチチッ
プイメージセンサで空間的にオーバーラツプした部分の
出力信号を、オーバーラツプしていない部分の出力信号
の間に挿入した状態で前記センサ出力シリアル化回路に
よりシリアル接続し、該接続出力中の前記オーバーラツ
プ部分のセンサ出力に該当する期間、前記二値化回路の
動作を停止させるようにしたので、マルチチップイメー
ジセンサ出力信号を精度良く二値化可能とする信号処理
方法を実現できるという顕著な効果を奏するものである
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す動作説明図、第２図は
本発明の適用対象であるマルチチップイメージセンサを
使用したイメージ入力装置の構成図、第３図はマルチチ
ップイメージセンサの構成例を示す図、第４図は従来の
信号処理方法における各部の信号波形を示す図、第５図
は同シリアル接続回路の出力波形を示す図、第６図は同
ビデオ信号波形を示す図、第７図、第８図はシリアル接
続回路および黒レベルクランプ回路の内部構成例を示す
図である。 １：Ｗ稿、２：レンズ、３：マルチチップイメージセン
サ、４；タイミングクロックジェネレータ、５ニジリア
ル接続回路、６：アンプ回路、７黒レベルクランプ回路
、８：サンプル・ホールド回路（Ｓ＆Ｈ回路）、９：Ａ
／Ｄコンバータ、ｌＯ：二値化回路。 第 図 第 図 第 図 ＼侶批ＥＬ２ 第 図 Ｈ＋ Ｎや のヤ 呻や 第 図 Ｃ１） ■ＢＬ

Claims (1)

【特許請求の範囲】
1. １、少なくとも、マルチチップイメージセンサ、センサ
   出力シリアル化回路、Ａ／Ｄ変換回路および二値化回路
   を有するイメージセンサ出力信号処理回路において、前
   記マルチチップイメージセンサで空間的にオーバーラッ
   プした部分の出力信号を、オーバーラップしていない部
   分の出力信号の間に挿入した状態で前記センサ出力シリ
   アル化回路によりシリアル接続し、該接続出力中の前記
   オーバーラップ部分のセンサ出力に該当する期間、前記
   二値化回路の動作を停止させることを特徴とする信号処
   理方法。