JPH0444777B2 - - Google Patents
Info
- Publication number
- JPH0444777B2 JPH0444777B2 JP58121640A JP12164083A JPH0444777B2 JP H0444777 B2 JPH0444777 B2 JP H0444777B2 JP 58121640 A JP58121640 A JP 58121640A JP 12164083 A JP12164083 A JP 12164083A JP H0444777 B2 JPH0444777 B2 JP H0444777B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- zener diode
- thyristor
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010304 firing Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
[発明の利用分野]
本発明は負特性非線形抵抗体を用い、低温時に
点弧位相を進めるように補償するタイプの位相制
御回路に関するものである。
点弧位相を進めるように補償するタイプの位相制
御回路に関するものである。
[従来の技術]
この種の低温補償形位相回路によれば低温時に
負荷電力が増すので、たとえば調光器としての用
途に好適である。しかし、低温時に高抵抗体とし
て作用する負特性非線形抵抗体のその抵抗値を規
制することが困難である。
負荷電力が増すので、たとえば調光器としての用
途に好適である。しかし、低温時に高抵抗体とし
て作用する負特性非線形抵抗体のその抵抗値を規
制することが困難である。
このため、この抵抗値が大きくなりすぎて、制
御用のNゲートサイリスタが正常に動作せず、主
サイリスタの点弧不良につながる。
御用のNゲートサイリスタが正常に動作せず、主
サイリスタの点弧不良につながる。
[発明の目的]
本発明は低温時における点弧相位の進み過ぎを
制限し、もつて主サイリスタの点弧不良を防止し
たものである。
制限し、もつて主サイリスタの点弧不良を防止し
たものである。
[発明の概要]
温度検出用の負特性非線形抵抗体は低温になる
と高抵抗体に転化する。この結果、その両端の電
圧が高まる。本発明においてはこの負特性非線形
抵抗体と並列にツエナーダイオードを接続する。
と高抵抗体に転化する。この結果、その両端の電
圧が高まる。本発明においてはこの負特性非線形
抵抗体と並列にツエナーダイオードを接続する。
これによれば、ツエナーダイオード動作後に抵
抗値がさらに増加しても、その両端電圧は不変に
保持され、その増加分は無視される。
抗値がさらに増加しても、その両端電圧は不変に
保持され、その増加分は無視される。
[発明の実施例]
以下、図示の実施例について説明する。交流電
源1の出力は全整流器12で整流される。その出
力はツエナーダイオード11でカランプされる。
ツエナーダイオード11のアノードとカソードは
位相制御用の主サイリスタ10のカソードとアノ
ードにそれぞれ接続される。前記ツエナーダイオ
ード11及び主サイリスタ10の両端電圧は抵抗
回路2,4,7で分圧される。そのG点の分圧点
圧VGが低温時に低くなるように、前記抵抗回路
2,4,7には負特性非線形抵抗体2が接続され
ている。また前記両端電圧を抵抗6を介してコン
デンサ5に印加する充電回路5,6を備えてい
る。Nゲートサイリスタ8は前記分圧電圧VGと
前記コンデンサ5の電圧(A点の電圧VA)を比
較して点弧する。またその点弧導通時にコンデン
サ5の電荷を放電する。Nゲートサイリスタ8の
カソードは主サイリスタ10のゲートに接続さ
れ、Nゲートサイリスタ8の出力で主サイリスタ
10を点弧する。
源1の出力は全整流器12で整流される。その出
力はツエナーダイオード11でカランプされる。
ツエナーダイオード11のアノードとカソードは
位相制御用の主サイリスタ10のカソードとアノ
ードにそれぞれ接続される。前記ツエナーダイオ
ード11及び主サイリスタ10の両端電圧は抵抗
回路2,4,7で分圧される。そのG点の分圧点
圧VGが低温時に低くなるように、前記抵抗回路
2,4,7には負特性非線形抵抗体2が接続され
ている。また前記両端電圧を抵抗6を介してコン
デンサ5に印加する充電回路5,6を備えてい
る。Nゲートサイリスタ8は前記分圧電圧VGと
前記コンデンサ5の電圧(A点の電圧VA)を比
較して点弧する。またその点弧導通時にコンデン
サ5の電荷を放電する。Nゲートサイリスタ8の
カソードは主サイリスタ10のゲートに接続さ
れ、Nゲートサイリスタ8の出力で主サイリスタ
10を点弧する。
以上のような低温補償形位相制御回路におい
て、本発明は前記負特性非線形抵抗体2と並列
に、同抵抗体2の電圧が高くなつたときに導通
し、Nゲートサイリスタ8の点弧位相の進みを制
限するツエナーダイオード3を新たに接続したも
のである。
て、本発明は前記負特性非線形抵抗体2と並列
に、同抵抗体2の電圧が高くなつたときに導通
し、Nゲートサイリスタ8の点弧位相の進みを制
限するツエナーダイオード3を新たに接続したも
のである。
第2図〜第4図のVA、VK、VGはNゲートサイ
リスタ8のそれぞれアノードA、カソードK、ゲ
ートGの電圧波形である。このうち、第2図はツ
エナーダイオード3が動作しない(導通特性を示
さない)常温での電圧波形であり、第3図はツエ
ナーダイオード3が動作する低温時での波形であ
る。なお、第4図はツエナーダイオード3が接続
されていない場合の第3図に対応する低温時の波
形である。
リスタ8のそれぞれアノードA、カソードK、ゲ
ートGの電圧波形である。このうち、第2図はツ
エナーダイオード3が動作しない(導通特性を示
さない)常温での電圧波形であり、第3図はツエ
ナーダイオード3が動作する低温時での波形であ
る。なお、第4図はツエナーダイオード3が接続
されていない場合の第3図に対応する低温時の波
形である。
ツエナーダイオード11の両端には全波整流さ
れ、かつクリツプされた台形波形が現われる。N
ゲートサイリスタ8のゲート電圧VGはそれと同
相の電圧である。アノード電圧VAはコンデンサ
5の遅相の電圧である。各半サイクルのレベルで
みると、アノード電圧VAは遅れて立上がるが、
やがてゲート電圧VGを追い越し、その電位差が VA−VG>0.5〜0.8vの条件 の時にNゲートサイリスタ8を点弧導通する。こ
れにともない、コンデンサ5の電流がNゲートサ
イリスタ8と抵抗9を介して放電し、カソード電
圧VKが形成される。このとき、主サイリスタ1
0も導通点弧する。
れ、かつクリツプされた台形波形が現われる。N
ゲートサイリスタ8のゲート電圧VGはそれと同
相の電圧である。アノード電圧VAはコンデンサ
5の遅相の電圧である。各半サイクルのレベルで
みると、アノード電圧VAは遅れて立上がるが、
やがてゲート電圧VGを追い越し、その電位差が VA−VG>0.5〜0.8vの条件 の時にNゲートサイリスタ8を点弧導通する。こ
れにともない、コンデンサ5の電流がNゲートサ
イリスタ8と抵抗9を介して放電し、カソード電
圧VKが形成される。このとき、主サイリスタ1
0も導通点弧する。
常温時には負特性非線形抵抗体2が低抵抗値を
示し、それによる電圧降下が少ないので、ゲート
電圧VGは高い値をとる。この状況下ではツエナ
ーダイオード3は動作しない。
示し、それによる電圧降下が少ないので、ゲート
電圧VGは高い値をとる。この状況下ではツエナ
ーダイオード3は動作しない。
次に低温時であるが、負特性非線形抵抗体2は
負の温度依存特性を有しており、そのT℃のとき
の抵抗値Rは下記の式で算出される。
負の温度依存特性を有しており、そのT℃のとき
の抵抗値Rは下記の式で算出される。
R=Roexp{B(1/T−1/To)}
To:298K(25℃)
Ro:Toのときの抵抗値
B:定数
例えば、25℃で10KΩの抵抗は0℃では、次の
ようになる。
ようになる。
R=10K×exp{4300×(1/273
−1/298)}≒37.5kΩ
かくして、低温時には負特性非線形抵抗体2の
電圧降下が大きくなり、Nゲートサイリスタ8の
ゲート電圧VGは低くなる。このため、Nゲート
サイリスタ8の点弧位相が進み、点弧位相角は小
さくなる。これは低温時に負荷電力を増す低温補
償の現象もそのものであつて、例えば蛍光灯の調
光器に利用した場合は低温時の出力が全光状態と
なることが期待される。
電圧降下が大きくなり、Nゲートサイリスタ8の
ゲート電圧VGは低くなる。このため、Nゲート
サイリスタ8の点弧位相が進み、点弧位相角は小
さくなる。これは低温時に負荷電力を増す低温補
償の現象もそのものであつて、例えば蛍光灯の調
光器に利用した場合は低温時の出力が全光状態と
なることが期待される。
本発明においては負特性非線形抵抗体2の電圧
が大きくなつたときに作動し、点弧位相の進みを
制御するツエナーダイオード3を備えるが、説明
の便宜上、このツエナーダイオード3がない場合
の動作をまず説明し、その後にツエナーダイオー
ド3がある場合の動作について説明する。
が大きくなつたときに作動し、点弧位相の進みを
制御するツエナーダイオード3を備えるが、説明
の便宜上、このツエナーダイオード3がない場合
の動作をまず説明し、その後にツエナーダイオー
ド3がある場合の動作について説明する。
第4図は、ツエナーダイオード3がない場合の
低温時の波形である。低温時には前式に従つて負
特性非線形抵抗体2の抵抗値Rが急速に増加す
る。これにともない、その両端の電圧が大きく、
ゲート電圧VGが小さく、点弧位相角も小さくな
る。この点弧のタイミングに着目すると、まだコ
ンデンサ5に充分な電荷が充電されない段階でN
ゲートサイリスタ8の点弧導通を促す運びとな
る。このため、カソードK側の抵抗9に流れる電
流ならびに主サイリスタ10のゲートに流れ込む
電流は減少し、カソード電圧VKも第4図のよう
に小さくなる。この結果、主サイリスタ10の点
弧が不良となり、導通不能となる。
低温時の波形である。低温時には前式に従つて負
特性非線形抵抗体2の抵抗値Rが急速に増加す
る。これにともない、その両端の電圧が大きく、
ゲート電圧VGが小さく、点弧位相角も小さくな
る。この点弧のタイミングに着目すると、まだコ
ンデンサ5に充分な電荷が充電されない段階でN
ゲートサイリスタ8の点弧導通を促す運びとな
る。このため、カソードK側の抵抗9に流れる電
流ならびに主サイリスタ10のゲートに流れ込む
電流は減少し、カソード電圧VKも第4図のよう
に小さくなる。この結果、主サイリスタ10の点
弧が不良となり、導通不能となる。
一方、負特性非線形抵抗体2の両端にツエナー
ダイオード3を接続した場合の低温時の波形は第
3図のようになる。この場合はゲート電圧VGの
過度の低下をツエナーダイオード3により制限す
ることができる。例えば、ツエナーダイオード3
の動作電圧値を負特性非線形抵抗体2が10℃の抵
抗値になつたときのその両端電圧と等しい値に設
定すると、高温から10℃までは負特性非線形抵抗
体2によつてNゲートサイリスタ3および主サイ
リスタ10の点弧位相角が制御され、10℃以下で
はツエナーダイオード3によつて負特性非線形低
抗体2の両端電圧をクリツプし、限度を越えた点
越位相の進みを制限するように作用するので、主
サイリスタ10の点弧不良は解消する。
ダイオード3を接続した場合の低温時の波形は第
3図のようになる。この場合はゲート電圧VGの
過度の低下をツエナーダイオード3により制限す
ることができる。例えば、ツエナーダイオード3
の動作電圧値を負特性非線形抵抗体2が10℃の抵
抗値になつたときのその両端電圧と等しい値に設
定すると、高温から10℃までは負特性非線形抵抗
体2によつてNゲートサイリスタ3および主サイ
リスタ10の点弧位相角が制御され、10℃以下で
はツエナーダイオード3によつて負特性非線形低
抗体2の両端電圧をクリツプし、限度を越えた点
越位相の進みを制限するように作用するので、主
サイリスタ10の点弧不良は解消する。
[発明の効果]
本発明は位相制御回路における低温補償のため
の負特性非線形抵抗体と並列にツエナーダイオー
ドを接続したものである。
の負特性非線形抵抗体と並列にツエナーダイオー
ドを接続したものである。
これによれば、点弧位相の過度の進みを制御
し、主サイリスタの点弧不良を適確に回避するこ
とができる。
し、主サイリスタの点弧不良を適確に回避するこ
とができる。
第1図は本発明による低温補償形位相制御回路
を示す回路図、第2図はそのNゲートサイリスタ
各部の常温時の波形図、第3図はそのNゲートサ
イリスタ各部の低温時の波形図、第4図は第3図
と対応する参考波形図である。 1……交流電源、2……負特性非線形抵抗体、
3……ツエナーダイオード、4と6と7と9……
抵抗、5……コンデンサ、8……Nゲートサイリ
スタ、10……主サイリスタ、11……ツエナー
ダイオード、12……全波整流器、A……アノー
ド、K……カソード、G……ゲート。
を示す回路図、第2図はそのNゲートサイリスタ
各部の常温時の波形図、第3図はそのNゲートサ
イリスタ各部の低温時の波形図、第4図は第3図
と対応する参考波形図である。 1……交流電源、2……負特性非線形抵抗体、
3……ツエナーダイオード、4と6と7と9……
抵抗、5……コンデンサ、8……Nゲートサイリ
スタ、10……主サイリスタ、11……ツエナー
ダイオード、12……全波整流器、A……アノー
ド、K……カソード、G……ゲート。
Claims (1)
- 【特許請求の範囲】 1 交流電源の出力を全波整流器で整流し、その
出力をツエナーダイオードでクランプし、ツエナ
ーダイオードのアノードとカソードを位相制御用
の主サイリスタのカソードとアノードにそれぞれ
接続し、前記ツエナーダイオード及び主サイリス
タの両端電圧を抵抗回路で分圧し、その分圧電圧
が低温時に低くなるように前記抵抗回路に負特性
非線形抵抗体を接続し、また前記両端電圧を抵抗
を介してコンデンサに印加する充電回路を設け、
前記分圧電圧と前記コンデンサの電圧を比較して
点弧し、かつ点弧導通時に前記コンデンサの電荷
を放電するNゲートサイリスタを設け、Nゲート
サイリスタのカソードを前記主サイリスタのゲー
トに接続した低温補償形位相制御回路において、 前記負特性非線形抵抗体と並列に、同抵抗体の
電圧が高くなつたときに導通してNゲートサイリ
スタの点弧位相の進みを制限するツエナーダイオ
ードを新たに接続したことを特徴とする低温補償
位相制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12164083A JPS6015720A (ja) | 1983-07-06 | 1983-07-06 | 低温補償形位相制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12164083A JPS6015720A (ja) | 1983-07-06 | 1983-07-06 | 低温補償形位相制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6015720A JPS6015720A (ja) | 1985-01-26 |
JPH0444777B2 true JPH0444777B2 (ja) | 1992-07-22 |
Family
ID=14816259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12164083A Granted JPS6015720A (ja) | 1983-07-06 | 1983-07-06 | 低温補償形位相制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6015720A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7232788B2 (ja) * | 2020-03-23 | 2023-03-03 | 日立Astemo株式会社 | 半導体装置、パワーモジュール、インバータ装置、および電動車両 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5220662A (en) * | 1975-08-07 | 1977-02-16 | Hitachi Plant Eng & Constr Co Ltd | Waste water treating apparatus |
JPS5332865A (en) * | 1976-09-09 | 1978-03-28 | Ishikawajima Harima Heavy Ind Co Ltd | Dry denitrating method for exhaust combustion gas |
-
1983
- 1983-07-06 JP JP12164083A patent/JPS6015720A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5220662A (en) * | 1975-08-07 | 1977-02-16 | Hitachi Plant Eng & Constr Co Ltd | Waste water treating apparatus |
JPS5332865A (en) * | 1976-09-09 | 1978-03-28 | Ishikawajima Harima Heavy Ind Co Ltd | Dry denitrating method for exhaust combustion gas |
Also Published As
Publication number | Publication date |
---|---|
JPS6015720A (ja) | 1985-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3249807A (en) | Control circuit using parallel control rectifiers | |
US3344311A (en) | Compensating control circuit | |
US3831079A (en) | Electronic photographic flash apparatus | |
JPS6233717B2 (ja) | ||
US3543087A (en) | Lamp flashing circuit having independently adjustable rate and phase controls | |
JPH0444777B2 (ja) | ||
EP0034401B1 (en) | Discharge lamp circuit | |
JPS6033738Y2 (ja) | 交流サイリスタの点弧装置 | |
JPS6325679Y2 (ja) | ||
JPS5832396A (ja) | 放電灯点灯装置 | |
JPS582000Y2 (ja) | 放電灯点灯回路 | |
JPH0353296Y2 (ja) | ||
JPS6262036B2 (ja) | ||
JPH0353297Y2 (ja) | ||
JPS6063898A (ja) | 放電灯点灯装置 | |
JPS642554Y2 (ja) | ||
JPS6130038Y2 (ja) | ||
JPH0311075B2 (ja) | ||
JPS60236494A (ja) | 調光回路 | |
JPS589556B2 (ja) | ケイコウトウシドウソウチ | |
JPS58163197A (ja) | 放電灯点灯装置 | |
JPS5948519B2 (ja) | 放電灯点灯装置 | |
JPS6122433B2 (ja) | ||
JPS6335079B2 (ja) | ||
JPH0321925B2 (ja) |