JPH0441867B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一次元撮像素子の撮像出力画像信号
の直列データを任意の視野毎に分割して各分割視
野内の画素数を計数した計数結果をリアルタイム
で順次に出力する画像処理装置等の直列データ処
理装置に関し、特に、データ処理を簡易に行い得
るようにしたものである。

［従来の技術］ 近年、一次元撮像素子とレンズとを組合わせて
フアクトリーオートメーシヨン用に製品の良否判
定、欠陥検出等を行わさせる撮像装置の応用が増
加してきた。このような製品検査においては、そ
の一手法として、一次元撮像素子の全視野を複数
個の視野に分割し、かかる一次元撮像素子により
製品を撮像した画像信号において注目すべき分割
視野中の製品画像に対応した有意の画素数を計数
し、各注目分割視野毎の計数値をそれぞれ独立に
それぞれの基準値と比較してその比較結果により
複雑な形状の製品についてもその製品の簡易な良
否判定を可能にしたり、判定、検出精度を高めた
りする方法が取られている。

このような画像信号直列データの分割処理に際
し、マイクロコンピユータを使用する場合に従来
採られていたデータ処理方法は、２値画素信号か
らなる直列データを並列データに変換し、例えば
８ビツトマイクロコンピユータを使用する場合に
は８ビツト並列データに変換し、ダイレクト・メ
モリ・アクセス（DMA）によつて一時メモリに
書込んだうえで、改めてマイクロコンピユータの
ソフトウエアにより、所定の分割視野内画像に対
応した有意の画素数を計数するというやり方であ
つた。

しかしながら、近年は、一次元撮像素子の画素
配列数が増大してきたために適切な大きさに区切
るべき分割視野の個数が増大してソフトウエアに
よるデータ処理に時間がかかり過ぎるようにな
り、比較的高速で搬送装置上を流れるようにした
製品の検査、判定はもとより、通常の搬送速度の
場合にも対応しきれなくなつてきている。

［発明が解決しようとする課題］ 本発明がその解決を目的とする問題点は、搬送
装置上を移動する製品を検査するために一次元撮
像素子により撮像した画像信号等の直列データを
リアルタイムで簡易に処理し得るようにする点に
ある。

［課題を解決するための手段］ 上述の問題点を解決するために、本発明におい
ては、一次元撮像素子における順次の分割視野画
素数データをメモリにあらかじめ書込んでおき、
処理すべき画像信号直列データの入力に応じてそ
の分割視野画素数データをメモリから順次読出し
て入力画像の直列データを順次に分割視野毎に分
割するとともに、各分割視野中の画像に対応した
有意の画素数を計数してその計数結果をDMAに
より他のメモリに順次に転送して記録する。

［作用］ したがつて、本発明によれば、画像信号等の直
列データをリアルタイムで任意の長さに分割して
処理することができ、マイクロコンピユータのソ
フトウエアの負担を軽減して処理の高速化を可能
にし、高速の搬送装置上の製品の検査にも十分に
対応し得るようにした直列データ処理装置を提供
することができる。

［実施例］ 以下に図面を参照して本発明を詳細に説明す
る。

本発明直列データ処理装置の基本構成を第１図
に示す。図示の基本構成においては、リード信号
発生手段Ｅにより読出しコマンドすなわち図示の
リード信号を出力して外部のメモリをアクセス
し、一次元撮像素子を分割する視野毎の画素数を
表わす分割データを読出して分割データ計数手段
Ａにプリセツトする。分割データ計数手段Ａは、
通常、順次の画素に対応した基準クロツクに従つ
て分割画素数データをカウントダウンし、計数値
が０となつたときにキヤリー信号を出力する。リ
ード信号発生手段Ｅは、このキヤリー信号の出力
に応じて再びリード信号を出力するので、次回の
分割画素数データを外部のメモリにプリセツトす
ることになる。

なお、最初に分割データを外部メモリにプリセ
ツトする際には、スタート信号に応じてリード信
号を出力する。また、上述のキヤリー信号に応じ
て、後述のように出力アドレス発生手段Ｃおよび
ライト信号発生手段Ｄからメモリアドレスおよび
書込みコマンド、すなわち、図示の出力アドレス
およびライト信号がそれぞれ出力されて、入力直
列データを順次に分割した視野毎の画像に対応し
た有意の画素数が外部メモリ等に記録される。さ
らに、図示の構成では、その際、後述する有意ビ
ツト数計数手段Ｂから出力される分割画素数デー
タは前回記録までの順次の分割視野毎の画像に対
応した有意の画素数の累積と今回の分割視野の有
意の画素数との総和となるが、ライト信号により
有意ビツト数計数手段Ｂをクリアするように構成
すれば、順次の分割視野毎の画像に対応した有意
の画素数のみを出力するようにすることもでき
る。

つぎに、本発明直列データ処理装置を搬送装置
上の製品の検査に適用した場合の使用例の構成配
置を第２図に示す。図示の構成配置においては、
光源１により照明された被写体２がレンズ３によ
り１次元イメージセンサ４上に結像する。１次元
イメージセンサ４は、通常、専用コントローラ５
からの１走査の開始を指令するトリガ信号TRお
よび基準クロツクCLKによつて駆動される。１
次元イメージセンサ４は、通常、１ラインに配列
した数百〜数千個のフオトダイオードにより構成
されており、各フオトダイオードが１ビツトの画
素を構成し、各画素の撮像出力は基準クロツク
CLKに同期してパルス列として取出されて、画
像信号VSとなり、アナログ処理回路６により増
幅、波形整形および２値化を施されて高低２値の
直列データからなる２値化画像信号VVSとして
出力され、本発明直列データ処理装置７に導かれ
て、前述したように分割処理され、視野毎の画像
に対応した有意の画素数データとなる。RAM−
Ａは、一次元イメージセンサの視野を分割した各
分割視野内の画素数を表わす分割データを書込ん
でおくランダムアクセスメモリであり、RAM−
Ｂはその分割データにより分割された各分割視野
内の画像に対応した有意の画素数を書込むランダ
ムアクセスメモリである。図示の構成配置を制御
する中央制御装置CPU（図示せず）からはアドレ
スバスＢ１、データバスＢ２および制御バスＢ３
を介してあらかじめ設定した分割データをランダ
ムアクセスメモリRAM−Ａに書込む。その際、
バツフア８，９，１０はいずれもハイインピーダ
ンスとなつて遮断されており、ランダムアクセス
メモリRAM−ＡおよびRAM−Ｂのアクセス権
は中央制御装置CPUが有している。その後に中
央制御装置CPUの入出力ポートからダイレクト
メモリアクセス信号DMAを送ると、直列データ
処理装置７はトリガ信号TRの入力を待つて中央
制御装置CPU側にホールド信号HOLDを送る。
このホールド信号HOLDに対する中央制御装置
CPUの応答信号HOLD Ａによりバツフア８，
９，１０はアクテイブとなり、バツフア１１，１
２はインピーダンスとなるので、ランダムアクセ
スメモリRAM−Ａ，RAM−Ｂのアクセス権は
直列データ処理装置に移る。しかる後に、分割デ
ータの読出し、分割視野中の有意の画素数の計数
およびその計数結果のランダムアクセスメモリ
RAM−Ｂへの書込を順次にリアルタイムで処理
して全視野の画像信号直列データが終了すると、
ホールド信号HOLDの出力を停止する。したが
つて、ランダムアクセスメモリRAM−Ａおよび
RAM−Ｂのアクセス権は再び中央制御装置CPU
の側に戻ることになる。

その結果、中央制御装置CPUにおいては、ラ
ンダムアクセスメモリRAM−Ｂの所定のメモリ
アドレスのメモリ内容を読出すだけで、分割視野
内の画像に対応する有意の画素数を知ることがで
きる。

つぎに、本発明直列データ処理装置の具体的構
成の例を第３図に示す。

第３図において、１３は出力アドレスカウン
タ、１４は画素数カウンタ、１５は分割データカ
ウンタ、１６〜２０はＤフリツプフロツプ、２１
は視野カウンタ、２２，２３はアンドゲート、２
４〜２６はオアゲートである。ADは出力アドレ
ス、VDは画素数データ、DDは分割データであ
る。

図示の構成においては、中央制御装置CPUそ
の他の外部機器によつてダイレクトメモリアクセ
ス（DMA）要求信号DMAが出力されると、そ
の後の最初のトリガ信号TRの入力に応じてホー
ルド信号HOLDが出力され、各バスのアクセス
権が直列データ処理装置７側に移る。

トリガ信号TRによつて、出力アドレス発生手
段Ｃとしての出力アドレスカウンタ１３および有
意ビツト数計数手段Ｂとしての画素数カウンタ１
４が０クリアされ、さらに、トリガ信号TRの入
力後最初の基準クロツクCLKの立上りで第１の
分割データDDが分割データ計数手段Ａとしての
分割データカウンタ１５に書込まれる。第２図示
の構成配置においては、ランダムアクセスメモリ
RAM−Ａから、分割データDDが読出されるが、
その際、出力アドレスADはランダムアクセスメ
モリRAM−ＡおよびRAM−Ｂ両方の共通アド
レスとなつているので、第１の分割データDDは
ランダムアクセスメモリRAM−Ａの０番地から
順次に書込まれることになる。

しかして、トリガー信号TRの立上り後に第１
の分割データDDが基準クロツクCLK毎のカウン
トダウンされて０となつたところで、キヤリー信
号CYが出力される。

このキヤリー信号CYの入力に応じ、まず、フ
イリツプフロツプ１６によつてライト信号が
出力され、キヤリー信号CY発生時の有意画素数
データが、第２図示の構成配置におけるランダム
アクセスメモリRAM−Ｂの０番地に書込まれ
る。画素数カウンタ１４は、画像信号直列データ
VVSが高レベルになつたときの基準クロツク
CLKを計数する。

ライト信号の出力後最初の後述する補助クロツ
クSCLKの立上りでアドレスアツプ信号ADUPが
出力されて出力アドレスADが１つカウントアツ
プされる。

なお、本実施例では、基準クロツクCLKはデ
ユーテイ１／４であり、また、補助クロツク
SCLKは基準クロツクCLKと同じ周期、同じデユ
ーテイで位相が180°ずれたクロツクであり、いず
れのクロツクもコントローラ５から得られる。

アドレスアツプ信号ADUPは同時に画素数カ
ウンタをクリアして次の分割視野における有意の
画素数の計数に備える。アドレスアツプ信号
ADUPの出力後最初の補助クロツクSCLKの立下
りでリード信号発生手段Ｅとしてのフイリツプフ
ロツプ１８からリード信号RDが出力され、第２
図示の構成配置におけるランダムアクセスメモリ
RAM−Ａのメモリアドレス１から第１の分割デ
ータDDが新しく分割データカウンタ１５にプリ
セツトされ、前回と同様のデータ処理が繰返され
る。

なお、一次元イメージセンサ４の全視野は視野
カウンタ２１にセツトされており、基準クロツク
CLKが全視野分計数されると、ホールド信号
HOLDがクリアされるようになつている。

本発明による上述した直列データ処理のタイム
チヤートの例を第４図に示す。図示のタイムチヤ
ートにおいては、基準クロツクの１周期の間に各
回毎のデータ処理をすべて行うようになつてお
り、キヤリー信号CYの出力後、ライト信号
の立上りで画素数データVDが外部メモリーに書
込まれ、アドレスアツプ信号ADUPの立上りで
出力アドレスデータADがカウントアツプされる
が、ライト信号の立上りの後、アドレスアツ
プ信号ADUPが出力されるように、第３図示の
本発明装置の適用例におけるアンドゲート２２が
配置されている。

つぎに、本発明装置の第２図示の具体的構成お
よび第３図示の適用例におけるデータ処理のタイ
ムチヤートの例を第５図に示す。マイクロコンピ
ユータ側からダイレクトメモリアクセス信号
DMAを入出力ポート等を経て本発明直列データ
処理装置７に入力すると、その後の最初のトリガ
信号TRの入力に引続いてホールド信号HOLDが
出力される。

例えば、画像信号直列データVVSが第５図示
のような信号波形であり、また、分割データによ
つてキヤリー信号CYが第５図示のように出力さ
れると、画素数カウンタ１５の出力としての有意
の画素数データVDは第５図のように変化するこ
とになる。

［発明の効果］ 以上の説明から明らかなように本発明によれ
ば、直列データを任意の長さの領域に分割して、
その分割領域の有意のビツト数をリアルタイムで
計数し、外部メモリに書込むことができるので、
従来、ソフトウエアのみに頼つていた直列データ
の分割処理が、データ転送と同時に終了し、ソフ
トウエアは計数結果を書込みさえすればよくな
り、その結果、直列データ全体の処理速度が著し
く高速となり、搬送速度の速い物体を撮像するイ
メージセンサにより撮像して検査する場合にも、
複雑な良否判定を十分に高速で行うようにするこ
とができるという格別の効果が得られる。

また本発明直列データ処理装置は、製品検査時
の画像データのみを取扱うものではなく、例え
ば、直列データ通信の分野においても、分割視野
データを用いて変調されたデジタルコードをリア
ルタイムで復調することができ、画像データにお
けると同時に直列データ通信の高速化に役立てる
ことができる。

【図面の簡単な説明】

第１図は本発明直列データ処理装置の基本構成
を示すブロツク線図、第２図は本発明直列データ
処理装置を製品検査に適用した構成配置の例を示
すブロツク線図、第３図は本発明直列データ処理
装置の具体的構成の例を示すブロツク線図、第４
図は本発明による直列データ処理の例を示すタイ
ムチヤート、第５図は本発明による直列データ処
理の全過程の例を示すタイムチヤートである。 Ａ……分割データ計数手段、Ｂ……有意ビツト
数計数手段、Ｃ……出力アドレス発生手段、Ｄ…
…ライト信号発生手段、Ｅ……リード信号発生手
段、AD……出力アドレス、VD……画素数デー
タ、DD……分割データ、１……光源、２……被
写体、３……レンズ、４……１次元イメージセン
サ、５……コントローラ、６……アナログ処理回
路、７……直列データ処理装置、８〜１２……バ
ツフア、１３……出力アドレスカウンタ、１４…
…画素数カウンタ、１５……分割データカウン
タ、１６〜２０……フリツプフロツプ、２１……
視野カウンタ、２２，２３……アンドゲート、２
４〜２６……オアゲート。

Claims (1)

1. 【特許請求の範囲】 １ 入力してくる直列データを順次に分割して処
   理する直列データ処理装置であつて、 プリセツトした分割データを所定の基準クロツ
   クに従い計数して所定の計数値に達したときにキ
   ヤリー信号を発生させる分割データ計数手段と、 前記直列データにおける有無のビツト数を前記
   基準クロツクに従い計数して得た計数値を前記キ
   ヤリー信号の発生に応じて少なくともメモリに出
   力する有意ビツト数計数手段と、 を有するものにおいて、 前記キヤリー信号に応じて前記有意のビツト数
   の計数値を出力するメモリアドレスを指定する出
   力アドレス発生手段と、 前記キヤリー信号に応じて前記有意のビツト数
   の計数値を前記メモリに出力するタイミングを指
   定するライト信号発生手段と、 少なくとも、前記キヤリー信号に応じて次に計
   数する分割データを前記分割データ計数手段にプ
   リセツトするタイミングを指定するリード信号発
   生手段と、 を備えたことを特徴とする直列データ処理装置。