JPH0440552A - 時刻機構制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第６図〜第１１図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図〜第５図） 発明の効果 〔概要〕 時刻機構制御方法に関し、 各仮想計算機」二に、各々時刻機構を設けることを可能
にすると共に、それらのアクセス処理の高速化を図るこ
とを目的とし、 複数のＣＰＵを有する実計算機」−に、複数の仮想側算
機を実現すると共に、各実ＣＰＬＩ上に、］一つの実時
刻機構を設ＤＪ、更に、１記仮想５Ｉ算機の時刻８！梧
と、実時刻機構との差分である、時刻機構オフセットを
保持する手段を設けた情報処理装置の時刻ａ横制御方法
において、仮想計算機Ｊ−の時刻機構アクセス処理を、
実時刻機構と、時刻機構オフセットとの符号付き減算の
結果として実現すると共に、仮想計算機上で、時刻比較
機構更新命令を実行する際に、実時刻比較機構には、仮
想計算機上の時刻比較機構の値と、差分との符号付き減
算の結果を格納し、該符号付き減算の結果がオーバーフ
ローの場合は割込みを禁１にし、負の値になった場合に
は、強制的に割込みを引き起こすように構成する。

〔産業上の利用分野〕 本発明は、時刻機構制御方法に関し、更に詳しくいえば
、複数のｃ　ｐ　ｕを有する実計算機」−に、複数の仮
想計算機を実現する情報処理装置に用いられ、特に、各
仮想計算機上に、各々時刻機構を設＆Ｊるごとを可能に
すると共に、それらのアクセス処理を高速で行うことが
できるようにした時刻機構制御方法に関する。

［従来の技４ｒ’ｔｐｉ　〕 第６図乃至第１１図は、従来例を示した閏であり、第６
図は情報処理装置の説明図、第７図はＴＯＤ設定処理の
フローチャー　１・、第８図はＴＯＤ参照処理のフロー
チャート、第９図はＣＫＣ設定処理のフローチャート、
第１０図はＣＫＣ参照処理のフローチャート、第１１図
は時刻機構設定の説明図である。

従来、複数のＣＩ）　Ｕを有する実計算機上に、複数の
仮想計算機を実現する情報処理装置が知られていた。

このような装置においては、バー　ドウエアｈｋを抑え
る必要性から、実際に刻時を行う実時刻機構は、実ＣＰ
Ｕ上に１つ存在する。そして、各仮想計算機からは、異
なった時間起点を設定することを許すために、各仮想計
算機上の時刻機構値と、実時刻機構との差分（これを「
時刻機構オフセｙ　ｌ−Ｊという）を各仮想計算機毎に
、保持し、各仮想計算機上のプログラムが時刻機構を参
照する場合には、実時刻機構値と上記差分値とを加算し
、その結果をプログラムに見せること番こより、各仮想
計算機が各々異なった時間起点を持つ時刻機構を有して
いるようにすることができる。

ところで、時刻機構（Ｔｉｍｅ　ｏｆ　ｌ１ａｙ：以下
単にｒＴＯＤ　、と略記する）は、日付と時刻を表示す
るために一貫した経過時間を示すものである。このＴＯ
Ｄは、例えば次のような形式から成る２進カウンタで構
成される。

（１）ＴＯＤは、ビットＯからビット６３までの６４ビ
ット構成の２進カウンタである。

（２）ＴＯＤは、１マイクロ秒ごとに、ピント５１に１
を加えることにより増加される。

（３）ＴＯＤの設定は、５−ＥＴ　　ＣＬＯＣＫ命令に
より行われ、主記憶上の６４ビットデータがハトウェア
にロー　卜される。

（４）ＴＯＤの参照は、Ｓ　Ｔ　ＯＲｒ：！、　　ＣＩ
−ＯＣＫ命令により行われ、主記憶Ｊ二の任意の領域ム
こ６４ピントデータが格納される。

また、時刻比較機構（Ｃ１ｏｃｋ　Ｃｏｍｐａｒａｔｏ
ｒ：以下単にｌ’　ＣＫ　Ｃ、と略記する）は、プログ
ラムによりＣＫＣに値が設定され、ＴＯＤがその値を超
えた時、外部割込みを発生させる機構である。ＣＫＣの
形式は、ＴＯＤと同しであるが、基本的にはビット０か
らピント４７で成り、ＴＯＤの相当するピントと比較さ
れる。

ＣＫＣの設定は、ＳＥＴ　　ＣＬＯＣＫ　　ＣＯＭＰＡ
ＲＡＴＯＲ命令により行われ、主記憶」二の６４ビツト
データの内、相当する４８ピントデータがハードウェア
にロー　ドされる。ＣＫＣの参照は、５ＴＯＲＥ　　Ｃ
ＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令により行われ、
主記憶上の任意の領域に６４ビン１〜データ（使用され
ない部分は０）が格納される。

次に、複数のＣＰＵを有する実計算機上に、複数の仮想
計算機を実現した情報処理装置の例を、第６図に基づい
て説明する。

実ＣＰ　［、Ｊは、実ＣＰＵＩと実ＣＰ　ｔＪ　２から
成り、それぞれ仮想計算機１〜仮想計算ａ４を実現して
いる。実ＣＩ）　Ｕ　１には、実ＴＯＩ）１と実ＣＫＣ
１を設け、実ＣＰＵ２には、実ＴＯＤ２と実ＣＫＣ２を
設ける。

また、主記憶上には、ファームウェア領域として、上記
各仮想計算機に対応したＴＯＤオフセットと、ＣＫＣ退
避領域とを設けである。

そして、上記の各仮想計算機上で出されたＴＯＤ、ＣＫ
Ｃアクセス用の命令（ＳＥＴ　　ＣＬＯＣＫ、５ＴＯＲ
Ｅ　　ＣＬＯＣＫ、　　ＳＥＴ　　ＣＬＯＣＫＣＯＭＰ
ＡＲＡＴＯＲ，５ＴＯＲＥ　　ＣＬＯＣＫ　　ＣＯＭＰ
ＡＲＡＴＯＲ）は、全てファー１１ウエアによりインタ
ーセプトされたファームウェアにより処理されるが、そ
の際ファームウェアは、実ＴＯＤ、実ＣＫＣにアクセス
することにより処理を行う。

ここで、ＴＯＤオフセットとは、各仮想計算機」−のＴ
ＯＤ値と実ＴＯＤ値との差分てあり、ファムウェア領域
でファームウェアが管理する。ファムウェアは、複数の
仮想計算機を実現するため、タイムスライスでＣＰｔＪ
資源を各仮想計算機に割り当てるが、その際、ＣＫＣ値
の退避令ｎ域を設け、各仮想計算機をディスパッチする
ごとに、実ＣＫＣと主記憶上のＣＫＣ値とをスワップす
る。

」二記ファームウェアの処理を、第７図〜第１０図に基
づいて説明する。なお、図の各処理番号はカッコ内に示
す。

（１）　　”Ｉ”　ＯＤ設定処理（第７図参照）先ず、
ＳＥＴ　　ＣＬＯＣＫ命令を、ファームウェアに割り出
して（１０１）、実Ｔ　ＯＤ値を読み出し、現仮想計算
機以外のＴＯＤオフセットを各オフセット値と、実１゛
ＯＤ値との無符号加算結果と置き換える（１０２）。

次に、現仮想計算機のＴＯＤオフセットを、ＳＥＴ　　
ＣＬ　ＯＣＫ命令の設定値と置き換え（１０３）、実Ｔ
ＯＤを０にセットする（１０４）。その後、実ＣＫＣ値
を読み出し、実ＣＫＣ値からＳＥＴ　　Ｃｌ−０ＣＫ命
令の設定値を無符号減算した結果を、実ＣＫＣにセット
しく１０５）、５ＥＴＣＬ　ＯＣＫ命令の設定値が、実
ＣＫＣ値より大きいか否かを判断する（＋０６）。

その結果、実ＣＫＣ値より大きくなければ、ファムウェ
アを抜けて仮想計算機プログラムに戻る（１０７）が、
実ＣＫＣ値より大きければ、外部割込みマスクを調べ、
割込み可能なら割込みをエミュレートする。そうでなけ
れば、仮想計算機プログラムに戻る。その後は、外部割
込みマスクをモニタリングし、割込み可能なら割込みを
エミュレートする（１０Ｂ）。

（２）　　Ｔ　ＯＤ参照処理（第８図参照）この処理は
、５ＴＯＲＥ　　ＣＬＯＣＫ命令をファ　ムラエアに割
り出して（］　Ｉ　１）、実ＴＯＤ値を読み出し、現仮
想計算機のＴＯＤオフセツ１−と、実ＨＯＤ値との無符
号加算結果を、仮想計算機プログラムに返して命令処理
を終了する（１１２）。

（３）ＣＫＣ設定処理（第９図参照） 先ず、ＳＥＴ　　ＣＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ
命令をファームウェアに割り出しく１２１）、ＳＥＴ　
　ＣＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令の設定値か
ら現仮想計算機のＴＯＤオフセットを無符号減算した結
果を、実ＣＫＣにセットする（１２２）。

次に、ＴＯＤオフセット稙が、Ｓ　Ｅ　Ｔ　　ＣＬ　Ｏ
ＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令の設定値より大きい
か否かを判定する（１２３）。

その結果、大きくなければ、ファームウェアに抜けて仮
想計算機プログラムに戻る（１２４）が、大きければ、
外部割込みマスクを調べ、割込み可能なら割込みをエミ
ュレートする。そうでなければ仮想計算機プログラムに
戻る。その後は、外部割込みマスクをモニタリングし、
割込み可能なら割込みをエミル−トする（１２５）。

（４１ＣＫＣ参照処理（第１０図参照）この処理は、５
ＴＯＲＥ　　ＣＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令
を、ファームウェアに割り出して（１３１）、実ＣＫＣ
値を読み出し、現仮想計算機のＴＯＤオフセン１〜と実
ＣＫＣ値との無符号加算結果を仮想計算機プログラムに
返して命令処理を終了する（］３２）。

上記のような各命令により設定する、時刻機構設定の例
を第１ｊ図により説明する。第１Ｊ図のイ図は設定前、
口開は設定後の説明図である。

この例では、仮想計算ｍｌ用のＴＯＤオフセットをＴＯ
Ｄオフセット１、仮想計算機２用のＴ　ＯＩ）オフセッ
トをＴＯＤオフセット２、仮想計算ａ３用のＴＯＤオフ
セン１−をＴＯＤオフセット３としている。

今、設定前に、ＴＯＤオフセッｌ−］　＝ａ−ＴＯＤオ
フセット２＝ｂ、ＴＯＤオフセット−Ｃ１実１”０Ｄ＝
ｄであったとする。この状態で、仮想計算機１」−での
ＴＯＤ設定値（Ｔ　０１）オフセットＩ）をｅにしたと
する。

ごの設定により、ｉ’　Ｏｌ）オフセフｌ−２ｔ）ｅｄ
、Ｔ　ＯＤオフセット−３−ｃ、　＋−ｄにし、′■゛
○Ｄオフセン１〜］＝ｅにする。そして、実Ｔ　ＯＤ　
＝　Ｏにするが、この時、実ＴＯＤ　Ｉと実ＴＯＤ２を
同期させた状態でＯにする。

Ｉ−記のように、従来の処理では、ＴＯＤオフセットは
、常に正であるとして、加算を無符号演算として行って
いた。従って、仮想計算機上のプロゲラＪ、が、実ｉ”
　ＯＤより小さい値をＴＯＤ値として設定することを可
能とするために、仮想計算機トで１゛ＯＤ設定の命令を
実行する場合、上記のような処理がファームウェアによ
り行われていた。

すなわち、命令を実行しようとしている仮想計算機のＴ
ＯＤオフセットは、設定しようとする値とｔ］き換えら
れ、他の仮想計算機のＴＯＤオフセノ１−は、実ＴＯＤ
値と加算した結果と置き換えられ、実ＴＯＤはＯムこさ
れる。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような＋１ 欠点があった。

（１）仮想計算機上でＴＯＤ設定の命令が出されるたび
に、実ＴＯＤも更新されてしまっていた。

しかし、複数のＣＰＵを有する装置の場合、実ＴＯＤの
更新は、Ｔ　Ｏ＋）同期化処理を行う必要があり、多く
の処理時間がかかる。

（２）上記の理由により、仮想計算機上のＴＯＤアクセ
ス処理が遅くなる。

本発明は、このような従来の欠点を解消し、各仮想計算
機」−に、各々時刻機構を設けることを可能にすると共
に、それらのアクセス処理の高速化を図ることを目的と
する。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、イ図はＴＯＤ設定前、
口開はＴＯＤ設定後を示す。

本発明は、上記の目的を達成するため、複数のＣＰＵを
有する実計算機上に、複数の仮想計算機を実現すると共
に、各実ＣＰＵ上に、１つの実時刻機構（実ＴＯＤ）を
設け、更に、上記仮想計算機上の時刻機構（ＴＯＤ）と
、実時刻機構（実′■゛ＯＤ）との差分である、時刻機
構オフセフ）（ＴＯＤオフセット）を保持する手段を設
けた情報処理装置の時刻機構制御方法において、 上記仮想計算機上の時刻機構（ＴＯ＋））アクセス処理
を、実時刻機構（実ＴＯＤ）と、時刻機構オフセット（
ＴＯＤオフセット）との符号付き減算の結果として実現
すると共に、 仮想計算機上で、時刻比較機構（ＣＫＣ）更新命令を実
行する際に、実時刻機構（実ＴＯＤ）には、仮想計算機
上の時刻比較機構（ＣＫＣ）の値と、上記差分との符号
付き減算の結果を格納し、該符号付き減算の結果がオル
ハーフローの場合は割込みを禁止し、負の値になった場
合は、割込みを強制的に引き起こすようにしたものであ
る。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

時刻機構（ＴＯＤ）オフセットを、符号付き２進整数と
し、時刻機構設定命令実行時には、符−Ｊ付き２進整数
の減算結果を時刻機構（ＴＯＤ）オフセットにする。

例えば第１図イのように、ＴＯＤオフセフ　１−１（仮
想計算［１用）−ａ（ａは正の２進整数）、Ｔ　ＯＤオ
フセット２（仮想計算機２ＪＴＩ）＝ｂ、１゛ＯＤオフ
セツト３（仮想計算機３用）−ｃ、実ＴＯＤ−ｄであっ
たとする。

この４Ｊ［で、仮想計算機２上でのＴＯＤオフセット埴
（ＴＯＤオフセット１）をＣに設定したとする。この場
合、符号付き２進整数の減算を行いＴＯＤオフセｙ　！
・１　＝　ｃ−ｄを得るが、ｃ＜ｄの関係であれば、口
開に示したようにｅ−ｄは負の２進整数となる。

この時、実ＴＯＤは変更されず、またＴＯＤオフセット
２、ＴＯＤオフセッ１〜３も変更されない。

このように、実ＴＯＤを変更しなくて済むから、処理の
高速化が可能となる。

また、１つの実時刻比較機構（実ＣＫＣ）を用いて、各
仮想計算機上での各々の時刻比較機構（ＣＫＣ）の参照
更新を実現するために、更新時には減算結果を実時刻比
較機構（実ＣＫＣ）に設定し、参照時には減算結果をプ
ログラムに見せる。

ここで更新時、減算結果がオルハーフローするか、もし
くは負の値になった時には、正しく時刻比較機構外部割
込み処理を行うごとができない。したがって、オーバー
フロー検出時は、それを保持し以降割込み条件生成を２
　、ｌ−（、、負の値を検出した場合には、それを保持
し、以降割込み条件をベンディングにする。

その後、新たに時刻比較ａ椙更新命令が実行される時に
、上記の条件はリセットされ割込みを強制的に起こさせ
る。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図乃至第５図は、本発明の１実施例を示した図であ
り、第２図はＴＯＤ設定処理のフローチャート、第３図
はＣＫＣ設定処理のフローチャト、第４図はメインパイ
プラインのブロック図、第５図はハードウェアのブロッ
ク図である。

図中、１は汎用レジスタスタック（ＧＲスタンク）、２
ばペースレジスタ（ＢＲ）、３はインデンクスレジスタ
（ＸＲ）、４は有効アドレス生成器（ＩＥ　Ａ　Ｇ　）
　、５は有効アドレスレジスタ（ｒＲΔＲ）、６はＴ　
Ｌ　Ｂ、７は実アドレスレジスタ（Ｒ△Ｒ）、８はロー
力ルハンファストレージ（１，１３Ｓ）、９はオペラン
ドワードレジスタ（ＯＷＲ）、１０は演算器、１１はリ
ザルトワードレジスタ（ＲＷＲ）、１２はＣＫＣ，１３
はＴＯＤ、Ｉ／１はレジスタオペランドバス、Ｉ５．１
Ｇはラッチ、１７は比較器、１８はＯＲゲート、１９は
ＡＮＤゲート、２０はセレクタ、ＭＯＢＩ、ＭＯＢ２は
メンセージアウトハス信号を示す。

この実施例では、第６図に示した情報処理装置における
ファームウェアの処理を、次のようにしたものである。

なお、図の各処理番号はカッコ内に示す。

（１）ＴＯＤ設定処理（第２図参照） 先ず、ＳＥＴ　　ＣＬＯＣＫ命令をファームウェアに割
り出して（２０１Ｌ実ＴＯＤ値を読み出し、Ｓ　Ｅ　Ｔ
　　ＣＬ　ＯＣＫ命令の設定値から実ＴＯＤを符号付き
減算し、結果を符号付き２進整数として現仮想計算機の
ＴＯＤオフセットと置き換える（２０２）。

次に、実ＣＫＣ値を読み出し、実ＣＫＣ値から置き換え
後の現仮想計算機のＴＯＤオフセ・ノド値を符号付き城
算し、結果を実ＣＫＣにセットする（２０３）。前記の
符号付き減算の結果がオヘハフし１シた場合は、その条
件はハードウェアに保持され、それ以鋒外部割込みは禁
止される（２０４）。

また、ＴＯＤオフセット値が実ＣＫＣより大きい場合、
その条件はハードウェアに保持され、それ以降外部割込
みはベンディングになる（２０５）。

上記の処理の後、仮想計算機のプログラムに戻り処理を
行う（２０６）。なお、これ以降は、外部割込みマスク
のモニタリングの必要がない。

（２）ＣＫＣ設定処理（第３図参照） この処理は、ＳＥＴ　　ＣＬＯＣＫ　　ＣＯＭＩ）ＡＲ
ＡＴＯＲ命令をファームウェアに割り出しく２ＩＩ）、
ＳＥＴ　　ＣＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令の
設定値から現仮想計算機のＴＯＤオフセットを、符号付
き減算した結果を、実ＣＫＣにセットするものである（
２］２）。

この符号付き減算の結果がオーバーフローした場合には
、その条件はハードウェアに保持され、それ以降の外部
割込みは禁止される（２１３）。

また、ＴＯＤオフセット値が、実ＣＫＣより大きい場合
、その条件ばハ　ドウエアに保持され、それ以降の外部
割込みはベンディングになる（２１４）。

」二記処理の後、仮想計算機のプログラムに戻る（２１
５）が、それ以降は、外部割込みマスクのモニタリング
の必要がない。

上記の処理以外に、５ＴＯＲＥ　　ＣＬＯＣＫ命令、５
ＴＯＲＥ　　ＣＬＯＣＫ　　ＣＯＭＰＡＲＡＴＯＲ命令
等による処理があるが、これらは、ト記従来例と同じに
処理される。

」二記実施例の情報処理装置において用いられるメイン
パイプラインとしては、例えば第４図に示したようなも
のである。

このメインパイプラインは、６段のステー１−から成り
、１〕サイクルでは、オペコードがデツー　ドされ、汎
用レジスタスタック１よりアドレス計算用のデータが読
み出され、ヘ−スレジスタ２、インデックスレジスタ３
にセントされる。

Ａサイクルでは、ペースレジスタ（ＢＲ）２、インデッ
クスレジスタ３　（ＸＲ）が有効アドレス生成器（ＥＡ
Ｇ）／Ｉにより加算され、有効アドレスとして、有効ア
ドレスレジスタ（Ｆ、ＡＲ）５にセットされる。

Ｔサイクルでは、有効アドレスがＴ　Ｌ　Ｂ　６により
実アドレスに変換され、実アドレスレジスタ（１７△Ｉ
？）７に七ノドされる。

Ｂサイクルでは、実アドレスにより、ロー力ルハンファ
ストレージ（１−ＢＳ）８からデータが読み出され、オ
ペランドワードレジスタ（ＯＷＲ）９にセットされる。

このローカルハソファストレジ８は、主記憶データのコ
ピーを保持し、高速にアクセスできるものである。

１巳ザイクルでは、演算が実行され、結果がリザルトワ
ードレジスタ（ＲＷＲ）Ｉ　１にセントされる。

Ｗサイクルでは、結果を様々なレジスタ類に書き込むが
、この例ではＣＫＣｌ２及びＴＯＤ１３に＋’ｊき込む
。これらのレジスタは、レジスタオペランドハス（ＲＯ
Ｂ）により、オペランドワードレジスタ（ＯＷＲ）９に
読み出し、演算器１０に送る。

上記実施例の情報処理装置において用いられるハードウ
ェアとしては、例えば第５図に示したようなものである
。

図示の構成において、ＴＯＤ１３、及びＣＫＣ１２は、
Ｗサイクルで、リザルトワードレジスタ（ＲＷＲ）１　
］　　（第４図参照）から書き込みブタハスよりリセツ
トされる。ラッチ１５、Ｉ６は、ＣＫＣ］　２がセント
されるのと同じタイミングで演算ユニットからのメツセ
ージアラ１−パス信号ＭＯＢ１、及びＭＯＢ２をセット
する。

ＭｏＢＩは演算結果が負であることを示し、ＭＯＢ２は
、演算結果がオーバーフローしたことを示す信号であり
、演算データと同タイミングで送られてくる。

ＴＯＤ１３及びＣＫＣｌ２の出力は、セレクタ２０によ
り選択されてレジスタオペランドバス（ＲＯＢ）に読み
出されると共に、比較器１７に送られ、ＴＯＤ１３の値
がＣＫＣ］２を超えたことを示す信号を出力する。比較
器１７の出力と、ラッチ１５の出力は、ＯＲゲート１８
に入力されると共に、その論理相出力は、ＡＮＤゲート
１９に送られる。

ＡＮＤゲート１９では、外部割込み制御部より送られた
外部割込みマスクと、上記ＯＲゲート１８の出力との論
理積をとり、その出力は、割込み制御部へ送られ、割込
みを引き起こす。この場合、ラッチ１６の出力は、上記
ＡＮＤゲート１９に入力し、ＣＫＣｌ　２による外部割
込みを禁止する。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

即ち、仮想計算機上で時刻機構設定の命令が出された際
、実時刻機構を更新しなくて済む。

従って、従来のような実時刻機構の同期化処理が不要と
なり、仮想計算機上の時刻機構アクセス処理を高速化で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図乃至第５図は、本発明の１実施例を示した図であ
り、 第２図はＴＯＤ設定処理のフローチャート、第３図はＣ
ＫＣ設定処理のフローチャート、第４図はメインパイプ
ラインのブロック図、第５回はハードウェア構成図であ
る。 また、第６図乃至第１１図は、従来例を示した図であり
、 第６図は情報処理装置の説明図、 比較器 ＯＲゲート ＡＮＤゲ−ト セレクタ

Claims (1)

1. 【特許請求の範囲】 複数のＣＰＵを有する実計算機上に、複数の仮想計算機
   を実現すると共に、 各実ＣＰＵ上に、１つの実時刻機構（実ＴＯＤ）を設け
   、更に、 上記仮想計算機上の時刻機構（ＴＯＤ）と、実時刻機構
   （実ＴＯＤ）との差分である、時刻機構オフセット（Ｔ
   ＯＤオフセット）を保持する手段を設けた情報処理装置
   の時刻機構制御方法において、 上記仮想計算機上の時刻機構（ＴＯＤ）アクセス処理を
   、 実時刻機構（実ＴＯＤ）と、時刻機構オフセット（ＴＯ
   Ｄオフセット）との符号付き減算の結果として実現する
   と共に、 仮想計算機上で、時刻比較機構（ＣＫＣ）更新命令を実
   行する際に、実時刻比較機構には、仮想計算機上の時刻
   比較機構（ＣＫＣ）の値と、上記差分との符号付き減算
   の結果を格納し、 該符号付き減算の結果がオーバーフローの場合は割込み
   を禁止し、負の値になった場合は割込みを強制的に引き
   起こすようにしたことを特徴とする時刻機構制御方法。