JP4606493B2 - コンピュータシステムの時刻管理制御方法及びコンピュータシステム - Google Patents

コンピュータシステムの時刻管理制御方法及びコンピュータシステム Download PDF

Info

Publication number
JP4606493B2
JP4606493B2 JP2008502611A JP2008502611A JP4606493B2 JP 4606493 B2 JP4606493 B2 JP 4606493B2 JP 2008502611 A JP2008502611 A JP 2008502611A JP 2008502611 A JP2008502611 A JP 2008502611A JP 4606493 B2 JP4606493 B2 JP 4606493B2
Authority
JP
Japan
Prior art keywords
time
service processor
virtual
difference
virtual system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502611A
Other languages
English (en)
Other versions
JPWO2007099624A1 (ja
Inventor
新 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007099624A1 publication Critical patent/JPWO2007099624A1/ja
Application granted granted Critical
Publication of JP4606493B2 publication Critical patent/JP4606493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Description

本発明は、複数の独立したシステムにより構成されるコンピュータシステムにおいて、個々のシステムをそれぞれ異なる時間で管理するための時刻管理制御方法及びコンピュータシステムに関し、特に、システム全体の時間管理用ハードウェアを減少するための時刻管理制御方法及びコンピュータシステムに関する。
近年、コンピュータシステムの規模が増大すると共に、その使われ方も多様化している。大規模システムは、複数のシステムボード、複数のCPU、複数のメモリ、複数のHDD(Hard Disk Drive)などのリソースを持つ。
このような大規模システムでは、すべてのリソースを使用して、単一の仮想システムとして動作させる使い方以外に、必要なリソースを割当てた個々の独立した仮想システムに分割して、複数のシステムを動作させる使い方が増えている。
この独立して動作するシステムは、他のシステムに影響されない独立した時間管理を行なうことが求められる。一つの大規模システムを複数の仮想システムに分割した場合でも、個々の独立したシステム毎に、動作時間を管理することが必要である。
しかし、分割された仮想システムは、あくまで大規模システムのリソースを仮想的に割り当てただけであり、それら一つ一つに時間管理のハードウェア(時刻タイマー)を実装させることはできない。そのため、サービスプロセッサ(以降、SPと記述する)と呼ばれる大規模システム全体を管理するための装置に、個々の仮想システムの時間管理を行なう装置を組み込むことが要求されている。
図8は、従来のコンピュータシステムの構成図、図9は、そのシステム時刻管理の説明図、図10は、システム時刻変更処理の説明図である。
図8に示すように、大規模コンピュータシステムは、N個の仮想システム100−1〜100−Nと、サービスプロセッサ200とで構成される。各仮想システム100−1〜100−Nは、1又は複数のCPU110,1又は複数のメモリ120と、I/Oデバイス130を有する。メモリ122は、OS格納域122に、OS(Operating System)140を、ファームウェア格納域124に、フィームウェア150を格納する。
OS140は、ファームウェアインターフェース手段(プログラム)を有し、ファームウェア150は、OSインターフェース手段(プログラム)、SPインターフェース手段(プログラム)、時刻変更通知手段(プログラム)を有する。
CPU110は、このOS140,ファームウェア150を実行して、所望の処理を行う。I/Oデバイス130は、サービスプロセッサ200に接続され、例えば、時刻タイマーの役割を行うTOD132と、SPインターフェース手段(プログラム)134とを有する。TOD132は、例えば、不揮発性メモリとカウンタで構成され、電源断となっても、時刻を保持できる。
サービスプロセッサ200は、システムの時刻タイマーの役割を果たすTOD202と、時刻変更通知手段を有するFWインターフェース手段(プログラム)204とを有する。
このような構成において、仮想システムの時刻を変更することは、例えば、時刻を過去又は将来として、何らかの処理を行い、検証テストする場合や、コンピュータの移行をシミュレーションする場合等である。
図9及び図10を参照して、従来の時刻管理方法を説明する。先ず、OS140からファームウェア150に、時刻変更指示を与える。ファームウェア150は、時間管理用ハードウェアTOD132に、OS140からの設定時刻(経過時間単位)を通知する。時間管理用ハードウェア132は、バッファ領域に、この設定時刻を格納し、SPインターフェース134から時刻変更をサービスプロセッサ200に通知する。
サービスプロセッサ200は、時間管理用ハードウェア132のバッファ領域から指示された変更時刻情報を取得し、システム全体のシステム時刻管理用ハードウェア202で、システム時刻を元に、変更時間との差分時間を計算する。これを、仮想システムの時間管理用ハードウェア132に書き込む。時間管理用ハードウェア132は、これを受け、変更時刻を計算する。又、書き込み後、サービスプロセッサ200は、ファームウェア150に、時刻変更の設定完了を通知し、ファームウェア150は、この通知をOS140に伝える。
このように、従来は、サービスプロセッサ200が、仮想システムの時刻と変更予定の時間との差分時間(new−time)を、計算し、仮想システムの時間管理用ハードウェア132の記憶領域に、差分時間を設定し、ハードウェア132が時刻を計算していた(例えば、特許文献1,2参照)。
特開平11−015558号公報 特開2004−318878号公報
このような従来の構成は、小規模のシステムを対象としているが、大規模なシステムでは、仮想システム毎に、時間管理ハードウェアTOD132を持たせる必要があり、システム単位数が増大すると、膨大なハードウェアが必要となり、コストアップの原因にもなっていた。
又、サービスプロセッサの計算処理が必要なため、サービスプロセッサが、ほかの優先順位の高い処理を実行していた場合に、時間管理用ハードウェアの記憶領域への時刻設定が遅れて、実際に設定される時間に誤差が生じることが考えられる。
従って、本発明の目的は、多数の仮想システムを構築しても、時間管理用ハードウェアの数を減少するためのコンピュータシステムの時間管理制御方法及びコンピュータシステムを提供することにある。
又、本発明の目的は、多数の仮想システムを構築しても、時間管理用ハードウェアの数を減少して、コストアップを防止するためのコンピュータシステムの時間管理制御方法及びコンピュータシステムを提供することにある。
本発明の目的は、多数の仮想システムを構築しても、時刻変更の遅れを防止するためのコンピュータシステムの時間管理制御方法及びコンピュータシステムを提供することにある。
この目的の達成のため、本発明は、複数の仮想システムの個別の時刻を管理するコンピュータシステムの時間管理制御方法であって、サービスプロセッサが保持するシステム全体の時刻と、前記システム全体の時刻と前記仮想システムの時刻との差分を、前記仮想システムのファームウェアにより取得するステップと、時刻変更指示に応じて、前記ファームウェアにより、システム全体の時刻と前記仮想システムの変更時刻の差分を計算し、前記両差分を加算して、前記サービスプロセッサに通知するステップと、前記サービスプロセッサが保持する前記仮想システムの前記差分を、通知された前記加算値で更新するステップとを有する。
又、本発明のコンピュータシステムは、複数の仮想システムと、システム全体の時刻と、前記システム全体の時刻と前記仮想システムの時刻との差分を保持するサービスプロセッサとを有し、前記仮想システムは、前記サービスプロセッサから前記システム全体の時刻と前記差分を取得し、時刻変更指示に応じて、前記システム全体の時刻と前記仮想システムの変更時刻の差分を計算し、前記両差分を加算して、前記サービスプロセッサに通知し、前記サービスプロセッサは、保持する前記仮想システムの前記差分を、通知された前記加算値で更新する。
又、本発明は、好ましくは、前記取得ステップは、前記サービスプロセッサが保持する各仮想システムの前記差分から、前記仮想システムに対応する前記差分を前記仮想システムのファームウェアにより取得するステップからなる。
サービスプロセッサが、システム全体の時刻と仮想システムの時刻との差分を、仮想システム毎に保持し、仮想システムのファームウェアが、システム全体の時刻と、システム全体の時刻と仮想システムの時刻と差分を取得して、システム全体の時刻と変更時刻の差分を計算し、両差分を加算して、サービスプロセッサに通知する。このため、各仮想システムに、時間管理ハードウェアを必要とせず、仮想システムの時刻を変更できる。又、サービスプロセッサは、更新のみの処理となるため、計算処理等の遅れによる時間設定の誤差も防止できる。
本発明のコンピュータシステムの一実施の形態の構成図である。 図1の時刻管理機構のブロック図である。 図2の時刻変更処理フロー図である。 図2の処理における時刻を未来に変更する場合の説明図である。 図2の処理における時刻を未来に変更する例の説明図である。 図2の処理における時刻を過去に変更する場合の説明図である。 図2の処理における時刻を過去に変更する例の説明図である。 従来のコンピュータシステムの構成図である。 従来の時刻管理機構のブロック図である。 従来の時刻変更処理フロー図である。
以下、本発明を図面に従い、コンピュータシステム、時刻変更制御、他の実施の形態の順で説明するが、本発明は、下記実施の形態に限らず、種々の変形が可能である。
[コンピュータシステム]
図1は、本発明のコンピュータシステムの一実施の形態の構成図である。図1に示すように、大規模コンピュータシステムは、N個の仮想システム1−1〜1−Nと、サービスプロセッサ2とで構成される。各仮想システム1−1〜1−Nは、1又は複数のCPU10,1又は複数のメモリ12と、I/Oデバイス13を有する。メモリ12は、OS格納域12−1に、OS(Operating System)14を、ファームウェア格納域12−2に、フィームウェア15を格納する。
OS14は、ファームウェアインターフェース手段(プログラム)を有し、ファームウェア15は、OSインターフェース手段(プログラム)、SPインターフェース手段(プログラム)、時刻変更通知手段(プログラム)を有する。
CPU10は、このOS14,ファームウェア15を実行して、所望の処理を行う。I/Oデバイス13は、サービスプロセッサ200に接続されたSPインターフェース手段(プログラム)13−1を有する。
サービスプロセッサ2は、システムの時刻タイマーの役割を果たす時間管理ハードウェアTOD24と、時刻変更通知手段を有するFWインターフェース手段(プログラム)20と、各仮想システムの差分秒を格納するSRAM(メモリ)22とを有する。
図8の従来技術と図1の本発明の実施の形態とのハードウェア構成の主な違いは、図8では各仮想システム毎に、時間管理ハードウェア132を持っているが、図1の実施の形態では、サービスプロセッサ2のみ時間管理ハードウェア24を持つ。また、図1のサービスプロセッサ2には、SRAM(揮発性メモリ)22が搭載されており、各仮想システム1−1〜1−Nの差分秒を記憶する。
ここで、時間管理ハードウェアTODは、時刻タイマーの役割をするハードウェアであり、日付や時間の値を複数のカウンタで保持しており、個々のカウンタが最大値に達すると上位のカウンタが増加するような仕組みを持つ。
又、ファームウェアは、OpenBootPROMとよばれるデバイスツリー情報の作成やOSブートなどを行なうためのファームウェアのことである。
FWインターフェース手段は、OS14からファームウェア15に指示を出すために存在するインターフェースのことである。サービスプロセッサ2にあるものは、サービスプロセッサ2からファームウェアと情報のやりとりをするために用意されたインターフェースを示す。
OSインターフェース手段は、ファームウェア15からOS14と情報のやりとりをするためのインターフェースのことである。ハードウェアの実体は、FWインターフェースと同じものであるが、区別できるように、OSインターフェース手段とした。SPインターフェース手段は、ファームウェア15からサービスプロセッサ2に指示を出すために存在するインターフェースである。
即ち、サービスプロセッサ2に、仮想システム単位毎の時間を保存する記憶領域22を用意する。この記憶領域22には、サービスプロセッサ2に実装された時間管理用ハードウェア24で処理されているシステム全体の時間と個々の仮想システムの時間との差分時間(domain-time)が保存される。
仮想システム1-1が,自身の時間設定を変更する際には、サービスプロセッサ2内の記憶領域22に保存された自分の仮想システムの差分時間を変更することで行なう。差分時間の変更は、主に、OS14からファームウェア15に指示され、ファームウェア15が、サービスプロセッサ2に時間変更を要求するコマンドを発行するという手順で行われる。ただし、このコマンドで、サービスプロセッサ2に渡す情報は、システム全体の時間と変更予定時間との差分時間(set-time)を渡すものとする。
[時刻変更処理]
図2は、図1の時刻変更処理の説明図、図3は、図2の時刻変更処理フロー図である。
図2を参照して、図3の時刻変更処理を説明する。
(1)仮想システム1−1の起動時に、ファームウェア15が、サービスプロセッサ2へ現在の時刻を取得するためのコマンドを発行する。このコマンド発行で、ファームウェア15は、システム全体の時間(system-timeという)と仮想システム時間とシステム全体時間との差分時間(domain-timeという)を取得する。
(2)仮想システム1−1の管理時間を変更する必要が生じた場合に、OS14からファームウェア15に、時間変更のコマンドを発行する。このとき、コマンドを通じて、変更予定時刻と仮想システムの現時刻との差分時間(new-timeという)を、ファームウェア15に渡す。
(3)OS14から発行されたコマンドをファームウェア15が受けて、サービスプロセッサ2に時間変更を依頼するときに渡す時間 (domain-time + new-time)を計算する。
(4)ファームウェア15は、サービスプロセッサ2に、時刻変更コマンドを通じて、(3)で計算した時間 (domain-time + new-time)を渡す。
(5)サービスプロセッサ2は、(4)で渡された時間を、仮想システム1−1の差分時間を保存している記憶領域22−1に設定する。
(6)サービスプロセッサ2は、設定後、時刻設定処理の完了をファームウェア15に通知し、時刻設定処理の完了をファームウェア15からOS14に通知する。
このように、サービスプロセッサ2が、システム全体の時刻と仮想システムの時刻との差分を、仮想システム毎に保持し、仮想システム1−1のファームウェア15が、システム全体の時刻と、システム全体の時刻と仮想システムの時刻と差分を取得して、システム全体の時刻と変更時刻の差分を計算し、両差分を加算して、サービスプロセッサ2に通知する。
このため、各仮想システムに、時間管理ハードウェアを必要とせず、仮想システムの時刻を変更できる。又、サービスプロセッサ2は、更新のみの処理となるため、計算処理等の遅れによる時間設定の誤差も防止できる。
図4及び図5は、現時刻より未来に仮想システムの時刻を変更する例の説明図である。図4を参照して、図5の例を説明する。
図5に示すように、システム時間は、UNIX(登録商標)基準時刻(ここでは、1970/1/1 00:00:00)と、サービスプロセッサ2の時間管理ハードウェア24が管理するシステム時刻(ここでは、2005/1/1 00:00:00)との時間差1)である。ドメイン時間は、サービスプロセッサ2のシステム時刻と仮想システム1−1の個別時刻(ここでは、2006/1/1 00:00:00)との時間差2)である。
サービスプロセッサ2の時間管理ハードウェア24は、システム時間1)を持ち、メモリ22の記憶領域22−1に、ドメイン時間を保持する。
先ず、仮想システム1−1のファームウェア15は、サービスプロセッサ2より取得してきたシステム時間1)と、ドメイン時間2)を持つ。
OS14から、変更後の時刻と仮想システムの現在の時刻との差分秒New−time3)をファームウェア15に通知する。ファームウェア15は、ドメイン時間2)とNew時間3)を足したものを、サービスプロセッサ2に通知する。サービスプロセッサ2は、ファームウェア15から通知された2)+3)を、メモリ22−1に保存する。以上により、時刻変更が行われる。
図6及び図7は、現時刻より過去に仮想システムの時刻を変更する例の説明図である。図6を参照して、図7の例を説明する。
図7でも、図5と同様に、システム時間1)、ドメイン時間2)を定義する。先ず、仮想システム1−1のファームウェア15は、サービスプロセッサ2より取得してきたシステム時間1)と、ドメイン時間2)を持つ。
OS14から、変更後の時刻と仮想システムの現在の時刻との差分秒New−time3)(−3600秒)をファームウェア15に通知する。ファームウェア15は、ドメイン時間2)とNew時間3)を足したものを、サービスプロセッサ2に通知する。サービスプロセッサ2は、ファームウェア15から通知された2)+3)を、メモリ22−1に保存する。以上により、時刻変更が行われる。
[他の実施の形態]
以上の説明では、UNIX(登録商標)を例に説明したが、他の構成でも良い。又、仮想システムの数は、複数あれば良い。
サービスプロセッサ2が、システム全体の時刻と仮想システムの時刻との差分を、仮想システム毎に保持し、仮想システム1−1のファームウェア15が、システム全体の時刻と、システム全体の時刻と仮想システムの時刻と差分を取得して、システム全体の時刻と変更時刻の差分を計算し、両差分を加算して、サービスプロセッサ2に通知する。
このため、各仮想システムに、時間管理ハードウェアを必要とせず、仮想システムの時刻を変更できる。又、サービスプロセッサ2は、更新のみの処理となるため、計算処理等の遅れによる時間設定の誤差も防止できる。

Claims (4)

  1. 複数の仮想システムの個別の時刻を管理するコンピュータシステムの時間管理制御方法において、
    サービスプロセッサが保持するシステム全体の時刻と、前記システム全体の時刻と前記仮想システムの時刻との差分を、前記仮想システムのファームウェアにより取得するステップと、
    時刻変更指示に応じて、前記ファームウェアにより、システム全体の時刻と前記仮想システムの変更時刻の差分を計算し、前記両差分を加算して、前記サービスプロセッサに通知するステップと、
    前記サービスプロセッサが保持する前記仮想システムの前記差分を、通知された前記加算値で更新するステップとを有する
    ことを特徴とするコンピュータシステムの時間管理制御方法。
  2. 請求項1において、
    前記取得ステップは、前記サービスプロセッサが保持する各仮想システムの前記差分から、前記仮想システムに対応する前記差分を前記仮想システムのファームウェアにより取得するステップからなる
    ことを特徴とするコンピュータシステムの時間管理制御方法。
  3. 複数の仮想システムと、
    システム全体の時刻と、前記システム全体の時刻と前記仮想システムの時刻との差分を保持するサービスプロセッサとを有し、
    前記仮想システムは、前記サービスプロセッサから前記システム全体の時刻と前記差分を取得し、時刻変更指示に応じて、前記システム全体の時刻と前記仮想システムの変更時刻の差分を計算し、前記両差分を加算して、前記サービスプロセッサに通知し、
    前記サービスプロセッサは、保持する前記仮想システムの前記差分を、通知された前記加算値で更新する
    ことを特徴とするコンピュータシステム。
  4. 請求項3において、
    前記仮想システムは、前記サービスプロセッサが保持する各仮想システムの前記差分から、前記仮想システムに対応する前記差分を取得する
    ことを特徴とするコンピュータシステム。
JP2008502611A 2006-03-01 2006-03-01 コンピュータシステムの時刻管理制御方法及びコンピュータシステム Expired - Fee Related JP4606493B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303910 WO2007099624A1 (ja) 2006-03-01 2006-03-01 コンピュータシステムの時刻管理制御方法及びコンピュータシステム

Publications (2)

Publication Number Publication Date
JPWO2007099624A1 JPWO2007099624A1 (ja) 2009-07-16
JP4606493B2 true JP4606493B2 (ja) 2011-01-05

Family

ID=38458748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502611A Expired - Fee Related JP4606493B2 (ja) 2006-03-01 2006-03-01 コンピュータシステムの時刻管理制御方法及びコンピュータシステム

Country Status (4)

Country Link
US (1) US8255920B2 (ja)
EP (1) EP1990700B1 (ja)
JP (1) JP4606493B2 (ja)
WO (1) WO2007099624A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060010A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 情報処理装置,情報処理装置の時刻設定方法,及び情報処理装置の時刻設定プログラム,並びに監視装置
WO2012093490A1 (ja) * 2011-01-07 2012-07-12 富士通株式会社 情報処理装置、時刻制御方法および時刻制御プログラム
WO2012117526A1 (ja) * 2011-03-01 2012-09-07 株式会社日立製作所 計算機、計算機時刻管理方法
JP5764985B2 (ja) * 2011-03-11 2015-08-19 富士通株式会社 情報処理装置および時刻制御方法
JP5739364B2 (ja) * 2012-02-28 2015-06-24 株式会社日立製作所 時刻管理装置、方法、およびプログラム
US9015694B2 (en) 2012-10-31 2015-04-21 Aruba Networks, Inc Cloud-based firmware distribution service
JP2014134989A (ja) * 2013-01-11 2014-07-24 Hitachi Ltd 計算機システム及び計算機管理方法
CN104166585A (zh) * 2014-08-19 2014-11-26 Tcl通讯(宁波)有限公司 终端定时器控制方法及系统
CN105162946B (zh) * 2015-06-30 2018-05-08 Tcl移动通信科技(宁波)有限公司 一种基于移动终端的闹钟处理方法及移动终端
KR102388889B1 (ko) * 2019-07-24 2022-04-20 미쓰비시덴키 가부시키가이샤 시각 동기 장치, 시각 동기 방법 및 기록 매체에 저장된 시각 동기 프로그램
CN112817371B (zh) * 2021-03-02 2022-03-15 北京深思数盾科技股份有限公司 一种虚拟时钟的时间计算方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440552A (ja) * 1990-06-06 1992-02-10 Fujitsu Ltd 時刻機構制御方法
JPH1115558A (ja) * 1997-06-27 1999-01-22 Hitachi Ltd 情報処理装置の時刻制御方法
JP2000020158A (ja) * 1998-07-07 2000-01-21 Hitachi Ltd 論理計算機の時刻合わせの方法
JP2003036123A (ja) * 2001-07-25 2003-02-07 Meidensha Corp コンピュータの時刻管理方式
JP2004054815A (ja) * 2002-07-24 2004-02-19 Nec Corp 情報処理装置の時刻同期化装置
JP2005267321A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 論理計算機システムにおける時刻合わせ方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323882B1 (en) * 1998-10-26 2001-11-27 Simulation Sciences, Inc. Method and systems for a graphical real time flow task scheduler
US6598012B1 (en) * 1999-10-07 2003-07-22 International Business Machines Corporation Method and system for compensating for output overhead in trace date using trace record information
US6973517B1 (en) * 2000-08-31 2005-12-06 Hewlett-Packard Development Company, L.P. Partition formation using microprocessors in a multiprocessor computer system
US6934936B2 (en) * 2001-02-01 2005-08-23 International Business Machines Corporation Apparatus and method for adaptive address-based historical utilization recording
US6968473B2 (en) * 2001-11-15 2005-11-22 International Business Machines Corporation Method and apparatus for generating a virtual clock in a data processing system
US7155629B2 (en) * 2003-04-10 2006-12-26 International Business Machines Corporation Virtual real time clock maintenance in a logically partitioned computer system
US7290125B2 (en) * 2003-04-17 2007-10-30 International Business Corporation Method for scheduling launch a computer system based upon a time of timed power-on partition of logical partitions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440552A (ja) * 1990-06-06 1992-02-10 Fujitsu Ltd 時刻機構制御方法
JPH1115558A (ja) * 1997-06-27 1999-01-22 Hitachi Ltd 情報処理装置の時刻制御方法
JP2000020158A (ja) * 1998-07-07 2000-01-21 Hitachi Ltd 論理計算機の時刻合わせの方法
JP2003036123A (ja) * 2001-07-25 2003-02-07 Meidensha Corp コンピュータの時刻管理方式
JP2004054815A (ja) * 2002-07-24 2004-02-19 Nec Corp 情報処理装置の時刻同期化装置
JP2005267321A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 論理計算機システムにおける時刻合わせ方法

Also Published As

Publication number Publication date
WO2007099624A1 (ja) 2007-09-07
US20090007136A1 (en) 2009-01-01
EP1990700A1 (en) 2008-11-12
EP1990700A4 (en) 2014-10-15
US8255920B2 (en) 2012-08-28
EP1990700B1 (en) 2018-09-12
JPWO2007099624A1 (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP4606493B2 (ja) コンピュータシステムの時刻管理制御方法及びコンピュータシステム
CN102081574B (zh) 用于加快系统的唤醒时间的方法和系统
US8943353B2 (en) Assigning nodes to jobs based on reliability factors
JP2017201520A (ja) サーバラック電力管理
JP2012533796A5 (ja)
WO2015068299A1 (ja) 管理計算機および計算機システムの管理方法
US10365996B2 (en) Performance-aware and reliability-aware data placement for n-level heterogeneous memory systems
CN105659212A (zh) 对于分区休眠的热页的检测
CN114328281B (zh) 固态硬盘异常掉电处理方法、装置、电子设备及介质
Yu et al. System-wide trade-off modeling of performance, power, and resilience on petascale systems
JP5987498B2 (ja) ストレージ仮想化装置、ストレージ仮想化方法及びストレージ仮想化プログラム
Heo et al. IOCost: block IO control for containers in datacenters
US20160103714A1 (en) System, method of controlling a system including a load balancer and a plurality of apparatuses, and apparatus
JP6229733B2 (ja) 情報処理装置、方法、プログラム及び記録媒体
JP2009176146A (ja) マルチプロセッサシステム、障害検出方法および障害検出プログラム
JP6019940B2 (ja) 情報処理装置、コピー制御プログラム、およびコピー制御方法
JP5279981B2 (ja) 更新制御プログラム、更新制御方法および更新制御装置
US9058207B2 (en) Simulation apparatus, method, and computer-readable recording medium
JP6089427B2 (ja) フォールトトレラントサーバ、デフラグ方法、およびプログラム
El Sayed et al. Using GPFS to manage NVRAM-based storage cache
TW201220044A (en) Method for setting memory address space
JP5941494B2 (ja) インメモリ管理システムおよびインメモリ管理用プログラム
CN110377446A (zh) 一种异构混合内存系统异常恢复方法及装置
JP2010033131A (ja) 管理装置及びプログラム
JP2019164510A (ja) ストレージシステム及びio処理の制御方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Ref document number: 4606493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees