JP6089427B2 - フォールトトレラントサーバ、デフラグ方法、およびプログラム - Google Patents

フォールトトレラントサーバ、デフラグ方法、およびプログラム Download PDF

Info

Publication number
JP6089427B2
JP6089427B2 JP2012081815A JP2012081815A JP6089427B2 JP 6089427 B2 JP6089427 B2 JP 6089427B2 JP 2012081815 A JP2012081815 A JP 2012081815A JP 2012081815 A JP2012081815 A JP 2012081815A JP 6089427 B2 JP6089427 B2 JP 6089427B2
Authority
JP
Japan
Prior art keywords
machine
storage device
standby
defragmentation
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012081815A
Other languages
English (en)
Other versions
JP2013210930A (ja
Inventor
大介 木本
大介 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012081815A priority Critical patent/JP6089427B2/ja
Publication of JP2013210930A publication Critical patent/JP2013210930A/ja
Application granted granted Critical
Publication of JP6089427B2 publication Critical patent/JP6089427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、二重化されたサーバシステムを有するフォールトトレラントサーバ、デフラグ方法、およびプログラムプログラムに関する。
サーバに障害が生じた場合でも、サーバに要求されている処理を継続できるようにした、フォールトトレラントサーバが知られている(たとえば、特許文献1参照)。このフォールトトレラントサーバは、二重化されたサーバを有している。フォールトトレラントサーバは、一方のサーバがダウンした場合でも、他方のサーバによって、要求されている処理を継続する。特許文献1では、第1モジュールと、第2モジュールは、通常時には、同期して動作する。一方、第1モジュールと第2モジュールのいずれかに障害が生じた場合は、障害が生じていないほうのモジュールで、処理を続行する。
また、フェイルオーバー機能を持つ分散システムが知られている(たとえば、特許文献2参照)。この分散システムは、ネットワークで接続された複数台のコンピュータを有している。そして、動作が停滞しているコンピュータと、待機状態にあるコンピュータとをフェイルオーバー(切替)する。
また、システム上で、データのデフラグを行う構成が知られている(たとえば、特許文献3参照)。
特開2011−170680号公報([0007][0013]) 特開2010−211271号公報(請求項1) 特開2009−93311号公報([0022])
ところで、フォールトトレラントサーバを連続して長時間駆動させると、各サーバのメモリにおいて、記憶領域の確保操作と開放操作とが多数回、繰り返される。このため、メモリデータの断片化が発生する。この断片化は、メモリ領域の新たな確保、および走査において時間がかかる原因となり、サーバの処理速度の低下を招く傾向がある。そこで、デフラグ(デフラグメンテーション)によって、メモリデータの再配置を行なうことで、メモリデータの断片化を解消させることが可能である。しかしながら、デフラグ作業は、サーバシステムへ大きな負荷をかけるため、容易に行なうことは困難であった。
すなわち、特許文献1に記載されているように、通常時には、常時、2つのモジュールが同期する構成では、各モジュールにおいて、業務アプリケーションの処理など、本来の処理を行いながら、デフラグ作業を行う必要がある。このため、デフラグ作業時には、本来の処理の処理速度が大幅に低下する。よってデフラグ作業を容易には行えない。
また、特許文献2に記載の構成では、デフラグについて、特段の考慮がされているわけではない。また、特許文献3に記載の構成では、1つのシステム上でのデフラグしか考慮されていない。
本発明の目的の一例は、性能低下を招くことなく、格納されているデータの配置の最適化を実現し得る、フォールトトレラントサーバ、デフラグ方法、およびプログラムを提供することにある。
上記目的を達成するため、本発明の一側面における、フォールトトレラントサーバは、
仮想マシンを構築する、第1物理マシン及び第2物理マシンと、
前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定する場合に、他方を待機系マシンとして設定し、かつ、前記一方を待機系マシンに変更する場合に、前記他方を稼働系マシンに変更する、フォールトトレラント制御部と、
前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、デフラグ制御部と、
を備え
前記デフラグ制御部は、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーすることを特徴とする。
また、上記目的を達成するため、本発明の一側面における、デフラグ方法は、
仮想マシンを構築する、第1物理マシン及び第2物理マシンを備えるフォールトトレラントサーバにおけるデフラグ方法であって、
(a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
(b)前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、ステップと、
を含み、
前記(b)のステップは、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーすることを特徴とする。
仮想マシンを構築する、第1物理マシン及び第2物理マシンを備えるフォールトトレラントサーバとしてのコンピュータにデフラグを実行させるためのプログラムであって、
前記コンピュータに、
(a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
(b)前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、ステップと、
を備え
前記デフラグ制御部は、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーすることを特徴とする。
以上のように、本発明によれば、性能低下を招くことなく、格納されているデータの配置の最適化を実現し得る。
本発明の実施の形態に係るフォールトトレラントサーバの概略構成を示すブロック図である。 ゲストOSのページテーブルと、当該ゲストOSに対応する第1物理マシンのページテーブルと、当該ゲストOSに対応する第1物理マシンの記憶領域との関係を示す模式図である。 フォールトトレラントサーバにおける、デフラグに関連する処理の流れを説明するためのフロー図である。
以下、本発明の実施の形態における、フォールトトレラントサーバ、デフラグ方法、およびプログラムについて、図面を参照しながら説明する。
[装置構成]
図1は、本発明の実施の形態に係るフォールトトレラントサーバ1の概略構成を示すブロック図である。図1では、第1物理マシンが稼働系マシンとして動作し、第2物理マシンが待機系マシンとして動作する状態が示されている。なお、以下では、「フォールトトレラント」のことを、単に「FT」ともいう。
図1に示すように、FTサーバ1は、第1物理マシン10と、第2物理マシン20と、を備えている。FTサーバ1では、第1物理マシン10および第2物理マシン20のうちの一方が、稼働系マシンとして動作し、他方が待機系マシンとして動作する。稼働系マシンは、FTサーバ1に要求されている処理を実行する。そして、稼働系マシンのデータは、待機系マシンにミラーリングされる。稼働系マシンに異常が生じた場合には、稼働系マシンと待機系マシンとがフェイルオーバー(切替)される。これにより、FTサーバ1を停止することなく、稼働系マシンと待機系マシンとをフェイルオーバーさせ、障害に起因するFTサーバ1の稼働停止を防止する。
第1物理マシン10および第2物理マシン20は、それぞれ、サーバコンピュータなどによって構築された、物理的なコンピュータである。第1物理マシン10は、第1CPU(Central Processing Unit)11と、第1記憶装置12と、を有している。第1CPU11および第1記憶装置12は、それぞれ、物理CPUおよび物理記憶装置である。また、第2物理マシン20は、第2CPU21と、第2記憶装置22と、を有している。第2CPU21および第2記憶装置22は、それぞれ、物理CPUおよび物理記憶装置である。
また、本実施の形態では、第1物理マシン10および第2物理マシン20によって、ホストOS30が構築されている。ホストOS30上には、第1物理マシン10に対応する、第1デフラグ制御部13、第1FT制御部14、および第1仮想化部15が構築されている。同様に、ホストOS30上には、第2物理マシン20に対応する、第2デフラグ制御部23、第2FT制御部24、および第2仮想化部25が構築されている。
第1FT制御部14と、第2FT制御部24とは、協働して、FT制御部31を構成している。FT部制御部31は、第1物理マシン10および第2物理マシン20のうちの一方を、稼働系マシンとして設定する場合に、他方を、待機系マシンとして設定する。また、FT部制御部31は、第1物理マシン10および第2物理マシン20のうちの一方を、待機系マシンに変更する場合に、他方を、稼働系マシンに変更する。図1では、FT部制御部31が、第1物理マシン10を稼働系マシンとして設定し、第2物理マシン20を待機系マシンとして設定した状態が示されている。本実施の形態では、特に説明なき限り、第1物理マシン10が稼働系マシンである例を説明する。
稼働系マシンとしての第1物理マシン10は、業務アプリケーション(プログラム)など、要求された処理を実行する。一方、待機系マシンとしての第2物理マシン20は、上記業務アプリケーションなどの処理は実行しない。この場合、第2物理マシン20には、第1物理マシン10のデータが、所定時間毎にコピーされる。
また、第1デフラグ制御部13と、第2デフラグ制御部23とは、協働して、デフラグ制御部32を構成している。第2デフラグ制御部23は、第2物理マシン20の第2記憶装置22に、デフラグ(デフラグメンテーション)を実行させる。すなわち、第1物理マシン10が稼働系マシンであり、第2物理マシン20が待機系マシンである場合、第2デフラグ制御部23が、第2記憶装置22のデフラグを実行する。
以上説明したように、本実施の形態では、第1物理マシン10および第2物理マシン20のうち、稼働系マシンとしての第1物理マシン10は、サーバとしての通常の処理を行うけれども、待機系マシンとしての第2物理マシン20は、このような処理を行わない。このため、待機系マシンの第2記憶装置22にデフラグを実行する際に、上記通常の処理のためのソースを用いる必要がない。よって、フォールトトレラントサーバ1としての性能低下を招くことなく、フォールトトレラントサーバ1におけるデータの再配置を行うことができる。これにより、第2物理マシン20が稼働系マシンに変更された場合に、当該第2物理マシン20の処理速度は、データの断片化の影響を受けることがなく、速い。しかも、稼働系マシンとしての第1物理マシン10では、デフラグ作業は行われない。このため、第1物理マシン10において、データの再配置の実行タイミングを見計らう必要がない。以上の次第で、性能低下を招くことなく、第2記憶装置22に格納されているデータの配置の最適化を実現し得る。
以上が、フォールトトレラントサーバ1の概略説明である。次に、フォールトトレラントサーバ1の、より具体的な構成を、図1に加え、図2〜図3を用いて説明する。
本実施の形態では、第1物理マシン10の第1記憶装置12は、第1メモリ16と、第1HDD(Hard Disk Drive)17と、を有している。また、本実施の形態では、第2物理マシン20の第2記憶装置22は、第2メモリ26と、第2HDD(Hard Disk Drive)27と、を有している。
本実施の形態では、第1メモリ16および第2メモリ26は、揮発性メモリであり、それぞれ、第1CPU11および第2CPU21が処理を行う際の主記憶装置として機能する。第1HDD17および第2HDD27は、それぞれ、第1CPU11および第2CPU21が実行するプログラムなどが格納された、不揮発性の補助記憶装置である。第1CPU11および第2CPU21は、それぞれ、第1HDD17および第2HDD27に格納された、本実施の形態におけるプログラム(コード)を、対応する第1メモリ16および第2メモリ26に展開し、これらを所定順序で実行することにより、各種の演算を実施する。第1メモリ16および第2メモリ26は、典型的には、DRAM(Dynamic Random Access Memory)等の揮発性の記憶装置である。
本実施の形態では、第1仮想化部15および第2仮想化部25は、ホストOS30上に、仮想マシン33を構築するためのものである。本実施の形態では、第1仮想化部15によって、仮想マシン33が構築されており、第2仮想化部25には、仮想マシン33を構築していない。仮想マシン33は、仮想CPU34と、仮想記憶装置35と、ゲストOS(Operating System)36と、を有している。
仮想記憶装置35は、仮想メモリ37と、仮想HDD38と、を有している。仮想メモリ37は、仮想マシン33における主記憶装置として機能する。仮想メモリ37および、仮想HDD38は、第1記憶装置12上に、記憶領域を確保している。仮想HDD38は、仮想マシン33における補助記憶装置として機能する。ゲストOS36は、仮想マシン33上で動作するOSである。
本実施の形態では、第2物理マシン20では、前述したように、第2仮想化部25が起動しておらず、ホストOS30上に、ミラー領域39が構築されている。本実施の形態では、ミラー領域39は、第2記憶装置22に確保されたメモリ領域である。本実施の形態では、ミラー領域39の容量は、第2物理マシン20に対応する仮想マシンのゲストOS用に確保された、当該仮想マシンの仮想記憶装置の容量以上に設定されている。
本実施の形態では、FT制御部31は、仮想メモリ37のデータと、仮想HDD38のデータとを、予め設定された一定期間ごとに、第2物理マシン20のミラー領域39にコピーする。この場合のコピーされるデータは、上記一定期間の間に、仮想メモリ37および仮想HDD38で更新された、ダーティページのデータなどである。このデータは、ミラー領域39の任意の空き領域にコピーされる。これにより、ゲストの二重化状態を維持可能にしている。
図2は、ゲストOS36のページテーブル41と、当該ゲストOS36に対応する第1物理マシン10のページテーブル42と、当該ゲストOS36に対応する第1物理マシン10の記憶領域との関係を示す模式図である。本実施の形態では、稼動系マシンとしての第1物理マシン10におけるメモリ構成の一例を、図2のように示すことができる。本実施の形態のように、第1物理マシン10が稼動系マシンである場合、ゲストOS36のページテーブル41は、第1物理マシン10のページテーブル42のアドレスを所持している。この場合、第1物理マシン10のページテーブル42は、第1メモリ16のアドレスを所持している。このため、ページテーブル41,42によるメモリ管理を利用して、第1メモリ16のデータの動的な再配置が可能となる。第2物理マシン20においても、同様に、ページテーブルによるメモリ管理を利用して、第2メモリ26のデータの動的な再配置が可能である。
本実施の形態では、第2デフラグ制御部23は、第2メモリ26のデフラグを実行する。より具体的には、第2デフラグ制御部23は、ミラー領域39内のデータに対してデフラグを実行する。この際、第2デフラグ制御部23は、ミラー領域39内において、第2メモリ26のうち、データの再配置先の領域に、再配置前の領域のデータをコピーする。次いで、第2デフラグ制御部23は、再配置したデータのページテーブルを書き換える。その後、第2デフラグ制御部23は、第2メモリ26における、再配置前のデータを削除する。第2デフラグ制御部23は、第2メモリ26のデフラグの実行の要否について判定する時点で、たとえば、第2メモリ26の断片化の度合いが、予め設定されたしきい値以上であれば、第2メモリ26のデフラグを実行する。
本実施の形態では、第2デフラグ制御部23は、デフラグの実行に先立ち、第2メモリ26に格納されているデータについて、第1物理マシン10(稼働系マシン)において参照された回数と、ダーティページの回数の統計をとることで、各データのアクセス頻度を測定する。第2デフラグ制御部23は、このアクセス頻度の測定結果を基に、アクセス頻度の高いメモリデータを、アクセスコストの低いメモリに移行させ、アクセス頻度の低いメモリデータを、アクセスコストの高いメモリに移行させる。
本実施の形態では、第1物理マシン10が障害によってダウンした場合には、FT制御部31によって、第1物理マシン10が待機系マシンに変更され、第2物理マシン20が待機系マシンに変更される。これに伴い、第2仮想化部25が起動し、第2ミラー領域39にコピーされていたデータを用いて、第2物理マシン20が、第1物理マシン10で行っていた処理を継続する。このようなフェイルオーバーによって、第1物理マシン10が駆動系マシンとなり、第2物理マシン20が待機系マシンとなる。
ここで、各物理マシン10、20は、ゲストOS36を複数実行することが可能である。また、各物理マシン10、20において、各ゲストOS36の二重化が可能である。このため、ゲストOS36の起動とシャットダウンとを繰り返すことで、各物理マシン10、20のメモリ16、26では、メモリの断片化が発生する。
前述したように、待機系マシンとしての第2物理マシン20は、稼働系マシンとしての第1物理マシン10からのデータをコピーしているに過ぎない。このため、第2物理マシン20では、ゲストOSは動作しておらず、第2物理マシン20の物理CPUの使用率は低い。この場合、デフラグ、及びダーディページのコピー以外で、ミラー領域39のメモリ(第2メモリ26)がアクセスされることは、実質的に無い。よって、ページフォルトを発生させることなく、ミラー領域39にコピーされたメモリデータを、第2メモリ26において、自由に再配置することが可能である。そこで、本実施の形態では、待機系マシンとしての第2物理マシン20における、ミラー領域39のメモリデータを、再配置することによって、メモリの断片化を解消する。
[デフラグに関する動作の説明]
次に、本実施の形態におけるFTサーバ1の動作について、図3を用いて説明する。図3は、FTサーバ1における、デフラグに関連する処理の流れを説明するためのフロー図である。また、以下の説明においては、適宜、図1〜図3を参照する。また、本実施の形態では、FTサーバ1を動作させることによって、FTサーバのデフラグ方法が実施される。よって、本実施の形態における、FTサーバのデフラグ方法の説明は、以下のFTサーバ1の動作説明に代える。
本実施の形態では、図3に示すフローは、FTサーバ1に異常が生じていない、通常時に実行されるものであり、かつ、所定時間毎に実行される。図3に示すように、本実施の形態では、まず、デフラグの実行条件が満たされているか否かを、第2デフラグ制御部23が判定する(ステップA1)。
第2メモリ26において、データの断片化の度合いが、しきい値未満であり、デフラグの実行条件が満たされていない場合(ステップA1でNO)。第2デフラグ制御部23は、第2メモリ26のデフラグを実行しない。この場合、第2FT制御部24は、ミラーコピーを行う(ステップA2)。すなわち、FT制御部31は、仮想メモリ37、および仮想HDD38のデータを、第2物理マシン20のミラー領域39にコピーする。この場合、コピーされるデータは、前回のミラーコピーが実行されて以降、更新または追加されたデータである。
一方、第2メモリ26において、データの断片化の度合いが、前述したしきい値以上である場合、第2デフラグ制御部23は、デフラグ実行条件が満たされていると判定する(ステップA1でYES)。この場合、FT制御部31は、仮想メモリ37、および仮想HDD38からミラー領域39(第2メモリ26)へのデータのコピーの受付を停止させる(ステップA3)。
次に、第2デフラグ制御部23は、第2メモリ26に格納されているデータについて、第1物理マシン10でアクセスされていた頻度を解析する(ステップA4)。第2デフラグ制御部23は、第2メモリ26に格納されているデータについてのアクセス頻度の解析が完了した後に、第2メモリ26のデフラグを実行する(ステップA5)。すなわち、前述したように、第2デフラグ制御部23は、第2メモリ26に関して、ミラー領域39内のデータについて、デフラグを実行する。この際、第2デフラグ制御部23は、第2メモリ26のデータについて、上記アクセス頻度に応じて、第2メモリ26の所定の記憶領域へ、データをコピーする。
より具体的には、第2デフラグ制御部23は、第2メモリ26のデータのうち、上記アクセス頻度が相対的に高いデータを、第2メモリ26のうち、アクセスコストが相対的に低い記憶領域にコピーする。また、第2デフラグ制御部23は、第2メモリ26のデータのうち、上記アクセス頻度が相対的に低いデータを、第2メモリ26のうち、アクセスコストが相対的に高い記憶領域にコピーする。その後、して第2デフラグ制御部23は、デフラグ作業によってコピーされる前のデータを、消去する。
第2ミラー領域39のデフラグが完了した後、FT制御部31は、仮想メモリ37、および仮想HDD38のデータを、第2物理マシン20のミラー領域39にコピーする(ステップA6)。この場合、コピーされるデータは、前回のミラーコピーが実行されて以降に、更新または追加されたデータである。
この場合、第2ミラー領域39へのミラーコピーが完了した後、FT制御部31は、フェイルオーバーを実行するか否かを判定する(ステップA7)。たとえば、直近のフェイルオーバーからの時間が所定のしきい値よりも小さい場合、稼働系マシンとしての第1物理マシン10の第1メモリ16におけるデータの断片化の度合いは、小さいと考えられる。この場合には、FT制御部31は、フェイルオーバーが不要であると判定し(ステップA7でNO)、フェイルオーバーは行わない。
一方、直近のフェイルオーバーからの時間が、上記しきい値以上である場合、稼働系マシンとしての第1物理マシン10の第1メモリ16におけるデータの断片化の度合いは、大きいと考えられる。この場合、FT制御部31は、フェイルオーバーが必要である(ステップA7でYES)と判定する。この場合、FT制御部31は、フェイルオーバーの実行を決定する(ステップA8)。これにより、FT制御部31は、第1物理マシン10を待機系マシンに変更し、第2物理マシン20を稼働系マシンに変更する。この場合、第1仮想化部15がシャットダウンされ、第2仮想化部25が起動する。
上記のように、第2物理マシン20が稼働系マシンに変更され、第1物理マシン10が待機系マシンに変更された場合には、上記の説明において、第1記憶装置12、第1CPU11、第1デフラグ制御部13、第1FT制御部14、および第1仮想化部15を、それぞれ、第2記憶装置22、第2CPU21、第2デフラグ制御部23、第2FT制御部24、および第2仮想化部25に置き換えた構成が、実現する。
以上のように、本実施の形態では、稼働系マシンとしての第1物理マシン10では、デフラグ作業は行われず、待機系マシンとしての第2物理マシン20で、デフラグ作業が行われる。このため、処理速度の低下を招くことなく、データ配置の最適化を実現し得る。
また、本実施の形態では、待機系マシンとしての第2物理マシン20は、デフラグの実行中には、稼働系マシンとしての第1物理マシン10からのデータの受け入れを停止し、デフラグの実行後に、データを受け入れる。これにより、待機系マシンにおけるデフラグ作業を、より迅速に完了できる。
また、本実施の形態では、第2デフラグ制御部23は、第2物理マシン20にコピーされたデータについて、アクセス頻度に応じて、第2メモリ26の所定の記憶領域へ、コピーする。より具体的には、第2デフラグ制御部23は、上記のアクセスされていた頻度が相対的に高いデータを、第2メモリ26のうち、アクセスコストが相対的に低い記憶領域にコピーする。また、第2デフラグ制御部23は、上記のアクセスされていた頻度が相対的に低い前記データを、第2メモリ26のうち、アクセスコストが相対的に高い記憶領域にコピーする。これにより、第2メモリ26のうちの、ある特定の領域にアクセスが集中する現象を緩和できる。よって、第2メモリ26において、データ配置のさらなる最適化を実現できる。
また、本実施の形態では、FT制御部31は、デフラグ処理が実行された後に、フェイルオーバーを実施する。これにより、フェイルオーバー後の稼働系マシンとしての第2物理マシン20の第2メモリ26において、ゲストOS36のメモリの断片化が解消された状態で、当該ゲストOS36を稼働させることができる。よって、ゲストOS36の処理速度の低下を、解消することができる。
また、本実施の形態では、FT制御部31は、稼働系マシンとしての第1物理マシン10に構築された仮想マシン33が保持するデータを、待機系マシンとしての第2物理マシン20の第2記憶装置22にコピーする。これにより、仮想マシンが構築された環境においても、メモリデータの配置の最適化を実現できる。
[プログラム]
本発明の実施の形態におけるプログラムは、2つのコンピュータに、第1物理マシン10および第2物理マシン20のうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、図3に示すステップA1〜A8と、を実行させるプログラムであればよい。このプログラムを2つのコンピュータにインストールし、実行することによって、本実施の形態におけるFTサーバ1を実現することができる。
[変形例]
上記実施の形態の形態では、記憶装置12、22のうちのメモリ16、26におけるデータを再配置する構成について説明したけれども、この通りでなくてもよい。たとえば、記憶装置12、22のうちのHDD17、27について、データを再配置する構成について、本発明を適用してもよい。
また、待機系マシンのメモリのうち、デフラグによって、空き領域となった箇所の電源を切断する構成であってもよい。これにより、消費電力の低減を通じて、フォールトトレラントサーバの運用コストを低減することができる。
上述した実施の形態の一部又は全部は、以下に記載する(付記1)〜(付記18)によって表現することができるが、以下の記載に限定されるものではない。
(付記1)
第1物理マシンと、
第2物理マシンと、
前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定する場合に、他方を待機系マシンとして設定し、かつ、前記一方を待機系マシンに変更する場合に、前記他方を稼働系マシンに変更する、フォールトトレラント制御部と、
前記待機系マシンに備えられた記憶装置にデフラグを実行させる、デフラグ制御部と、
を備えていることを特徴とする、フォールトトレラントサーバ。
(付記2)
前記待機系マシンは、前記デフラグの実行中には、前記稼働系マシンに備えられた前記記憶装置からコピーされるデータの受け入れを停止し、前記デフラグの実行後に、前記データを受け入れる、付記1に記載のフォールトトレラントサーバ。
(付記3)
前記デフラグ制御部は、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーする、付記1または付記2に記載のフォールトトレラントサーバ。
(付記4)
前記デフラグ制御部は、
前記アクセスされていた頻度が相対的に高い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に低い記憶領域にコピーし、
前記アクセスされていた頻度が相対的に低い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に高い記憶領域にコピーする、付記3に記載のフォールトトレラントサーバ。
(付記5)
前記フォールトトレラント制御部は、前記デフラグの実行後に、前記第1物理マシンおよび前記第2物理マシンのうちの前記一方を待機系マシンに設定するとともに、前記他方を稼働系マシンに設定する、付記1〜付記4のいずれか1項に記載のフォールトトレラントサーバ。
(付記6)
前記稼働系マシンに仮想マシンが構築され、
前記フォールトトレラント制御部は、前記稼働系マシンに構築された前記仮想マシンが保持するデータを、前記待機系マシンの前記記憶装置にコピーする、付記1〜付記5のいずれか1項に記載のフォールトトレラントサーバ。
(付記7)
第1物理マシンと、
第2物理マシンと、
を備えるフォールトトレラントサーバにおけるデフラグ方法であって、
(a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
(b)前記待機系マシンに備えられた記憶装置にデフラグを実行させる、ステップと、
を含むことを特徴とする、デフラグ方法。
(付記8)
前記待機系マシンは、前記デフラグの実行中には、前記稼働系マシンに備えられた前記記憶装置からコピーされるデータの受け入れを停止し、前記デフラグの実行後に、前記データを受け入れる、付記7に記載のデフラグ方法。
(付記9)
前記(b)のステップでは、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーする、付記7または付記8に記載のデフラグ方法。
(付記10)
前記(b)のステップでは、
前記アクセスされていた頻度が相対的に高い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に低い記憶領域にコピーし、
前記アクセスされていた頻度が相対的に低い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に高い記憶領域にコピーする、付記9に記載のデフラグ方法。
(付記11)
(c)前記デフラグの実行後に、前記第1物理マシンおよび前記第2物理マシンのうちの前記一方を待機系マシンに設定するとともに、前記他方を稼働系マシンに設定する、ステップをさらに含んでいる、付記7〜付記10のいずれか1項に記載のデフラグ方法。
(付記12)
(d)前記稼働系マシンに構築された仮想マシンが保持するデータを、前記待機系マシンの前記記憶装置にコピーする、ステップ、をさらに含んでいる、付記7〜付記11のいずれか1項に記載のデフラグ方法。
(付記13)
第1物理マシンと、
第2物理マシンと、
を備えるフォールトトレラントサーバとしてのコンピュータにデフラグを実行させるためのプログラムであって、
前記コンピュータに、
(a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
(b)前記待機系マシンに備えられた記憶装置にデフラグを実行させる、ステップと、
を実行させる、プログラム。
(付記14)
前記待機系マシンは、前記デフラグの実行中には、前記稼働系マシンに備えられた前記記憶装置からコピーされるデータの受け入れを停止し、前記デフラグの実行後に、前記データを受け入れる、付記13に記載のプログラム。
(付記15)
前記(b)のステップでは、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーする、付記13または付記14に記載のプログラム。
(付記16)
前記(b)のステップでは、
前記アクセスされていた頻度が相対的に高い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に低い記憶領域にコピーし、
前記アクセスされていた頻度が相対的に低い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に高い記憶領域にコピーする、付記15に記載のプログラム。
(付記17)
(c)前記デフラグの実行後に、前記第1物理マシンおよび前記第2物理マシンのうちの前記一方を待機系マシンに設定するとともに、前記他方を稼働系マシンに設定する、ステップをさらに含んでいる、付記13〜付記16のいずれか1項に記載のプログラム。
(付記18)
(d)前記稼働系マシンに構築された仮想マシンが保持するデータを、前記待機系マシンの前記記憶装置にコピーする、ステップ、をさらに含んでいる、付記13〜付記17のいずれか1項に記載のプログラム。
本発明は、二重化されたサーバシステムを有するフォールトトレラントサーバ、デフラグ方法、およびプログラムプログラムに適用することができる。
1 フォールトトレラントサーバ。
10 第1物理マシン
20 第2物理マシン
31 フォールトトレラント制御部
32 デフラグ制御部
33 仮想マシン

Claims (7)

  1. 仮想マシンを構築する、第1物理マシン及び第2物理マシンと、
    前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定する場合に、他方を待機系マシンとして設定し、かつ、前記一方を待機系マシンに変更する場合に、前記他方を稼働系マシンに変更する、フォールトトレラント制御部と、
    前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、デフラグ制御部と、
    を備え
    前記デフラグ制御部は、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーすることを特徴とする、フォールトトレラントサーバ。
  2. 前記待機系マシンは、前記デフラグの実行中には、前記稼働系マシンに備えられた前記記憶装置からコピーされるデータの受け入れを停止し、前記デフラグの実行後に、前記データを受け入れる、請求項1に記載のフォールトトレラントサーバ。
  3. 前記デフラグ制御部は、
    前記アクセスされていた頻度が相対的に高い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に低い記憶領域にコピーし、
    前記アクセスされていた頻度が相対的に低い前記データを、前記待機系マシンの前記記憶装置のうち、アクセスコストが相対的に高い記憶領域にコピーする、請求項1または請求項2に記載のフォールトトレラントサーバ。
  4. 前記フォールトトレラント制御部は、前記デフラグの実行後に、前記第1物理マシンおよび前記第2物理マシンのうちの前記一方を待機系マシンに設定するとともに、前記他方を稼働系マシンに設定する、請求項1〜請求項3のいずれか1項に記載のフォールトトレラントサーバ。
  5. 前記稼働系マシンに仮想マシンが構築され、
    前記フォールトトレラント制御部は、前記稼働系マシンに構築された前記仮想マシンが保持するデータを、前記待機系マシンの前記記憶装置にコピーする、請求項1〜請求項4のいずれか1項に記載のフォールトトレラントサーバ。
  6. 仮想マシンを構築する、第1物理マシン及び第2物理マシンを備えるフォールトトレラントサーバにおけるデフラグ方法であって、
    (a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
    (b)前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、ステップと、
    を含み、
    前記(b)のステップは、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーすることを特徴とする、デフラグ方法。
  7. 仮想マシンを構築する、第1物理マシン及び第2物理マシンを備えるフォールトトレラントサーバとしてのコンピュータにデフラグを実行させるためのプログラムであって、
    前記コンピュータに、
    (a)前記第1物理マシンおよび前記第2物理マシンのうちの一方を稼働系マシンとして設定し、他方を待機系マシンとして設定する、ステップと、
    (b)前記待機系マシンに備えられた記憶装置上に構築され、且つ、前記稼動系マシンが構築する仮想マシンを複製しているミラー領域に対して、デフラグを実行させる、ステップと、
    を実行させ
    前記(b)のステップでは、前記稼働系マシンに備えられた記憶装置から、前記待機系マシンに備えられた前記記憶装置へコピーされたデータについて、前記稼働系マシンにおいてアクセスされていた頻度を解析し、前記アクセスされていた頻度に応じて、前記待機系マシンの前記記憶装置の所定の記憶領域へ、前記データをコピーする、
    プログラム。
JP2012081815A 2012-03-30 2012-03-30 フォールトトレラントサーバ、デフラグ方法、およびプログラム Active JP6089427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012081815A JP6089427B2 (ja) 2012-03-30 2012-03-30 フォールトトレラントサーバ、デフラグ方法、およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081815A JP6089427B2 (ja) 2012-03-30 2012-03-30 フォールトトレラントサーバ、デフラグ方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2013210930A JP2013210930A (ja) 2013-10-10
JP6089427B2 true JP6089427B2 (ja) 2017-03-08

Family

ID=49528675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081815A Active JP6089427B2 (ja) 2012-03-30 2012-03-30 フォールトトレラントサーバ、デフラグ方法、およびプログラム

Country Status (1)

Country Link
JP (1) JP6089427B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6708928B2 (ja) 2016-07-08 2020-06-10 富士通株式会社 ストレージ管理装置、ストレージ管理プログラム、およびストレージシステム
JP7421078B2 (ja) * 2020-01-20 2024-01-24 富士通株式会社 情報処理装置、情報処理システムおよびデータ再配置プログラム
CN112540727A (zh) * 2020-12-04 2021-03-23 北京百度网讯科技有限公司 数据管理方法、装置、计算设备、存储介质和云平台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208697A (ja) * 2004-01-20 2005-08-04 Hitachi Ltd デフラグ方法
JP4359609B2 (ja) * 2006-11-15 2009-11-04 株式会社日立製作所 計算機システム、システムソフトウェア更新方法及び第1サーバ装置
JP2009093311A (ja) * 2007-10-05 2009-04-30 Oki Semiconductor Co Ltd ノンストッププログラムシステムおよびそのメモリ断片化回避方法
JP2009157441A (ja) * 2007-12-25 2009-07-16 Toshiba Corp 情報処理装置、ファイル再配置方法およびプログラム
JP5352299B2 (ja) * 2009-03-19 2013-11-27 株式会社日立製作所 高信頼性計算機システムおよびその構成方法

Also Published As

Publication number Publication date
JP2013210930A (ja) 2013-10-10

Similar Documents

Publication Publication Date Title
WO2014109007A1 (ja) ストレージ階層管理システム
JP2019101703A (ja) 記憶システム及び制御ソフトウェア配置方法
JP6111575B2 (ja) ストレージ装置、内部処理制御方法および内部処理制御プログラム
JP5444104B2 (ja) 記憶手段の管理方法、仮想計算機システムおよびプログラム
KR102219122B1 (ko) 다중-운영-체제 환경들에서 운영 체제 전환들을 위한 기술들
US20120011312A1 (en) Storage system with reduced energy consumption
WO2019165774A1 (zh) 一种双镜像共享conf分区文件的设计方法及装置
JP6089427B2 (ja) フォールトトレラントサーバ、デフラグ方法、およびプログラム
JP6028415B2 (ja) 仮想サーバ環境のデータ移行制御装置、方法、システム
WO2015132941A1 (ja) 計算機
JP2012123556A (ja) 仮想サーバーシステム、及びその制御方法
US20140310488A1 (en) Logical Unit Management using Differencing
KR20110033066A (ko) 고속 컴퓨터 시스템 파워 온 및 파워 오프 방법
US7496724B2 (en) Load balancing in a mirrored storage system
US11256585B2 (en) Storage system
JP2012212192A (ja) 仮想マシンのための仮想ストレージを有するホストサーバ
JP2015052853A (ja) ストレージ制御装置、制御方法及びプログラム
JP6356822B2 (ja) 計算機システム及びメモリダンプ方法
JP6207342B2 (ja) 情報処理システムおよび情報処理システムの制御方法
WO2019043815A1 (ja) ストレージシステム
JP6146092B2 (ja) 仮想化システム、仮想サーバ、仮想マシン制御方法、及び仮想マシン制御プログラム
WO2016006108A1 (ja) ストレージおよびその制御方法
JP4877608B2 (ja) 仮想マシンサーバ、仮想マシンサーバの情報保存方法及び仮想マシンサーバの情報保存用プログラム
TWI763331B (zh) 虛擬機器的備用方法與備用系統
JP5703860B2 (ja) フォールトトレラントシステム、メモリ制御方法、及びプログラム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150