JPH0440540A - メモリの越境アクセス処理方法 - Google Patents

メモリの越境アクセス処理方法

Info

Publication number
JPH0440540A
JPH0440540A JP14792790A JP14792790A JPH0440540A JP H0440540 A JPH0440540 A JP H0440540A JP 14792790 A JP14792790 A JP 14792790A JP 14792790 A JP14792790 A JP 14792790A JP H0440540 A JPH0440540 A JP H0440540A
Authority
JP
Japan
Prior art keywords
memory
processor
data
interrupt signal
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14792790A
Other languages
English (en)
Inventor
Masaki Saito
斎藤 雅樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14792790A priority Critical patent/JPH0440540A/ja
Publication of JPH0440540A publication Critical patent/JPH0440540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 メモリの使用目的が異なる記憶領域が越境してアクセス
された時、情報記憶装置の暴走とデータ誤り発生を防止
するメモリの越境アクセス処理方法に関し、 プロセッサの暴走や上位装置への転送データに誤りの発
生しないようにすることを目的とし、プロセッサにより
制御され、上位装置と記録媒体との間のデータ転送を行
うため、連続したアドレスによりアクセスされる物理的
に一つのメモリの記憶領域を複数の領域に分割し、夫々
の領域を該プロセッサと該上位装置とが夫々異なる目的
に使用する情報記憶装置において、該メモリの各領域間
の境界アドレスと、該メモリをアクセスするために送出
されるアドレスとが等しい時、前記プロセッサに割込み
信号を送出する割込み信号送出手段と、該割込み信号送
出手段が送出する割込み信号を強制的にリセットするリ
セット手段とを設け、前記上位装置とディスクとの間の
データ転送中に、前記割込み信号送出手段が割込み信号
を送出した場合、該リセット手段を起動して該割込み信
号をリセットした後、再度データ転送を開始させ、再び
割込み信号を受信した時は、情報記憶装置の初期設定を
行う構成とする。
〔産業上の利用分野〕
本発明は一つのメモリを複数の記憶領域に分割し、夫々
異なる目的に使用する情報記憶装置に係り、特に該メモ
リの使用目的が異なる記憶領域が越境してアクセスされ
た時、情報記憶装置の暴走とデータ誤り発生を防止する
メモリの越境アクセス処理方法に関する。
近年、コンピュータもパーソナル化が進み、それに合わ
せて磁気ディスク装置の小型化が進歩したために、一つ
のパーソナルコンピュータの中に、本来であれば外部記
憶装置として用いられる磁気ディスク装置が内蔵される
ようになって来た。そして、パーソナルコンピュータの
高速処理に対応して磁気ディスク装置のデータ転送の高
速化が求められ、パーソナルコンピュータの画像処理等
のためには記憶容量の大容量化が求められている。
このため、磁気ディスク装置では、限られたプリント板
の中に最低限必要な部品を搭載し、データ転送の高速化
や大容量化を図っているが、小型磁気ディスク装置では
、連続してアドレスが割付けられた物理的に一つのメモ
リを分割して、データバッファ領域と、磁気ディスク装
置を制御するプロセッサのプログラム格納領域と、この
プロセッサのワーク領域とを設けたものがある。
そして、更に、このプロセッサが介在することなく、上
位装置から指定された範囲より多くのデータを予めメモ
リに書込ませておくリードアヘッドキャッシュ機能や、
メモリのアドレス範囲があたかも無限である様にみせる
リングバッファ機能により、このメモリのデータバッフ
ァ領域が使用されるようになっている。
このように一つのメモリを多岐に渡って利用するため、
メモリの使用目的の異なる領域に越境してデータが書込
まれることが発生するが、このような状態が発生した場
合、プロセッサの暴走やデータ誤りが発生しないように
することが必要である。
〔従来の技術〕
第5図は従来技術の一例を説明するブロック図である。
プロセッサ1はROM2に格納されているプログラムを
読出して動作し、データ転送回路4を経て上位装置から
入出力命令を受信すると、データの書込み命令であれば
、データ転送回路4を制御して上位装置が送出するデー
タを、メモリ5のバッファ領域に一旦書込むと共に、デ
バイス制御回路3を制御して磁気ディスク装W6にメモ
リ5のバッファ領域からデータを転送させ、上位装置が
指定するアドレスに基づきデータを書込ませる。
又、データの読出し命令であれば、デバイス制御回路3
を制御して、磁気ディスク装置6の指定されたアドレス
からデータを読出させ、メモリ5のバッファ領域に一旦
書込ませた後、データ転送回路4を制御してメモリ5の
バッファ領域に格納したデータを上位装置に転送させる
プロセッサ1は上記の処理を実行するため、ROM2と
は別個に磁気ディスク装置6に格納されているプログラ
ムを読出させて、メモリ5のプログラム領域に格納し、
メモリ5のワーク領域に必要とするデータを格納したり
、読出したりする。
〔発明が解決しようとする課題〕
上記の如く、物理的に一つのメモリ5が複数の使用目的
の異なる領域に分割されて使用される場合、メモリ5の
アドレスは連続しているため、プロセッサ1又は上位装
置からメモリ5に与えられるアドレスが誤ると、メモリ
5のバッファ領域に書込むデータがバッファ領域の境界
を越えて、例えばワーク領域又はプログラム領域に書込
まれることがある。
又、プロセッサ1がアクセスするメモリ5のワーク領域
に書込むデータが、ワーク領域の境界を越えてバッファ
領域に書込まれることがある。
このような誤りが発生すると、プロセッサ1に誤ったプ
ログラムが与えられることによる暴走が発生したり、上
位装置に転送するデータに誤りが発生するという問題が
ある。
本発明はこのような問題点に鑑み、メモリ5に与えられ
るアドレスが、メモリ5の使用目的の異なる領域の境界
アドレスと同一であることを検出した時、プロセッサ1
に報告して、プロセッサ1の暴走や上位装置への転送デ
ータに誤りの発生しないようにすることを目的としてい
る。
〔課題を解決するための手段〕
第1図は本発明の詳細な説明するブロック図である。
プロセッサ1はデータ転送手段9を制御して、上位装置
10と記録媒体11の間のデータ転送を行わせる。この
ためデータ転送手段9はメモリ5のバッファ領域に一旦
転送データを格納してから、上位装置10又は記録媒体
11にデータを転送する。
又、プロセッサ1はデータ転送手段9を経てメモリ5に
格納されているプログラムを読取り、データ転送制御を
行うために必要なデータを、メモU 5のワーク領域に
書込み、又はワーク領域から読出す。
割込み信号送出手段8は、データ転送手段9がメモリ5
に送出するアドレスを監視しており、メモリ5のバッフ
ァ領域、ワーク領域、プログラム領域等の使用目的が異
なる領域の境界アドレスと同一のアドレスがメモリ5に
送出されると、プロセッサ1に割込み信号を送出する。
割込み信号を受信したプロセッサ1は、直ちにデータ転
送制御を中断して、割込み処理ルーチンの処理に移行し
、リセット手段7を起動して、割込み信号送出手段8を
リセットさせる。そして、再びデータ転送手段9を制御
して記録媒体11と上位装置10との間のデータ転送を
再開させ、再び割込み信号送出手段8が割込み信号を送
出した時、情報記憶装置全体をリセットして初期設定を
行う。
〔作用〕
上記の如く構成することにより、プロセッサ1は上位装
置10と記録媒体11との間のデータ転送中に、メモリ
5の使用目的が異なる領域が越境されてアクセスされた
場合、直ちにデータ転送を中止し、再びデータ転送を再
開させても、アドレスの誤りが発生した場合、情報記憶
装置全体をリセットして初期設定を行うため、プロセッ
サのワーク領域やプログラム領域のデータ破壊を防止し
て、装置の暴走を防止することが出来る。
又、ワーク領域に書込まれるデータがバッファ領域に書
込まれて、記録媒体11や上位装置IOに転送するデー
タが破壊されることによって、転送データに誤りが発生
することを防止することが出来る。
〔実施例〕
第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するタイムチャートである
第5図と同一符号は同一機能のものを示す。プロセッサ
1はROM2に格納されているプログラムを読出して動
作し、フリップフロップ17のアドレスをデコード回路
18に送出すると共に、フリップフロップ17に論理“
0”を送出し、デコード回路18がアドレスをデコード
したタイミングで、フリップフロップ17に論理“0″
を書込むことによって、論理“0″をフリップフロップ
16に送出させ、フリップフロップ16をリセットさせ
る。
従って、フリップフロップ17が論理“0”を送出して
いる間は、フリップフロップ16はリセットされたまま
で動作しない。
プロセッサ1はアドレス境界チエツク機能を動作させる
場合、メモリ5の例えばバッファ領域とワーク領域又は
プログラム領域との境界アドレスをレジスタ14に格納
してから、フリップフロップI7に論理“工“を送出し
、前記同様にフリップフロップ17に論理“1”を書込
むことによって、フリップフロップ16に論理“1″を
送出させ、フリップフロップ16を動作可能とする。
データ転送制御回路12は第5図に示すデバイス制御回
路3とデータ転送回路4の機能を備えており、図示省略
した上位装置と磁気ディスク装置との間のデータ転送を
行う。従って、例えば上位装置から転送されたデータを
メモリ5のバッファ領域に書込み、このバッファ領域に
書込まれたデータを磁気ディスク装置に転送して、磁気
ディスク装置に書込ませる。
又、磁気ディスク装置から読出されたデータをメモリ5
のバッファ領域に書込み、このバッファ領域に書込まれ
たデータを上位装置に転送する。
このため、データ転送制御回路12はメモリ5にバッフ
ァ領域のアドレスを送出し、プロセッサ1が第3図のチ
ップセレクトに示す如く送出するチップセレクト信号に
よって、転送するデータをメモリ5のバッファ領域に書
込む。
このチップセレクト信号は、メモリ5にデータが書込ま
れる際に論理“0”が送出され、データの書込まれない
間は論理“1”が送出される。
データ転送制御回路12は、メモリ5に送出するアドレ
スを同時にレジスタ13に格納する。比較回路15はレ
ジスタ13と14に格納されたアドレスを比較しており
、データ転送制御回路12がレジスタ13に書込むアド
レスが誤って、バッファ領域からワーク領域又はプログ
ラム領域に越境するアドレスを送出すると、メモリ5の
アドレスは連続しているため、レジスタ13と14のア
ドレスが一致する。
比較回路15はアドレスが一致すると一致信号として論
理“I”を第3図の比較回路出力に示す如く、フリップ
フロップ16に送出する。
フリップフロップ16は、第3図の割込み信号に示す如
く、チップセレクト信号が論理“1”から論理“0″に
なるタイミングでセットされ、割込み信号として論理“
1”をプロセッサ1に送出する。
割込み信号を受信したプロセッサ1は、直ちに割込み処
理ルーチンの処理に移行し、前記同様にしてフリップフ
ロップ17に論理“0″を書込み、フリップフロップ1
Bをリセットさせて、割込み信号を無効とすると、メモ
リ5のバッファ領域に書込まれたデータが、磁気ディス
ク装置からのものか、上位装置からのものか調べる。
そして、磁気ディスク装置からのものであれば、データ
転送制御回路12に指示して、再び磁気ディスク装置を
アクセスさせて、データの読出しを行わせる。又、上位
装置からのものであれば、データ転送制御回路12に指
示して、上位装置にデータの再送を要求させる。
ここで、再びフリップフロップ16から割込み信号が送
出されると、プロセッサ1は装置全体をリセットして初
期設定を行う。
第4図は第2図の動作を説明するフローチャートである
プロセッサIはアドレス境界チエツク機能を動作させる
場合、ステップ■でレジスタ14にメモI75の境界ア
ドレスを書込む。そして、ステップ■でフリップフロッ
プ17に論理“1″を書込む。
そして、ステップ■でデータ転送制御処理ルーチンを実
行する。
このデータ転送制御処理ルーチンを実行中に、フリップ
フロップ16から割込み信号が入ると、プロセッサ1は
割込み処理ルーチンにジャンプし、ステップ■でフリッ
プフロップ17に論理“0″を書込み、割込み信号を無
効とする。
そして、プロセッサ1はステップ■でメモリ5に書込ま
れたデータが上位装置からのデータ転送か調べる。即ち
、磁気ディスク装置から転送されたものか、上位装置か
ら転送されたものか調べ、磁気ディスク装置からであれ
ば、ステップ■で再び磁気ディスク装置からデータの読
出しを行わせる。そして、ステップ■で割込み信号の有
りかを調べ、割込み信号が無ければ、ステップ■で割込
みルーチンから通常のデータ転送制御ルーチンに戻る。
しかし、ステップ■で再び割込み信号が受信された場合
、ステップ■で装置全体をリセットして初期設定を行う
又、ステップ■でメモリ5に書込まれたデータが上位装
置からのものであれば、ステップ[相]で再び上位装置
からデータの転送を行わせる。そして、ステップ■の処
理に移行する。
〔発明の効果〕
以上説明した如く、本発明は連続したアドレスによりア
クセスされる一つのメモリの記憶領域を複数の領域に分
割し、夫々の領域をプロセッサと上位装置とが夫々異な
る目的に使用する場合、この領域間の境界を越えてアク
セスされた時、プロセッサに割込み信号で報告させるた
め、プロセッサ使用のワーク領域やプログラム頭載の内
容が破壊されることを阻止して、プロセッサの暴走を防
止すると共に、バッファ領域のデータが破壊されること
を阻止して、上位装置に転送するデータに誤りの発生す
ることを防止することが出来る。
【図面の簡単な説明】
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明するタイムチャート、第4
図は第2図の動作を説明するフローチャート、第5図は
従来技術の一例を説明するブロック図である。 図において、 1はプロセッサ、   2はROM。 3はデバイス制御回路、4はデータ転送回路、5はメモ
リ、     6は磁気ディスク装置、7はリセット手
段、  8は割込み信号送出手段、9はデータ転送手段
、 10は上位装置、11は記録媒体、    12は
データ転送制御回路、13.14はレジスタ、  15
は比較回路、16.17はフリップフロップ、

Claims (1)

  1. 【特許請求の範囲】 プロセッサ(1)により制御され、上位装置(10)と
    記録媒体(11)との間のデータ転送を行うため、連続
    したアドレスによりアクセスされる物理的に一つのメモ
    リ(5)の記憶領域を複数の領域に分割し、夫々の領域
    を該プロセッサ(1)と該上位装置(10)とが夫々異
    なる目的に使用する情報記憶装置において、該メモリ(
    5)の各領域間の境界アドレスと、該メモリ(5)をア
    クセスするために送出されるアドレスとが等しい時、前
    記プロセッサ(1)に割込み信号を送出する割込み信号
    送出手段(8)と、 該割込み信号送出手段(8)が送出する割込み信号を強
    制的にリセットするリセット手段(7)とを設け、前記
    上位装置(10)と記録媒体(11)との間のデータ転
    送中に、前記割込み信号送出手段(8)が割込み信号を
    送出した場合、該リセット手段(7)を起動して該割込
    み信号をリセットした後、再度データ転送を開始させ、
    再び割込み信号を受信した時は、情報記憶装置の初期設
    定を行うことを特徴とするメモリの越境アクセス処理方
    法。
JP14792790A 1990-06-06 1990-06-06 メモリの越境アクセス処理方法 Pending JPH0440540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14792790A JPH0440540A (ja) 1990-06-06 1990-06-06 メモリの越境アクセス処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14792790A JPH0440540A (ja) 1990-06-06 1990-06-06 メモリの越境アクセス処理方法

Publications (1)

Publication Number Publication Date
JPH0440540A true JPH0440540A (ja) 1992-02-10

Family

ID=15441229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14792790A Pending JPH0440540A (ja) 1990-06-06 1990-06-06 メモリの越境アクセス処理方法

Country Status (1)

Country Link
JP (1) JPH0440540A (ja)

Similar Documents

Publication Publication Date Title
JPH07281840A (ja) 2重化ディスク記録装置
KR20020032136A (ko) 메모리를 이용한 대용량 보조기억장치
JP2548475B2 (ja) アレイディスク装置のデータ復元量制御方法
JPH0440540A (ja) メモリの越境アクセス処理方法
KR100445182B1 (ko) 데이터 복사장치
JPH03290873A (ja) ディスク型記憶装置、ディスク型記憶装置の制御装置、及びディスク型記憶装置の制御方法
JP2737571B2 (ja) フロッピィ・ディスク・コントローラ
JP3794322B2 (ja) データコピーシステム
JPH0793101A (ja) データバックアップ装置
JPS6331806B2 (ja)
US5970237A (en) Device to assist software emulation of hardware functions
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPS62154153A (ja) 外部記憶制御方式
JPH09114674A (ja) ハードディスク装置
JP4209108B2 (ja) 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ
JP3376316B2 (ja) ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体
JPH07248927A (ja) 入出力エミュレーション回路およびデータチェック回路
JP2827520B2 (ja) 入出力制御装置
JPH0476138B2 (ja)
JP4009401B2 (ja) ディスク制御装置及びプログラムを記録した記録媒体
JPS6332642A (ja) 情報処理装置
JPH0122656B2 (ja)
JPH11328084A (ja) ディスク装置のホストインターフェース回路およびディスク装置
JPH06290547A (ja) ディスク装置の高速データ転送方法
JPS6118032A (ja) 外部メモリ制御装置