JPH0438864A - 相補形電界効果トランジスタを有する半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は、相補形電界効果トランジスタを有する半導体
装置に関する。 ［従来の技杯）］ 従来、第５図を伴って次に述べる、相補形電界効果トラ
ンジスタを右づる半導体装置が提案されている。 すなわち、第１の主面１ａを有し且つ第１の導電型とし
ての例えばｎ！￥、！を有する第１チャンネル型電界効
果トランジスタ形成用４１′導体領域としてのｐチャン
ネル型電界効果トランジスタ形成用半導体領域１と、第
２の主面２ａを有し且つ第２の導電型としてのｐ型を有
する第２チャンネル型電界効果トランジスタ形成用半導
体領域としてのｎチャンネル型電界効果トランジスタ形
成用半導体領Ｉ４２とを有する。 そして、ｐチャンネル型電界効果トランジスタ形成用半
導体領Ｉ！１１が、その主面１ａを除いた領域において
、ｎチャンネル型電界効果トランジスタ形成用半導体領
域２によって取囲まれている。 この場合、実際上は、ｎチャンネル型電界効果トランジ
スタ形成用半導体領域１を取囲んでいるｎチャンネル型
電界効果トランジスタ形成用半導体領［２は、ｐ型を有
する半導体基板本体のみでなる半導体基板、ｐ型を有す
る半導体基板本体上にｐ型を有する′＃導体層がエピタ
キシャル成長法によって形成されている半導体基板、ｐ
型を有する半導体基板本体上にｎ型またはｐ　型を有す
るまたは意図的にｎ型不純物またはｎ型不純物のいずれ
も導入させていない半導体層がエピタキシャル成長法に
よって形成され、その半導体層内に、その主面側から、
ｐ型半導体領域が半導体基板本体に達するまたは達しな
い深さで形成されている半導体基板でなり得る。 また、ｎチャンネル型電界効果トランジスタ形成用半導
体領域２によって取囲まれているｎチャンネル型電界効
果トランジスタ形成用半導体領域１は、いま述べた半導
体基板内に、その主面側からｎ型不純物の導入処理によ
って形成された半導体領域でなり得る。 ただし、半導体基板がｎ型を有する半導体層を有する場
合、その半導体層でなるものとし得る。 さらに、上述したｎチャンネル型電界効果トランジスタ
形成用半導体領域１内には、その主面１ａ側から、ｐ＋
型を有する半導体領域３Ｓ及び３Ｄがそれぞれｐチャン
ネル型電界効果トランジスタＭ１のソース領域及びドレ
イン領域として形成されているとともに、ｎ＋型を有す
る半導体層ｗ１．３Ｂがｐチャンネル型電界効果トラン
ジスタＭ１のバックゲート用４″導体領域として形成さ
れている。 また、ｐチャンネル型電界効果トランジスタ形成用￥！
導体順Ｉ４１の主面１ａ上に、半導体層域３Ｓ及び３Ｄ
間の領域において、ｐチャンネル型電界効果トランジス
タＭ１のグー１へ絶縁膜５Ｉを介してｐチャンネル望電
界効果トランジスタＭ１のゲート電極４Ｇが配されてい
る。 さらに、上述したｎチャンネル型電界効果トランジスタ
形成用半導体領ＶＬ２内に１４、その主面２　ａ　ｌｌ
！ｌｌから、ｎ゛型を有する半導体領域６Ｓ及び６Ｄが
それぞれｎチャンネル型電界効果トランジスタＭ２のソ
ース領域及びドレイン領域として形成されているととも
に、ｐ＋型を有する半導体層１４６Ｂがｎチャンネル型
電界効果トランジスタＭ２のバックゲート用半導体領域
として形成されている。 また、ｎチャンネル型電界効果トランジスタ形成用半導
体領域２の主面２　ａ　、ｈに、半導体領域６Ｓ及び６
Ｄ間の領域において、ｎチャンネル型電界効果トランジ
スタＭ２のゲート絶縁膜８Ｉを介してｎ５ヤンネル型電
界効果トランジスタＭ２のグー１〜電極７Ｇが配されＣ
いる。 以上が、従来提案されている相補形電界効果トランジス
タを有する半導体装置の構成である。 このような構成を有する従来の相補形電界効果トランジ
スタを有する半導体装首によれば、ｎチャンネル型電界
効果トランジスタ形成用半導体領域１内に形成されてい
るｐチャンネル型電界効果トランジスタ〜１１のソース
領域としてのす導体領［３Ｓを、バンクゲート用半導体
領域としての半導体領域３Ｂとともに、第１の電源端子
ＥＤに接続し、またｎチャンネル型電界効果トランジス
タ形成用半導体領域２内に形成されているｎチャンネル
型電界効果トランジスタ〜１２のソース領域としての半
導体層［６Ｓを、バックゲート月産導体領域としての半
導体領域６Ｂとともに、第１の電ＩＱ、端子ＥＤと対を
なし且つ第１の電源端子ＥＤに与えられる電位に比し低
い電位が与えられる第２の電源端子ＥＳに接続し、さら
に、ｐチャンネルを電界効果トランジスタＭ１のゲート
電極４Ｇ及びｎチャンネル型電界効果８９２９２９Ｍ２
のゲート電極７Ｇから、それらに共通の論理信号入力端
子Ｔ１を導出し、また、ｐチャンネル型電界効果トラン
ジスタ〜１１のドレイン領域としての半導体領域３Ｄ及
びｎチャンネル型電界効果８９２９２９Ｍ２のトレイン
領域としての半導体装１４６Ｄから、それらに共通の論
理信号出力端子Ｔ２を導出することによって、第６図に
示すように、電源端子ＥＤ及び２３間にｎチャンネル型
電界効果８９２９２９Ｍ１とｎチャンネル型電界効果８
９２９２９Ｍ２とが直列に接続され、そして、それらｎ
チャンネル型電界効果８９２９２９Ｍ１及びｎチャンネ
ル型電界効果８９２９２９Ｍ２のゲートから論理信号入
力端子Ｅ１が導出され、ｎチャンネル型電界効果８９２
９２９Ｍ１及びＭ２の接続中点から論理信号出力端子Ｔ
２が導出されている構成を有し、論理信号入力端子Ｔ１
に論理信号を入力させることによって、論理信号出力端
子Ｔ２から、論理信号入力端子Ｔ１に入力される論理信
号の反転している論理信号を出力する、というインバー
タ回路を構成することができる。

【発明が解決しようとする課題］ 第５図に示す従来の相補形電界効果トランジスタを有す
る半導体装置の場合、電源端子口り及び２３間に、ｎチ
ャンネル型電界効果８９２９２９Ｍ１のバックゲート用
半導体領域３Ｂ及びｎチャンネル型電界効果トランジス
タ形成用半導体領域１と、ｎチャンネル型電界効果トラ
ンジスタ形成用半導体領域２及びｎチャンネル型電界効
果８９２９２９Ｍ２のバンクゲート用半導体領域６Ｂと
によるｐｎ構造を有しているとともに、ｎチャンネル型
電界効果８９２９２９Ｍ１のソース領域としての半導体
領域３Ｓと、ｐチャンネル型電界効果１−ランラスタ形
成用半導体領域１と、ｎチャンネル型電界効果トランジ
スタ形成用半導体領域２と、ｎチャンネル型電界効果８
９２９２９Ｍ２のソース領域としての半導体領域６Ｓと
によるｐｎｐｎ構造を有している。 そして、それらＤ　ｎ　＃ｌｉ　’Ｌ及びｐｎｐｎ構造
を有しているｎチャンネル型電界効果トランジスタ形成
用半導体領域１とｎブヤンネル！￥１電界効果トランジ
スタ形成用半導体領［２との間のｐｎ接合は、上述した
インバータ回路の動作■、それらｎチャンネル型電界効
果トランジスタ形成用半導体領域１及びｎチャンネル型
電界効果トランジスタ形成用半導体領域２にイれぞれ電
源端子ＥＤ及びＥＳから、半導体領域３Ｂ及び６Ｂを介
して、高電位及び低電位が与えられているので、逆バイ
アスされている。 このため、インバータ回路の動作時、ｎチャンネル型電
界効果トランジスタ形成用半導体領域１及びｎチャンネ
ル型電界効果トランジスタ形成用半導体領域２中のいず
れか一方内または双方内に、外部からの雑音などにもと
ずく望ましくない電流が流れない限り、電源端子ＥＤ及
び２３間のｐｎｌｍ及びｐｎｐｎｍ造は、トモにオフ状
態を保っており、従って、電源端子ＥＤ及ＵＥＳ間に電
流が実質的に流れｌｊいので、ｐチャンネル型電界効果
トランジスタ形成用１′導体領ｗ１．１及びｎチャンネ
ルヤ電界効果トランジスタ形成用崖導体領域２間が電気
的に分配している。 しかしながら、上述したｐｎｐｎｖ４造において、最初
のｐｎｐ構造でｐｎｐ型寄生バイポーラトランジスタＱ
１１が構成され、最初のｐを除いたｎｐｎ構造でｎ　ｐ
　ｎ型寄生バイポーラトランジスタＱ１２が構成され、
そして、第７図に示すように、ｐｎｐ型奇牛バイポーラ
トランジスタＱ１と、ｎ　ｐ　ｎ型の寄生バイポーラト
ランジスタＱ２どが、電源端子ＦＤ及び２３間に、とも
にベースをＪミッタに接続している態様で、並列に接続
されている構成をイｊ４る。 このため、ｐｎｐ型寄生バイポーラトランジスタのベー
スを構成しているｐチャンネル型電界効果トランジスタ
形成用半導体ｆｌ域１及びｎｐｎ型寄生バイポーラトラ
ンジスタのベースを構成しているｎヂャンネル型電界効
宋トランジメタ形成用半導体領域２のいずれか一方内ま
たは双方内に、外部からのＩｌｌ　ｇにもとすく望まし
くない電流が流れた場合、両寄生バイポーラトランジス
タＱ１及びＱ２の電流利得の積が１以上になることによ
って、両寄生バイポーラトランジスタ０１及びＱ２が同
時にオン状態になり、従って、電源端子ＥＤ及びＥＳ間
のｐｎｐｎ構造がオン状態になる。 このため、電源端子ＥＤ及びＥＳ間に、ｎチャンネル型
電界効果トランジスタ形成用半導体領域１及びｎチャン
ネル型電界効果トランジスタ形成用半導体領域２を通っ
て大きな電流が流れ、従って、ｎチャンネル型電界効果
トランジスタ形成用半導体領域１及びｎチャンネル型電
界効果トランジスタ形成用半導体領域２間が電気的に分
離していす、インバータ回路としての機能が得られなく
なる、というおそれを有していた。 よって、本発明は、上述したおそれを有効に回避し得る
新規な相補形電界効果トランジスタを有する半導体装置
を提案じんとするものである。 【課題を解決するための手段） 本願第１番目の発明及び本願第２番目の発明による相補
形電界効果トランジスタを有する半導体装Ｕは、第５図
で上述した従来の相補形電界効果トランジスタを有する
半導体装置の場合と同様に、■第１の主面を有し且つ第
１の導電型を有する第１チャンネル型電界効果トランジ
スタ形成用半導体領域と、■第２の主面を有し且つ第１
の導電型とは逆の第２の導電型を有する第２チャンネル
型電界効果トランジスタ形成用半導体領域とを有し、そ
して、■上記第１チャンネル型電界効果トランジスタ形
成用半導体領域内に、上記第１の主面側から、第２の導
電型を有する第１及び第２の半導体領域がそれぞれ第１
チャンネル型電界効果トランジスタのソース領域及びド
レイン領域として形成され、また、■上記第１チャンネ
ル型電界効果トランジスタ形成用半導体領域上に、上記
第１及び第２の′半導体領域間の領域上において、上記
第１チャンネル型トランジスタのゲート絶縁膜を介して
上記第１チャンネル型トランジスタのグー１〜電極が配
され、さらに、■上記第２チャンネル型電界効果トラン
ジスタ形成用半導体領域内に、上記第２の主面側から、
第１の導電型を有する第３及び第４の半導体領域がそれ
ぞれ第２チャンネル型電界効果トランジスタのソース領
域及びドレイン領域として形成され、また、■・上記第
２チャンネル型電界効果トランジスタ形成用半導体領域
上に、上記第３及び第４の半導体領域間の領域上におい
て、上記第２チャンネル型トランジスタのゲート絶縁膜
を介して上記第２チャンネル型トランジスタのゲート電
極が配されている構成を有する。 しかしながら、本願第１番目の発明による相補形電界効
果トランジスタを有する半導体装置は、そのような構成
を有する相補形電界効果トランジスタを有する半導体装
置において、■上記第２チャンネル型電界効果トランジ
スタ形成用半導体領域が、その上記第２の主面側４除い
た領域において、第１の導電型を有する第１の素子分離
用半導体ｆＩ域によって取囲まれ、また、■上記第１の
素子分離用半導体領域及び上記第１チャンネル型電界効
果トランジスタ形成用半導体領域が、上記第１チャンネ
ル型電界効果トランジスタ形成用半導体［について、そ
の第１の主面側を除いた領域における関係で、第２の導
電型を有する第２の素子分離用半導体領域によって取囲
まれている。 また、本願第２番目の発明による相補形電界効果トラン
ジスタを右プる半導体装置は、上述した従来の相補形電
界効果トランジスタを有する半導体装置の場合における
と同様の相補形電界効果トランジスタを有する半導体装
置において、■上記第２チャンネル型電界効果トランジ
スタ形成用生導体領域が、その上記第２の主面側及び上
記第２の主面と対向する底面側を除いた領域において、
素子分離用半導体領域によって取囲まれ、上記底面側の
領域において、第１の導電型を有する第１の素子分館用
半導体領域によって覆われ、また、［株］上記第１の素
子分館用半導体領域及び上記第１チャンネル型電界効果
トランジスタ形成用半導体領域が、上記第１の素子分離
用半導体領域について、少なくともその上記第２チャン
ネルを電界効果トランジスタ形成用半導体領域側とは反
対側における関係で、上記第１チャンネル型電界効果ト
ランジスタ形成用半導体領域について、その第１の主面
と対向する底面側を除いた領域における関係で、第２の
と１電撃を有する第２の素子分離用半導体領域によって
取囲まれている。 （作用・効果１ 本願第１番目の発明及び本願第２番目の発明による相補
形電界効果トランジスタを有する半導体装置によれば、
第５図で前述した従来の相補形電界効果トランジスタを
有する半導体装置の場合に準じて、第１チャンネル型電
界効果トランジスタ形成用半導体領域内に形成されてい
る第１ブキ・ンネル型電界効果トランジスタのソース領
域としての第１の￥導体領域を第１チｔ・ンネル型電界
効果トランジスタ形成用半導体領域とともに第１の電源
端子に接続し、また第２チャンネル型電界効果トランジ
スタ形成用半導体領域内に形成されている第２チャンネ
ル型電界効果トランジスタのソースｆｆ１１４としての
第３の半導体領域を第２チャンネル型電界効果トランジ
スタ形成用半導体領域とともに第１の電源端子と対をな
している第２の電源端子に接続し、さらに、第１チャン
ネル型電界効果トランジスタ及び第２チャンネル型電界
効梁トランジスタのゲート電極から、それらに共通の論
理信号入力端子を導出し、また、第１チャンネル型電界
効果トランジスタのドレイン領域としての第２の半導体
領域及び第２チャンネル型電界効果トランジスタのトレ
イン領域としての第４の半導体領域から、それらに共通
の論理信号出力端子を導出することによって、論理信号
入力端子に論理信号を入力させれば、論理信号出力端子
から、論理信号入力端子に入力される論理信号の論理反
転している論理信舅を出力りる、というインバータ回路
を構成（ることができる。 しかしながら、本願第１番目の発明による相補形電界効
果トランジスタを有する半導体装置の場合、第１及び第
２の電源端子間に、第１チャンネル型電界効果トランジ
スタ形成用半導体領域と、第２の素子分館用半導体領域
と、第１の素子分前用４′！導体領域と、第２チャンネ
ル型電界効果トランジスタ形成用半導体領域とによるｎ
ｐｎｐ構造またはｐｎｐｎＩ造を有しているとともに、
第１チャンネル型電界効宋トランジスタのソース領域と
しての第１の￥導体領域と、第１チャンネル型電界効果
１−ランジスタ形成用崖導体領域と、第２の素子分離用
半導体領域と、第１の素子分離用半導体領域と、第２チ
ャンネル型電界効梁１−ランジメタ形成用半導体領域と
、第２チャンネル型電界効果トランジスタのソース領域
としての第３の半導体領域とによるｐｎｐｎｐｎ構造ま
たはｎｐｎｐｎｐ構造とを有している。 そして、１−述したインバータ回路の動作峙、第１及び
第２の素子分離用半導体領域にそれぞれ所要の電位を与
えておけば、第１チャンネル型電界効果トランジスタ形
成用半導体領域及び第２チャンネル型電界効梁トランジ
スタ形成用半導体領域のいずれか一方または双方に、外
部からの雑品などにもとすく望ましくない電流が不必要
に流れても、上）ホした第１及び第２の電源端子間のｎ
ｐｎｐ構造またはｐｎｐｎ構造においても、また、第１
及び第２の電源端子間のｐｎｐｎｐｎｌ造またはｎｐｎ
ｐｎｐ構造においても、それらがオフ状態を保っている
。このため、第１及び第２の毘°源端子間に、第１チャ
ンネル型電界効果トランジスタ形成用半導体領域及び第
２チャンネルｆｉｔ電界効果トランジスタ形成用半導体
領域を通って大きな電流が流れず、従って、第１チャン
ネル型電界効果トランジスタ形成用半導体領域及び第２
チャンネル型電界効果トランジスタ形成用半導体領域間
が電気的に確実に分離しており、よって、インバータ回
路とし７ての機能を効果的に発揮させることができる。 また、本願第２番目の発明による相補形電界効果トラン
ジスタを有する半導体装置の場合、第２チャンネル型電
界効果トランジスタ形成用半導体領域が、その第２の主
面側及びそれど対向している底面側を除いた領域におい
て、素子分離用半導体領域によって、第１チャンネル型
電界効果トランジスタ形成用半導体領域から分離されて
いる。 また、第１及び第２の電源端子間に、本願第１番目の発
明による相補形電界効果トランジスタを有する半導体装
置の場合と同様に、ｎｐｎｐ構造またはｐｎｐｎ構造と
、ｐｎｐｎｐｎ構造またはｎｐｎｐｎｐ構造とを有し、
そして、それらｎｐｎｐ構造またはｐｎｐｌＦｆ造及び
ｐｎｐｎｐｎ１ｇ造またはｎｐｎｐｎｐ構造は、上述し
たインバータ回路の動作時、第１及び第２の素子分離用
半導体領域に、本願第１番目の発明による相補形電界効
果トランジスタを有する１′導体装買の場合と同様に所
要の電位をりえておけば、第１チャンネル型電界効果ト
ランジスタ形成用半導体領域及び第２チャンネル型電界
効果トランジスタ形成用半導体領域のいずれか一方また
は双方に、外部からのｗｉ音などにもとずく望ましくな
い電流が不必要に流れても、本願第１番目の発明による
相補形電界効果トランジスタを有する半導体装置の場合
と同様にオフ状態を保っている。このため、本願第１番
目の発明による相補形電界効果トランジスタを有する半
導体装置の場合と同様に、インバータ回路としての機能
を十分発揮させることができる。 【実施例１】 次に、第１図を伴って、本発明による相補形電界効果ト
ランジスタを有する半導体装どの第１の実施例を述べよ
う。 第１図において、第５図との対応部分には同一符号を付
して示す。 第１図に示す本発明による相補形電界効果トランジスタ
を有する半導体装置は、第５図で前述した従来の相補形
電界効果１−ランジスタを有する半導体装置の場合と同
様に、第１の主面１ａを有し且つ第１の導電型どしての
例えばｎ望を有する第１チセンネル型電界効果！−ラン
ラスタ形成用半導体領域としてのｐチャンネルを電界効
果トランジスタ形成用半導体装Ｉ４．１と、第２の主面
２ａを有し且つ第２のｌ　ｍ型としてのｐ型を有する第
２チャンネル型電界効果ｉ−ランラスタ形成用半導体領
域としてのｎチャンネル型電界効果トランジスタ形成用
半導体領域２とを有づる。 また、ｐチャンネル梨電界効果トランジスタ形成用半導
体領域１内には、第５Ｖでｎｉ」’＋ホした従来の相補
形電界効果トランジスタを右（る半導体装置の場合と同
様に、主面１ａ側から、ｐ”型を有する半導体装［３Ｓ
及び３Ｄがそれぞれｐチャンネル型電界効果トランジス
タＭ１のソース領域及びドレイン領域として形成されて
いるとともに、ｎ＋型を有する半導体領域３Ｂがｐチャ
ンネル型電界効果トランジスタ〜１１のバックゲート用
半導体装域として形成されている。 さらに、ｐチャンネル型１′ｉｆｉ界効果トランジスタ
形成用半導体領域１の主面１ａ上に、第５図で前述した
従来の相補形電界効果トランジスタを有する半導体装置
の場合と同様に、半導体領域３Ｓ及び３Ｄ門の領域にお
いて、ｐヂャンネル型電界効宋トランジスタＭ１のゲー
ト絶縁膜５Ｉを介してｐチャンネル望電界効果トランジ
スタＭ１のゲート電＆４Ｇが配されている。 また、上述したｎチャンネル型電界効架トランジスタ形
成用半導体領域２内には、第５図で前述した従来の相補
形電界効果トランジスタを有する半導体装置の場合と同
様に、主面２ａ側から、ｎ＋型を有する半導体装［６Ｓ
及び６Ｄがそれぞれｎチャンネル型電界効果１５２９２
９Ｍ２のソース領域及びドレイン領域として形成されて
いるとともに、ｐ＋型を有する半導体領域６Ｂがｎチャ
ンネル型電界効果１５２９２９Ｍ２のバックゲート用半
導体領域として形成されている。 さらに、ｎヂャンネル型電界効宋トランジスタ形成用半
導体領域２の主面２ａ上に、第５図で前述した従来の相
補形電界効果トランジスタを有する半導体装置の場合と
同様に、半導体領域６Ｓ及び６Ｄ間の領域において、ｎ
チャンネル型電界効果トランジスタＭ２のゲート絶縁膜
８Ｉを介してｎチャンネル型電界効果トランジスタＭ２
のゲート電極７Ｇが配されている。 しかしながら、第１図に示す本発明による相補形電界効
果トランジスタを有する半導体装置は、ｎチャンネル型
電界効果トランジスタ形成用半導体領域２が、その主面
２ａ側を除いた領域において、ｎ型を有する第１の素子
分離用半導体領域１０によって取囲まれている。 また、素子分離用半導体領域１０及び上述したｐチャン
ネル型電界効果トランジスタ形成用半導体領Ｔｔ！、１
が、ｎチャンネル型電界効果トランジスタ形成用半導体
領域１について、その主面１ａを除いた領域における関
係で、ｐ型を有する第２の素子分離用半導体領域１２に
よって取囲まれている。 この場合、実際上は、素子分離用半導体！ｌｉ域１０及
びｎチャンネル型電界効果トランジスタ形成用半導体領
域１を取囲んでいる素子分離用半導体領域１２は、ｐ型
を有する半導体基板本体のみでなる半導体基板、ｐ型を
有する半導体基板本体上にｐ型を有する半導体層がエピ
タキシャル成長法によって形成されている半導体基板、
ｐ型を有する半導体基板本体上にｎ型またはｐ−型を有
するまたは意図的にｎ型不純物またはｎ型不純物のいず
れも導入させていない半導体層がエピタキシャル成長法
によって形成され、半導体層内に、その主面側から、ｐ
型半導体領域が半導体基板本体に達するまたは達しない
深さで形成されている半導体基板などでなり得る。 また、素子分離用半導体領域１２によって取囲まれてい
るｐチャンネル型電界効果トランジスタ形成用半導体領
Ｖ１．１は、いま述べた半導体基板内に、その主面側か
らｎ型不純物の導入処理によって形成されたＶ導体領域
でなり臂る。 ただし、半導体基板がｎ型を有する半導体層をイアする
場合、その半導体層をｎチャンネル型電界効果トランジ
スタ形成用半導体領域１とし得る。 さらに、素子分離用半導体ｇＡ域１２によって取囲まれ
ている素子分離用生導体領１ｉ５．１０は、ｐチャンネ
ル型電界効果トランジスタ形成用半導体領域つと同様に
、上ｊホした半導体基板内に、その主面側から、ｎ望不
ｆ４Ａ物の導入処理によって形成された半導体領域でな
り轡る。ただし、半導体基板がｎτＪをイｊする半導体
層をイ」づる場合、その半導体層を素子分離用半導体領
域１０としｑる。 また、素子分離用半導体領域１０によって取囲まれてい
るｎチャンネルを電界効果トランジスタ形成用半導体領
１ＩＩｔ２は、素子分離用半導体領［１０が上述した半
導体領域でなり得るとした、その半導体領域内に、その
主面側からｎ型不純物の導入処理によって形成された半
導体領域でなり得る。 さらに、上述した素子分離用半導偽装１＋＋２１０内に
、ｎチャンネル型電界効果トランジスタ形成用半導体領
ｔ７ｉ２の主面２ａに対応する主面側から、ｎ゛型を有
する電位付与用半導体領域１１が形成され、一方、（の
電位付与用ｖｉＯ体領ｖＡ１１から電位付与用電源端子
ＥＮが導出されている。 また、上述した素子分前用半脣体ｆＡ域１２に、ｎチャ
ンネル型電界効果トランジスタ形成用半導体領域１の主
面１ａ及びｎチャンネルヤ電界効果トランジスタ形成用
半導体ｆｉＩｄ２の主面２ａに対向する主面側から、電
位付与用型ＩＱ端子ＥＰが導出されている。 以上が、本発明による相補形電界効果トランジスタを有
する半導体装置の第１の実施例の構成である。 このような構成を有する本発明による相補形電界効果ト
ランジスタを有する半導体装置によれぽ、第５図で前述
した従来の相補形電界効果トランジスタを有する半導体
装置の場合と同様に、ｎチャンネル型電界効果トランジ
スタ形成用半導体領域１内に形成されているｐヂャンネ
ル型電界効果トランジスタＭ１のソース領域としての半
導体装［３Ｓを、バックゲート用半導体領域としての半
導体装１３Ｂとともに、第１の電源端子ＥＤに接続し、
またｎチャンネル型電界効果トランジスタ形成用半導体
領域２内に形成されているｎチャンネル型電界効果８５
２９２９Ｍ２のソース領域としての半導体装ＩＩ！６Ｓ
を、バックゲート用半導体領域としての半導体領域６Ｂ
とともに、第１の電源端子ＥＤと対をなし且つ第１の電
源端子ＥＤに与えられる電位に比し低い電位が与えられ
る第２の電源端子ＥＳに接続し、さらに、ｎチャンネル
型電界効果８５２９２９Ｍ１のゲート電極４Ｇ及びｎチ
ャンネル型電界効宋トランジスタＭ２のゲート電極７Ｇ
から、それらに共通の論理信号入力端子Ｔ１を導出し、
また、ｐチセンネノピ４界効果トランジスタＮｌ　１の
ドレイン領域としての１′導体領域３Ｄ及びｎチャンネ
ル型Ｔ界効果トランジスタＭ２のドレインｆｆｉ［とし
ての半導体領域６Ｄから、それらに共通の論理信号出力
端子Ｔ２を導出することによって、第５図で前述した従
来の相補形電界効果トランジスタを有する半導体装置の
場合と同様に且つ第６図に示すように、電源端子ＥＤ及
びＥＳ間にｎチャンネル型電界効果８５２９２９Ｍ１と
ｎチャンネル型電界効果８５２９２９Ｍ２とが直列に接
続され、そして、それらｎチャンネル型電界効果８５２
９２９Ｍ１及びｎチャンネル型電界効果８５２９２９Ｍ
２のゲートから論理信号入力端子Ｅ１が導出され、ｎチ
ャンネル型電界効果８５２９２９Ｍ１及びＭ２の接続中
点から論理信号出力端子Ｔ２が導出されている構成を有
し、論理信号入力端子Ｔ１に論理信号を入力させること
によって、論理信号出力端子Ｔ２から、論理信号入力端
子Ｔ１に入力される論理信号の反転している論理信号を
出力する、という第５図で前述した従来の相補形電界効
果トランジスタをａする半導体［の場合と同様のインバ
ータ回路を構成することができる。 しかしながら、第１図に示す本発明による相補形電界効
果トランジスタを右づるず導体装置の場合、電源端子Ｅ
Ｄ及びＥＳ間に、ｐチャンネル型電界効宋１−ランジス
タＭ１のバックゲート用半導体領域３Ｂ及びｐチャンネ
ル型電捏効果トランジスタ形成用半導偽装ｗ！、１と、
素子分離用１′導体領ｔａ１２と、素子分離用半導体領
域１０と、ｎチャンネル型電界効果トランジスタ形成用
半導体領域２及びｎチャンネル型電界効果８５２９２９
Ｍ２のバックゲート用半導体装域６Ｂとによるｎ　Ｃ１
ｎ　ｐｍ造を有しているとともに、ｎチャンネル型電界
効果８５２９２９Ｍ１のソース領域としての半導体領域
３ｓと、ｎチャンネル型電界効果トランジスタ形成用半
導体領域１と、素子分離用半導体装１１２と、素子分離
用半導体領域１ｏと、ｎチャンネル型電界効果トランジ
スタ形成用半導体領域２と、ｎチャンネル型電界効梁ト
ランジスタ〜１２のソース領域としての半導体ダ１ｔｄ
６ｓとによるｐｎｐｎｐｎ構造とを有する。 そして、ｐｎｐｎｐｎ構造において、最初のＤｎｐ構造
でｐｎｐ型寄生バイポーラトランジスタＱ１が構成され
、最初のｐを除いた次のｎｐｎ４１に造でｎｐｎ型寄生
バイポーラトランジスタＱ２が構成され、最初のｐと次
のｎとを除いた次のｐｎｐ構造でｐｎｐ型寄生バイポー
ラトランジスタＱ３が構成され、最初のｐｎｐを除いた
次のｎｐｎ構造でｎｐｎ型寄生バイポーラトランジスタ
Ｑ４が構成され、そして、第２図にホすように、電源端
子ＥＤ及びＥＳ間に、ｐｎｐ型寄生バイポーラトランジ
スタＱ１及びＣ３が順方向に直列に接続されているとと
もに、ｎｐｎ型寄生バイポーラトランジスタＱ２及びＣ
４が同様に順方向に直列に接続され、そしてｐｎｐ型寄
生バイポーラトランジスタＱ１のベースが電源端子ＥＤ
に接続され、またｎｐｎ型寄生バイポーラトランジスタ
Ｑ２のベースがｐｎｐ型奇牛バイポーラトランジスタＱ
１の］レクタ及びｐｎｐ型寄生バイポーラトランジスタ
Ｑ３のエミッタとともに電位付与用電源端子［Ｐに接続
され、さらに、ｐｎｐ型寄生バイポーラトランジスタＱ
３のベースがｎｐｎ型寄生バイポーラトランジスタＱ２
のエミッタ及びｎｐｎ型寄生バイポーラトランジスタＱ
４の］レクタとともに電位付与用電源端子ＥＮに接続さ
れ、またｎｐｎ型奇牛バイポーラトランジスタＱ４のベ
ースが電源端子ＥＳに接続されている構成を右づる。 このため、いま、電源端子ＥＤに与える電位を＋ｖｏと
し、また、電源端子ＥＳに与える電位を−ＶＳとし、さ
らに、電位付与用電源端子［Ｎ及びＥＰにそれぞれ与え
る電位を−Ｖ０及びｖＩ）とし、さらに、奇生バイポー
ラトランジスタＱ２及びＱ３を構成しているｐｎ接合が
順バイアスされたときの閾値電圧をｖｌとするとき、■
　及びＶｎに、＋　Ｖ　ｏ及び−ＶＳに対しＵ＋ＶＤ≧
ｖｐ　、−ｖｓ≦Ｖｎ　、　Ｖｐ　＜Ｖｎ　＝■ｔの関
係を満足させれば、ｎチャンネル型電界効果トランジス
タ形成用半導体領域１及びｎチャンネル型電界効果トラ
ンジスタ形成用半導体領域２のいずれか一方または双方
内に、外部から雑音にもとずく望ましくない電流が流れ
た場合でも、ｎｐｎ型寄生バイポーラトランジスタＱ２
及びｐｎｐ型寄生バイポーラトランジスタＱ３をともに
オフ状態に保たせることができる。 従って、ｎチャンネル型電界効果トランジスタ形成用半
導体領域１及びｎチャンネル型電界効果トランジスタ形
成用半導体領域２のいずれか一方または双方内に、外部
から雑音にもとすく望ましくない電流が流れた場合でも
、上述した電源端子ＥＤ及びＥＳ間のｐｎｐｎｐｎｌｉ
ｌｆ造がオフ状態を保つ。 また、電源端子ＥＤ及びＥＳ間のｎｐｎｐ構造について
も、その最初のｎｐｎ構造がρｎｐｎｐｎ構造における
ｎｐｎ型寄生バイポーラトランジスタＱ２に対応し、ま
た最初のｎを除いＬご次のｐｎｐ構造がｐｎｐｎｐｎ構
造にお【プる○ｎ　ｐ　’Ｓ”奇生バイポーラトランジ
スタＱ３に対応しているので、ｐヂ↑・ンネル型電界効
果トランジスタ形成用半導体領域１及びｎチャンネル型
心界’２１１宋トランジスタ形成用半導体ｆ１戚２のい
ずれが一方または双方内に、外部から雑品にもとすく望
ましくない電流が流れた場合でも、上述しｊ二電源端子
［Ｄ及びＥＳ間のｎｐｎｐ構造をＡ−）状態に保たせる
ことができる。 以上のことから、上述したインバータ回路の動作時にお
いて、電源端子ＥＤ及びＥＳ間に、ｐチャンネル型電界
効果トランジスタ形成用半導偽装域］及びｎチャンネル
望電界効果トランジスタ形成用半導体′Ｅ４ｔｊ！ｔ２
のいずれか一方または双方内に、外部から雑音にもとす
く望ましくない電流が流れた場合でも、ｎチャンネル型
電界効果トランジスタ形成用半導体領域１及びｎヂτ・
ンネル型電界効果トランジスタ形成用半導体ｆＩｉ！２
を通って大きな電流が流れず、従って、ｐチャンネル型
電界効果［−ランラスタ形成用半導体領域１及び「］チ
チートレンネル電界効果トランジスタ形成用ｖ導体領域
２が電気的に確実に分離しており、よって、インバータ
回路としての機能を効果的に発揮させることができる。 ［実施例２］ 次に、第３図を伴って、本発明による相補形電界効果ト
ランジスタを有する半導体装置の第２の実施例を述べよ
う。 第３図において、第１図との対応部分に同一符号を付し
て詳細説明を省略する。 第３図に示す本発明による相補形電界効果トランジスタ
を有する半導体装置は、次の事項を除いて、第１図で上
述した本発明による相補形電界効果トランジスタを有す
る半導体装置と同様の構成を右ブーる。 すなわち、第３の主面２１ａを有し且つｎ型を有するバ
イポーラトランジスタ形成用半導体ＩＩＪｆＬ２１をｎ
ｐｎ型バイポーラトランジスタＵのコレクタ領域として
有し、そして、そのバイポーラトランジスタ形成用半導
偽装Ｗ１．２１内に、その主面２１ａ側から、ｐ型を有
する半導体ｆＡ［２２がｎｐｎ型バイポーラトランジス
タＵのベース領域として形成され、一方、その半導体領
域２２内に、主面２１ａ側から、ｎ゛型を有づる半導体
領域２３がｎｐｎ型バイポーラトランジスタＵのエミッ
タ領域として形成されている。 また、バイポーラトランジスタ形成用半導体領域２１が
、その主面２１ａ側を除いた領域において、第１図で上
述した素子分離用半導体領域１２によって取囲まれてい
る。 さらに、バイポーラトランジスタ形成用半導体領域２１
及び素子分離用半導体領域１２の連接位置に、主面２１
ａと対向した領域において、ｎ＋型を有する半導体領域
２４がｎｐｎ型バイポーラトランジスタＵのコレクタ補
償用半導体領域として形成されている。 また、上述したバイポーラトランジスタ形成用半導体Ｉ
Ｍ２１内に、主面２１ａ側から、ｎ“型を有する半導体
ＷＡｗ１．２５がコレクタ引出用半導体領域として、半
導体領域２４に達する深さに形成されている。 この場合、実際上は、上述したバイポーラトランジスタ
形成用半導体層１４２１は、第１図で上述したｎチャン
ネル型電界効果トランジスタ形成用半導体領域１の場合
に準じて、半導体基板本体上にエピタキシャル成長法に
よって形成された半導体層でなり得、また半導体層Ｉｉ
ｊ、２４は、バイポーラトランジスタ形成用半導体領域
２１を形成する前にｎ゛型を有する半導体領域を形成し
、バイポーラトランジスタ形成用半導体層［２１を上述
したように形成するときに形成された半導体層でなり得
る。 以上が、本発明による相補形電界効果トランジスタを有
する半導体装置の第２の実施例の構成である。 このような構成を有する本発明による相補形電界効果ト
ランジスタを有する半導体ＲｆＨによれば、上述した事
項を除いて、第１図に示す本発明による相補形電界効果
トランジスタを有する￥ヌ１体装置と同様の構成を有す
るのて゛、訂細説明は省略するが、第１図の場合と同様
に、インバータ回路としての機能を効果的に発揮する。 また、＊導体領域２２．２３及び２５からそれぞれ端子
ＴＢ、ＴＥ及びＴＣをそれぞれベース端子、エミッタ端
子及びコレクタ端子として導出させ、端子ＴＣに電源端
子ＥＰに与える電位Ｖ、と等しいかまたはＶ、に比し高
い電位を与えて動作させることによって、ｎｐｎ型バイ
ポーラトランジスタＵが、ｎチャンネル型電界効果トラ
ンジスタ形成用半導体領域１及びｎチャンネル型電界効
果トランジスタ形成用半導体領域２から電気的に分離さ
れている状態で、ｎｐｎ型バイポーラトランジスタとし
ての機能を効果的に発揮する。 【実施例３］ 次に、第４図を伴って、本発明による相補形電界効果ト
ランジスタを有する」′導体装置の第３の実施例を述べ
よう。 第４図に示す本発明による相補形電界効果トランジスタ
をｒｉする半導体装買は、次の事項を除いて、第３図に
示す本発明による相補形電界効果トランジスタを有する
半導体装置と同様の構成を有する。 すなわち、ｎチャンネル型電界効果トランジスタ形成用
半導体領域２が、主面２ａ及びその主面２ａと対向して
いる底面側を除いた領域（側周面）も、素子分離用半導
体層［１０によって取囲まれている第３図の場合に代え
、主面２ａ側及びその主面と対向する底面側を除いた領
域（側周面）において、素子分離用半導体領域３０によ
って、ｐチ１戸ンネル型電界効果トランジスタ形成用半
導体領域１及びバイポーラトランジスタ形成用半導体領
域２１の主面及びその主面と対向する底面側を除いた（
側周面）とともに取囲まれている。 また、ｎチャンネル型電界効果トランジスタ形成用半導
体領域２が、その底面側の領域において、第３図の場合
の素子分離用半導体領域１０に対応しているｎ＋型を有
する素子分離用ず導体領域１４によって覆われている。 さらに、ｎチャンネル望電界効果トランジスタ形成用半
導体領域２内に、その主面２ａ側から、ｎ＋型を有する
素子分離用半導体領域引出用半導体領域１５が素子分離
用半導体領域１４に達する深さに形成され、一方その素
子分離用半導体領域引出用半導体領域１５内に、その主
面２ａ側から、第３図の場合の半導体領域１１に対応し
ているｎ＋＋型を有する半導体領域１１が形成されてい
る。 また、ｐチャンネル型電界効果トランジスタ形成用￥導
偽装Ｆ４．１が、その底面側の領域において、ｎ゛型を
有する低抵抗化用半導体領域１６によって覆われている
。 さらに、素子分離用半導体領域１４と、ｐチャンネル型
電界効果トランジスタ形成用半導体領域１と、バイポー
ラトランジスタ形成用半導体領域２１とが、素子分離用
半導体領域１４について、そのｎチャンネル型電界効果
トランジスタ形成用半導体領域２側とは反対側における
関係で、ｐチャンネル型電界効果１〜ランシスタ形成用
半導体領域１について、その底面側にお（）る低抵抗化
用半導体領域１６を介した関係で、バイポーラトランジ
スタ形成用半導偽装［２１について、その底面側におけ
るコレクタ補償用半導偽装［２４を介した関係で、第３
図の場合と同様の素子分離用半導体領域１２によって取
囲まれている。 なお、実際上は、上述した素子分離用半導体領域１４、
低抵抗化半導体領域１６及びコレクタ補償用半導体領域
２４は、それらの周りの０１型を有する半導体領域１３
とともに同時に形成されている半導体領域でなり得る。 以上が、本発明による相補形電界効果トランジスタを有
する半導体装置の第３の実施例の構成である。 このような構成を有する本発明による相補形電界効果ト
ランジスタを有する半導体装置によれば、上述した事項
を除いて、第３図で上述した本発明による相補形電界効
果トランジスタを有する半導体装置と同様の構成を有し
、そして、ｎチャンネル型電界効果トランジスタ形成用
半導体領域２が、その主面２ａ側及びそれと対向してい
る底面側を除いた領域において、素子分離用半導体領域
３０によって、ｐチャンネル型電界効果トランジスタ形
成用半導体ｆｉＶ！、から分離されている。 また、電源端子ＦＤ及び６８間に、第１図及び第３図に
示す本発明による相補形電界効果トランジスタを有する
半導体装置の場合と同様に、ｎｐｎｐｉ造またはｐｎｐ
ｎ構造と、ｐ　ｎ　ｐ　ｎｐｎｌｌｌｉ造またはｎｐｎ
ｐｎｐ１ｇ造とを有し、そして、それらｎｐｎｐ構造ま
たはｐ　ｎ　ｐ　ｎ構造及びｐｎｐｎｐｎ構造またはｎ
ｐｎｐｎｐ１！！４造は、第１図で上述したインバータ
回路の動作時、素子分離用半導体領域４１４及び１２に
、第１図及び第３図に示す本発明による相補形電界効果
トランジスタを有する半導体装置の場合と同様の電位Ｖ
　及びＶ、を与えておけば、ｐチャンネル型電界効果ト
ランジスタ形成用半導体領域１及びｎチャンネル型電界
効果トランジスタ形成用半導体領域２のいずれか一方ま
たは双方に、外部からの雑音などにもとずく望ましくな
い電流が不必要に流れても、第１図及び第３図に示す本
発明による相補形電界効果トランジスタを有する半導体
装ｄの場合と同様にオフ状態を保っている。 このため、第１図及び第３図に示す本発明による相補形
電界効果トランジスタを有する半導体装置の場合と同様
に、インバータ回路としての橢能を十分発揮させること
ができる。 また、バイポーラトランジスタ形成用半導体領域２１を
用いて形成されているｎ　ｐ　ｎ型バイポーラトランジ
スタＵが、詳細説明は省略するが、バイポーラトランジ
スタとしての機能を、第３図に示す本発明による相補形
電界効果トランジスタを有する半導体装置の場合と同様
に効果的に発揮させることができるとともに、バイポー
ラトランジスタ形成用半導体領域２１の一部が、素子分
離用半導体領域３０によって取囲まれているので、ｎｐ
ｎ型バイポーラトランジスタＵのコレクタと素子分離用
半導体領域１２との間の寄生容量を、第３図に示す本発
明による相補形電界効果トランジスタを有する半導体装
置の場合に比し減少させることができる。 なお、上述においては、本発明のわずかな実施例を示し
たに留まり、上述した構成において、ｎ型をｎ型、ｎ型
をｎ型、ｎをｐ、ｐをｎと読み代えた構成とすることも
でき、その池水発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、本発明による相補形電界効果トランジスタを
有する半導体装置の第１の実施例を示す路線的断面図で
ある。 第２図は、その説明に供する第６図に示す使用例におけ
る第１及び第２の電源端子間でみた内部等価回路図であ
る。 第３図は、本発明による相補形電界効果トランジスタを
有する￥導体装置の第２の実施例を示す路線的断面図で
ある。 第４図は、本発明による相補形電界効果トランジスタを
有する半導体装置の第３の実施例を示す路線的断面図で
ある。 第５図は、従来の相補形電界効果トランジスタを有する
半導体装置を示す路線的断面図である。 第６図は、第１図、第３図及び第４図に示す本発明によ
る相補形電界効果トランジスタを有する半導体装置、及
び第５図に示す従来の相補形電界効果トランジスタを有
する半導体装置の使用例における電気的接続図である。 第７図は、第５図に示す従来の相補形電界効果トランジ
スタを有する半導体装置の説明に供する、使用例におけ
る第１及び第２の電源端子間でみた内部等価回路図であ
る。 １・・・・・・・・・・・・・・・ｐチャンネル型電界
効果トランジスタ形成用半導偽装 域 ２・・・・・・・・・・・・・・・ｎチャンネル型電界
効果トランジスタ形成用半導偽装 域 ３Ｓ、３Ｄ・・・ｐチャンネル望電界効果トランジスタ
Ｍ１のソース領 域及びドレイン領域として の半導体領域 ４Ｇ・・・・・・・・・・・・ｐチャンネル型電界効果
トフンジスタＭ１のゲート絶 縁領域 ５Ｉ・・・・・・・・・・・・ｐチャンネル型電界効果
トランジスタＭのゲート絶縁 領域 ６Ｓ、６Ｄ・・・ｎチャンネル型電界効果１５２９２９
Ｍ２のソース領 域及びドレイン領域として の半導体ダ１域 ７Ｇ・・・・・・・・・・・ｎチャンネル型電界効果１
５２９２９Ｍ２のゲート電 極 ８Ｉ・・・・・・・・・・・ｎチャンネル型電界効果１
５２９２９Ｍ２のゲー１へ絶 縁領域 １０．１２・・・・・・素子分離用半導体領域１３・・
・・・・・・・・・・・・・半導体領域１４・・・・・
・・・・・・・・・・素子分離用半導体領域１６・・・
・・・・・・・・・・・・低抵抗化用半導体領域２１・
・・・・・・・・・・・・・・バイポーラトランジスタ
形成用半導体領域 ２２．２３．２４．２５ ・・・・・・・・・・・・・・・半導体領域３０・・・
・・・・・・・・・・・・素子分離用半導体領域ＥＤ、
ＥＳ・・・・・・電源端子

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第１の主面を有し且つ第１の導電型を有する第１チャン
   ネル型電界効果トランジスタ形成用半導体領域と、 第２の主面を有し且つ第１の導電型とは逆の第２の導電
   型を有する第２チャンネル型電界効果トランジスタ形成
   用半導体領域とを有し、上記第１チャンネル型電界効果
   トランジスタ形成用半導体領域内に、上記第１の主面側
   から、第２の導電型を有する第１及び第２の半導体領域
   がそれぞれ第１チャンネル型電界効果トランジスタのソ
   ース領域及びドレイン領域として形成され、 上記第１チャンネル型電界効果トランジスタ形成用半導
   体領域上に、上記第１及び第２の半導体領域間の領域上
   において、上記第１チャンネル型トランジスタのゲート
   絶縁膜を介して上記第１チャンネル型トランジスタのゲ
   ート電極が配され、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域内に、上記第２の主面側から、第１の導電型を有
   する第３及び第４の半導体領域がそれぞれ第２チャンネ
   ル型電界効果トランジスタのソース領域及びドレイン領
   域として形成され、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域上に、上記第３及び第４の半導体領域間の領域上
   において、上記第２チャンネル型トランジスタのゲート
   絶縁膜を介して上記第２チャンネル型トランジスタのゲ
   ート電極が配されている相補形電界効果トランジスタを
   有する半導体装置において、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域が、その上記第２の主面側を除いた領域において
   、第１の導電型を有する第１の素子分離用半導体領域に
   よつて取囲まれ、上記第１の素子分離用半導体領域及び
   上記第１チャンネル型電界効果トランジスタ形成用半導
   体領域が、上記第１チャンネル型電界効果トランジスタ
   形成用半導体領域について、その第１の主面側を除いた
   領域における関係で、第２の導電型を有する第２の素子
   分離用半導体領域によつて取囲まれていることを特徴と
   する相補形電界効果トランジスタを有する半導体装置。 【請求項２】 第１の主面を有し且つ第１の導電型を有する第１チャン
   ネル型電界効果トランジスタ形成用半導体領域と、 第２の主面を有し、且つ第１の導電型とは逆の第２の導
   電型を有する第２チャンネル型電界効果トランジスタ形
   成用半導体領域とを有し、上記第１チャンネル型電界効
   果トランジスタ用半導体領域内に、上記第１の主面側か
   ら、第２の導電型を有する第１及び第２の半導体領域が
   それぞれ第１チャンネル型電界効果トランジスタのソー
   ス領域及びドレイン領域として形成され、 上記第１チャンネル型電界効果トランジスタ形成用半導
   体領域上に、上記第１及び第２の半導体領域間の領域上
   において、上記第１チャンネル型トランジスタのゲート
   絶縁膜を介して上記第１チャンネル型トランジスタのゲ
   ート電極が配され、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域内に、上記第２の主面側から、第１の導電型を有
   する第３及び第４の半導体領域がそれぞれ第２チャンネ
   ル型電界効果トランジスタのソース領域及びドレイン領
   域として形成され、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域上に、上記第３及び第４の半導体領域間の領域上
   において、上記第２チャンネル型トランジスタのゲート
   絶縁膜を介して上記第２チャンネル型トランジスタのゲ
   ート電極が配されている相補形電界効果トランジスタを
   有する半導体装置において、 上記第２チャンネル型電界効果トランジスタ形成用半導
   体領域が、その上記第２の主面側及び上記第２の主面と
   対向する底面側を除いた領域において、素子分離用絶縁
   領域によって取囲まれ、上記底面側の領域において、第
   １の導電型を有する第１の素子分離用半導体領域によっ
   て覆われ、 上記第１の素子分離用半導体領域及び上記第１チャンネ
   ル型電界効果トランジスタ形成用半導体領域が、上記第
   １の素子分離用半導体領域について、少なくともその上
   記第２チャンネル型電界効果トランジスタ形成用半導体
   領域側とは反対側における関係で、上記第１チャンネル
   型電界効果トランジスタ形成用半導体領域について、少
   なくともその第１の主面と対向する底面側における関係
   で、第２の導電型を有する第２の素子分離用半導体領域
   によつて取囲まれていることを特徴とする相補形電界効
   果トランジスタを有する半導体装置。 【請求項３】 【請求項１】または【請求項２】記載の相補形電界効果
   トランジスタを有する半導体装置において、 上記第１及び第２の素子分離用半導体領域に、第１及び
   第２の電位付与手段がそれぞれ設けられていることを特
   徴とする半導体装置。