JPH0438599Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は自動周波数制御回路に関し、例えばビ
デオテープレコーダ（VTR）の時間軸補正装置
に適用し得るものである。

〔従来の技術〕

VTRの時間軸補正装置においては、テープか
ら再生された再生ビデオ信号に含まれているジツ
タを除去するために、第２図に示すように、デイ
ジタルメモリを有するものが用いられている。

第２図において、再生ビデオ信号VD_IN1はアナ
ログ−デイジタル変換回路１においてデイジタル
データに変換され、再生ビデオ信号VD_IN1に含ま
れているジツタを有する書込クロツクCKWによ
つてデイジタルメモリ２に順次書込まれる。この
メモリ２のデータは安定な所定周期の読出クロツ
クCKRによつて読出されてデイジタル−アナロ
グ変換回路３においてアナログ信号に変換され、
時間軸補正された出力ビデオ信号VD_IN2として送
出される。

再生ビデオ信号VD_IN1をメモリ２に書込む際に
は、再生ビデオ信号VD_IN1のバースト信号に基づ
いて書込クロツク発生回路４において書込クロツ
クCKWを発生し、これをアナログ−デイジタル
変換回路１及びメモリ２に与える。また再生ビデ
オ信号VD_IN1から再生同期信号PBSYNC（再生水
平同期信号PBH及び再生垂直同期信号PBVを含
んでなる）を同期信号分離回路５において抽出し
てアドレス発生回路６に与え、このアドレス発生
回路６において各走査ラインの先頭アドレスを表
す書込アドレス信号ADWをメモリ２に与える。
かくしてメモリ２は書込アドレス信号ADWによ
つて指定されたアドレスを有するメモリエリアか
ら順次各走査ラインに対応するビデオデータを取
込んで行く。

これに対してメモリ２からデータを読出す際に
は、安定な周期をもつ基準同期信号REFSYNC
（基準水平同期信号REFH及び基準垂直同期信号
REFVを含んでなる）に同期した読出クロツク
CKRを読出クロツク発生回路７において発生し
てメモリ２及びデイジタル−アナログ変換回路３
に与える。また基準同期信号REFSYNCを読出
アドレス発生回路６に与え、メモリ２に１ライン
ごとに記憶されているビデオデータをその先頭ア
ドレスを基準水平同期信号REFHのタイミングで
指定することによつて読出すことができるように
なされている。

〔考案が解決しようとする問題点〕

かかる構成の時間軸補正装置において、メモリ
２から１フイールド分の画像データを読出すため
には、メモリ２に書込まれたビデオ信号のうち１
フイールド分のビデオ信号の区切を表す垂直同期
信号を基準にしてデータを読出すようにして、い
わゆるＶ同期をとる必要がある。

そのため第２図の時間軸補正装置においては、
アドレス発生回路６に自動周波数制御回路
（AFC）を設けておき、同期信号分離回路５から
与えられる再生垂直同期信号PBVのタイミング
から再生水平同期信号PBHの数をカウントして
1V区間の間に所定Ｈ数の書込アドレス信号ADW
を発生できるようにAFC回路の発振周波数を制
御するようになされている。

ところがVTRにおいては、巻戻しモードから
早送りモードに亘る広い範囲においてテープから
再生された映像信号を得るようにしたものがあ
り、この種のVTRでは、再生された水平同期信
号の周波数はノーマルモードの場合と比較して
0.5〜1.5倍の範囲で変化するからこれに応動し得
るように、アドレス発生回路６のAFC回路とし
てロツクレンジの広いものを適用する必要があ
る。

かかるロツクレンジが広いAFC回路としては、
PLL（phase locked loop）構成の位相比較器で
あつて周波数比較もできるようにしたIC構成の
ものが提案されている。この構成の位相比較器
は、再生同期信号にドロツプアウトや、ノイズ、
波形ひずみなどが生じても、周波数比較機能が働
くことによつて目的に適応した動作を得ることが
できる。

しかしこの種の時間軸補正装置においては、入
力パルス信号にノイズパルスが混入したときその
影響を受けないように、入力側にゲート回路を設
けておき、PLLループがロツクインするまでの
間はゲートを開いておくが一旦ロツク状態になつ
たら入力パルス信号だけを通すような狭いゲート
幅にゲート回路を絞るようになされ、そのため
PLLループが、大幅な周波数エラーを発生した
状態で位相ロツク動作する（これを疑似ロツクと
呼ぶ）おそれを回避し得ない。

例えば、入力パルス信号にドロツプアウトや、
ノイズが生じてパルスの繰返し周期が不連続にな
つたために、第３図Ａに示す入力パルス信号
PBHの周波数に対して、PLLループにおいて発
生される比較パルス信号CMP（第３図Ｂ）の周波
数が例えば３：２の比率になつたときPLLルー
プがロツク状態に引込まれたとすると、ゲート信
号GAT（第３図Ｃ）は比較パルス信号CMPの立
下りの近傍の範囲にゲート区間を絞る状態にな
る。この状態になると、入力パルス信号PBHと
比較パルス信号CMPとの位相比較動作は、入力
パルス信号PBHについてその立下り３回に１回
の割合、かつ比較パルス信号CMPについてその
立下り２回に１回の割合で実行される。そして他
のパルスはゲート信号GATによつて比較動作に
使われなくなる。

ところが通常PLLループにおいては間欠的に
位相比較を行うために、位相比較をしていない区
間の間は位相エラーを保持するようになされてい
るから、比較パルス信号CMPが入力パルス信号
PBHに追従し切れずに大きい周波数エラーがあ
る第３図Ａ及びＢの状態で、PLLループが疑似
ロツクする。

このような疑似ロツクは、入力パルス信号
PBHの周波数と、比較パルス信号CMPの周波数
との比率が整数対整数になつたとき、発生し得
る。

なお、上述のような擬似ロツクを防ぐ従来の技
術として、入力パルス信号を所定期間カウント
し、このカウント値と基準値とを比較して不一致
の場合に、カウント値と基準値が再び一致するよ
うに位相エラーを補正するようにしたPLLルー
プが知られている。一般に擬似ロツクの状態から
正常の位相ロツク状態に戻る時間は短いことが望
ましが、このPLLループにおいては、入力パル
スをカウントしているため、周波数情報であるカ
ウント値を得るまでに比較的に時間を要し、また
カウント値と基準値の比較結果が不一致の時、直
ちに位相エラーを補正するため、入力パルス信号
にドロツプアウトやノイズなどがあるPLLルー
プの発振周波数が変動し易くなるなどの欠点があ
つた。

本考案は以上の点を考慮してなされたもので、
入力パルス信号のパルス列に不連続が生じて疑似
ロツク状態が発生したとき、正しいロツク動作状
態に高速に補正できるようにしたAFC回路を提
案しようとするものである。

〔問題点を解決するための手段〕

かかる問題点を解決するため本考案において
は、可制御発振回路としてのVCO１４の発振出
力に基づいて比較パルス信号CMPを発生し、こ
の比較パルス信号CMPの位相を位相比較回路１
２において入力パルス信号PBHの位相と比較し、
当該位相エラーに基づいてVCO１４の発振周波
数を入力パルス信号PBHに追従させるように制
御してなる自動周波数制御回路において、VCO
１４の発振出力を入力パルス信号をリセツト信号
として受けるカウンタ２０においてカウントし、
そのカウント値が適正な値であるか否かをカウン
ト比較回路２１において判断し、カウント値が適
正又は不適正になつた回数をそれぞれ多数決論理
回路２３によつてカウントし、不適正の回数が多
数になつたときVCO１４の発振周波数をカウン
ト比較回路２１において適正であると判断できる
値に強制的に補正するようにする。

〔作用〕

入力パルス信号PBHに不連続が発生してその
周波数が変動したためにVCO１４に疑似ロツク
を生じたとき、カウンタ２０のカウント出力Ｎが
下限値N1〜上限値N2から外れると、これをカウ
ント比較回路２１が判定する。多数決論理回路２
３はこのカウント比較回路２１の判定結果に基づ
いてカウント値Ｎが適正範囲N1〜N2から逸脱し
ていない回数が多いときにはVCO１４の発振周
波数をそのままのロツク状態に保持するが、カウ
ント値Ｎが適正範囲N1〜N2を逸脱する回数が多
くなると、これを多数決論理回路２３が判断して
VCO１４の発振周波数を制御し、かくしてカウ
ンタ２０のカウント値Ｎを適正範囲N1〜N2に引
込むようにする。かくしてVCO１４がたとえ疑
似ロツクしたとしても、これを正常なロツク状態
に高速に引込むことができる。

〔実施例〕

以下図面について本考案の一実施例を詳述す
る。第１図は全体としてAFC回路を示し、入力
パルス信号として再生水平同期信号PBHがゲー
ト回路１１を介して位相比較回路１２に入力さ
れ、再生水平同期信号PBHの立下り位相を比較
パルスCMPの立下り位相と比較し、位相エラー
出力S1をローパスフイルタ１３において直流化
して可制御発振回路としての電圧制御型発振器
（VCO）１４に発振周波数制御信号として与えら
れる。

VCO１４は再生水平同期信号PBHの周波数₀
のｎ倍の周波数n₀（ここでｎは10〜1000程度に選
定される）の発振出力S2をカウンタ構成の分周
回路１５において１／ｎに分周し、かくして周波
数₀の周波数出力S3を送出する。この周波数出力
S3は読出アドレス信号ADW（第２図）を発生す
る読出アドレス信号形成回路に供給される。

この周波数出力S3はさらに比較パルス発生回
路１６に供給され、比較パルス発生回路１６はこ
の周波数出力S3に基づいて所定の位相及びパル
ス幅をもつ比較パルスCMPを発生し、これを位
相比較回路１２にフイードバツクする。これと共
に比較パルス発生回路１６は、比較パルス信号
CMPの立下りの前後に所定の位相範囲の間ゲー
ト回路１１を開制御するゲート信号GATを発生
する。実際上比較パルス発生回路１６は所定のク
ロツク周波数でカウント動作するカウンタを有
し、そのカウント内容から比較パルス信号CMP
及びゲート信号GATを形成する。このようにし
てVCO１４を含んで再生水平同期信号PBHに対
するPLL回路構成のAFC回路が形成される。

かかる構成に加えて、VCO１４の発振出力S2
はカウンタ２０にカウント入力として与えられる
と共に、再生水平同期信号PBHがカウンタ２０
に対するリセツト信号として供給され、これによ
りカウンタ２０において再生水平同期信号PBH
が発生された後VCO１４から供給される発振出
力S2の周期数をカウントするようになされてい
る。

カウンタ２０のカウント内容はカウント比較回
路２１に入力され、カウンタ２０のカウント値を
表す出力Ｎが適正範囲の下限値N1及び上限値N2
に対して、 Ｎ≦N₁…… (1) の関係にあるか又は、 N₁＜Ｎ＜N₂…… (2) の関係にあるか又は、 N₂≦Ｎ…… (3) の関係にあるかを表すデータ信号S4をラツチ回
路２２に与える。

ラツチ回路２２には再生水平同期信号PBHが
ラツチ信号として与えられ、これにより再生水平
同期信号PBHが到来したときのカウント比較回
路２１の判定出力データS4をラツチ回路２２に
ラツチする。このラツチ内容を表すラツチ出力
S5は多数決論理回路２３に供給される。

多数決論理回路２３は、再生水平同期信号
PBHを受けてその複数周期例えば４周期に亘つ
て連続的にラツチ回路２２のラツチ出力S5の判
定内容が不適正であつたとき比較パルス発生回路
１６に対して切換制御信号S6を送出する。ここ
で切換制御信号S6は多数決論理回路２３におい
て上述の(2)式の条件が判断されたとき（すなわち
カウント値Ｎが適正範囲N₁〜N₂に入つていると
き）、AFC回路が正常動作をしているものとして
比較パルス発生回路１６から比較パルスCMPを
送出すると共に、ゲート回路１１に対してこれを
開く制御信号GATを送出する。従つてAFC回路
は比較パルスCMPを再生水平同期信号PBHと比
較してその位相エラーに応じてこれを０とするよ
うな発振出力Ｓ２を発生するようにVCO１４を
制御するロツク状態になる。

これに対して多数決論理回路２３が上述の(1)式
又は(3)式の判断をしたときには、切換制御信号
S6によつて比較パルス発生回路１６が制御され
て比較パルスCMPに代えて論理「１」レベル又
は「０」レベルのレベル出力を位相比較回路１２
に送出する。

このとき位相比較回路１２は比較パルス発生回
路１６から与えられるレベル信号が論理「１」レ
ベルのときVCO１４の発振周波数を高めて行く
ような位相エラー出力S1を発生し、また逆に比
較パルス発生回路１６から論理「０」レベルのレ
ベル信号が供給されたときにはVCO１４の発振
周波数を低めて行くような位相エラー出力S1を
発生する。

第１図の構成において、所定周期で連続したパ
ルス列でなる再生水平同期信号PBHが到来して
いるとき、カウンタ２０のカウント出力Ｎの値
は、再生水平同期信号PBHが到来するごとに1H
周期でリセツトされるので、上述の(2)式を満足す
る内容をもち、「適正」を内容とする判定出力デ
ータS4がカウント比較回路２１からラツチ回路
２２にラツチされる。この状態が４周期以上続け
ば多数決論理回路２３は正常であると判断して切
換制御信号S6によつて比較パルス発生回路１６
から比較パルスCMPを発生する状態に制御する。
従つて位相比較回路１２は再生水平同期信号
PBHと比較パルスCMPとの比較結果に基づいて
その位相が一致するような周波数n₀をもつ発振
出力S2をVCO１４から送出させ、かくしてAFC
回路はPLL動作によつて再生水平同期信号PBH
の周波数₀にロツクした状態で動作する。

かかるVCO１４の追従動作は、可変速再生に
よつて再生水平同期信号PBHの周波数が変化し
たときにもパルス列の連続性が得られているので
同様に実行され、これによりVCO１４の発振出
力S2の周波数が再生水平同期信号PBHに追従し
て行くことにより、AFC機能を実現できる。

これに対してドロツプアウトやランダムノイズ
が発生することによつて位相比較回路１２の入力
パルス信号PBHが連続的ではなくなつてVCO１
４が第３図について上述した疑似ロツク状態にな
ると、カウンタ２０のカウント値は適正範囲N1
〜N2に入らなくなつているので、これをカウン
ト比較回路２１が検出してラツチ回路２２にラツ
チする。

このとき多数決論理回路２３は、入力パルス信
号PBHが到来するごとに、ラツチ回路２２にラ
ツチされた判断結果が連続的に「不適正」である
ときこれをカウントとして行き、そのカウント値
が４以上になつたとき、切換制御信号S6によつ
て比較パルス発生回路１６を制御することによ
り、比較パルスCMPに代えて論理「１」レベル
又は論理「０」レベルのレベル信号を位相比較回
路１２に送出する。

このときのVCO１４の発振状態は、入力パル
ス信号PBHの周波数と異なる発振周波数で発振
した状態を保持していること、換言すれば疑似ロ
ツク状態になつていることを意味し、VCO１４
の発振周波数を変更しない限りカウント比較回路
２１における判断結果を適正な範囲に納めること
はできないことを意味している。

位相比較回路１２は、比較パルス発生回路１６
から供給される論理「１」レベル又は論理「０」
レベルのレベル信号に基づいて、VCO１４の発
振周波数を高め又は低めるように制御する位相エ
ラー出力S1を送出する。そこでVCO１４はこれ
に追従して発振周波数を変更することにより、カ
ウンタ２０の内容は変更された後の周波数に基づ
いて修正されて行き、やがてカウント比較回路２
１がカウンタ２０のカウント値Ｎが適正値になつ
たことを判断できる状態になる。

従つて位相比較回路１２は以後VCO１４を再
生水平同期信号PBHに追従させるPLL動作状態
に戻ることになる。

このようにして第１図の構成によれば、入力パ
ルス信号PBHにドロツプアウト又はランダムノ
イズが発生して疑似ロツク状態になつたとき、そ
の状態をカウント比較回路２１によつて判断する
と共に、その発生回数を多数決論理回路２３にお
いて判断するようにし、当該不適正な状態の発生
回数が連続的に４以上になつたときには、これを
確実に検出してVCO１４を適正な発振周波数の
範囲に強制的に高速に補正することができる。

なお上述の実施例においては、多数決論理回路
２３として、「不適正」の発生回数が連続的に４
以上になつたとき判断動作をするように構成した
場合を述べたが、これに限らず要は、「不適正」
の発生回数が「適正」の発生回数に対して所定の
割合になつたとき判断動作するように構成すれば
良い。

なお上述の実施例においては、本考案をVTR
の時間軸補正装置に適用した場合の実施例につい
て述べたが、これに限らず、VTRの他の回路又
はVTR以外の電子機器において、入力パルスに
不連続な現象が生じるようなPLL回路構成の
AFC回路に広く適用し得る。

〔考案の効果〕

以上のように本考案によれば、入力パルス信号
に周期的な連続性が途切れるような現象が生じた
ときに、VCO１４の発振周波数が入力パルス信
号に対して適正であるか否かを判断し、適正でな
いときにはVCO１４の発振周波数を入力パルス
信号に追従させるように強制的に変更制御するよ
うにしたことにより、入力パルス信号に不連続な
現象が生じたときに、VCO１４を疑似ロツクさ
せることなく適正な周波数に確実に高速にロツク
させることができる。

【図面の簡単な説明】

第１図は本考案による自動周波数制御回路の一
実施例を示すブロツク図、第２図はVTRの時間
軸補正装置を示すブロツク図、第３図はその疑似
ロツクの説明に供する信号波形図である。 １１……ゲート回路、１２……位相比較回路、
１３……ローパスフイルタ、１４……VCO、１
５……分周回路、１６……比較パルス発生回路、
２０……カウンタ、２１……カウント比較回路、
２２……ラツチ回路、２３……多数決論理回路。

Claims (1)

1. 【実用新案登録請求の範囲】 可制御発振回路の発振出力に基づいて比較パル
   ス信号を発生し、この比較パルス信号の位相を位
   相比較回路において入力パルス信号の位相と比較
   し、当該位相エラーに基づいて上記可制御発振回
   路の発振周波数を上記入力パルス信号に追従させ
   るように制御すると共に、上記入力パルス信号の
   周波数を判別し、この判別結果に応じて上記可制
   御発振回路の発振周波数を補正するようにしてな
   る自動周波数制御回路において、 上記入力パルス信号をリセツト信号として受け
   て上記可制御発振回路の発振出力をカウントする
   カウンタと、 上記カウンタのカウント値が所定範囲にあるか
   否かを判断し、この判断の結果を出力するカウン
   ト比較回路と、 上記カウント比較回路の上記出力の多数決論理
   を得る多数決論理回路と、 上記多数決論理回路の出力に応じて、上記カウ
   ント比較回路が上記カウント値について上記所定
   範囲にあると判断するように、上記比較パルス信
   号を一方のレベル又は他方のレベルに設定する回
   路と を具えることを特徴とする自動周波数制御回路。