JPH0438566Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、スイツチングアンプのクリツプ防
止回路に関し、大入力時にパルス幅変調信号にク
リツプが生じ、前のパルスが立ち下がらないうち
に次のパルスが連続して入力された場合に、強制
的にパルスを送り込むことにより、クリツプを防
止して、再生波形の欠損を防止するようにしたも
のである。

スイツチングアンプは、第１図に示すように、
入力アナログ信号をパルス幅変調（PWM）回路
１でパルス幅変調（PWM）し、このPWM波の
ハイ、ローそれぞれのレベルで、ドライブ回路
２，３を介して、＋Ｖ、−Ｖの電源に接続されたス
イツチング素子（トランジスタ、FET等）SW
１，SW２をオン、オフすることにより、PWM
信号を増幅して取り出し、これをパルス−アナロ
グ復調回路（ローパス・フイルタ等）４で復調す
ることにより、もとのアナログ信号を増幅した信
号を得て、これで外部に接続されたスピーカ５を
駆動するようにしたものである。

ここで、PWM回路１は、大入力が加わると、
クリツプ状態となつて、前のパルスが立ち下がる
前に次のパルスが発生して、パルスの切れ目がな
くなり、１方のレベル状態を持続する場合があ
る。このような場合、PWM回路１の出力がドタ
イブ回路２，３を介して直接スイツチング素子
SW１，SW２を直結駆動するように構成されて
いれば、一方のレベル状態が持続する間、それに
対応したスイツチング素子（SW１またはSW２）
がオン状態を持続し得るので、パルス−アナログ
復調回路４の出力にも、それに対応したアナログ
出力が得られる。ところが、第１図の例のよう
に、ドライブ回路の入力側（または出力側）に直
流電圧阻子用のコンデンサＣ１，Ｃ２が挿入され
ている場合には、PWM信号が一方のレベル状態
を持続しても、PWM信号の直流成分はコンデン
サＣでカツトされてしまうため、スイツチング素
子SW１，SW２のドライブ信号はすぐに立ち下
がつてしまい、スイツチング素子SW１，SW２
はオフ状態に戻るのでアナログ出力は零となつて
しまう。このため、スイツチング素子SW１，
SW２の出力をパルス−アナログ復調回路４を通
して復調した波形には極めて大きな欠損が生じ
て、外部に接続されたスピーカ５に悪影響を及ぼ
すことがある。

この対策として、従来は、入力信号を予めリミ
ツタでスライスして過大信号の入力を防止してか
ら、PWM回路１に加えることによつて電源電圧
でクリツプしないようにしていたが、このような
方法では電源電圧の変動によりうまく働かなかつ
たり（電源電圧が低下すれば通常時のスライスレ
ベルでもクリツプするおそれがある）、そのため
の電源の余裕をとると、電源利用率が悪くなつた
り、精度がうまくとれないことがあつた。

この考案は上述の点に鑑みてなされたもので、
クリツプが生じた場合でも、出力信号が得られる
ようにしたスイツチングアンプのクリツプ防止回
路を提供しようとするものである。

この考案によれば、PWM信号のパルス間隔が
一定時間以上になつた場合、クリツプ状態である
と判断し、パルスアンプの入力信号を所定時間ご
とに短期間強制的に反転させて、PWM信号が一
方のレベル状態を長時間持続しないようにして、
これによりパルスアンプの出力にパルス信号が得
られるようにして、出力波形の欠損等クリツプ状
態による不都合を解消している。このようなもの
によれば、PWM回路自体でのクリツプ発生防止
を目的とする従来の対策のように、電源電圧の変
動により、うまく働かなかつたり、電源に余裕を
とる必要があつたり、精度がうまくとれないなど
の不都合が生じることがなくなる。

以下、この考案の実施例を添付図面を参照して
説明する。

第２図において、入力端子６には、アナログ信
号が入力される。このアナログ信号はPWM回路
１において、パルス幅変調される。PWM回路１
の出力PWM波は、大入力が加わつた場合などに
クリツプが生じて、一方のレベル状態（ハイレベ
ルまたはローレベル）を持続する場合がある。

PWM回路の出力PWM波は、オア回路８およ
びアンド回路９にそれぞれ入力される。オア回路
８およびアンド回路９の各他方入力端には、パル
ス間隔検出回路１０の出力信号が（オア回路８に
対してはインバータ１１を介して）それぞれ入力
されている。パルス間隔検出回路１０の出力は、
PWM回路１の出力にクリツプが生じていないと
きは、ハイレベルの信号を持続して出力してい
る。したがつて、このとき、オア回路８およびア
ンド回路９は、PWM回路１の出力PWM波をそ
のまま通過させている。

オア回路８の出力は、ドライブ回路２および直
流阻止用のコンデンサＣ１を介してスイツチング
素子SW１をオン、オフする。また、アンド回路
９の出力は、ドライブ回路３および直流阻止用の
コンデンサＣ２を介してスイツチング素子SW２
をオン、オフする。

ドライブ回路２は、オア回路８の出力がハイレ
ベルのときスイツチング素子SW１をオフし、ロ
ーレベルのときこれをオンするように構成されて
いる。また、ドライブ回路３は、アンド回路９の
出力がハイレベルのときスイツチング素子SW２
をオンし、ローレベルのときこれをオフするよう
に構成されている。スイツチング素子SW１，
SW２は＋Ｖ、−Ｖの電源間に接続されている。

したがつて、PWM回路１の出力がハイレベル
のときは、スイツチング素子SW１はオフ、スイ
ツチング素子SW２はオンとなつて、スイツチン
グ素子SW１，SW２の接続点Ｐには、−Ｖの電圧
が得られる。また、PWM回路１の出力がローレ
ベルのときは、スイツチング素子SW１はオン、
スイツチング素子SW２はオフとなつて、点Ｐに
は＋Ｖの電圧が得られる。

点Ｐの電圧はパルス−アナログ復調回路（ロー
パス・フイルタなど）４を介してアナログ信号に
復調されて、出力端１１に導かれ、外部に接続さ
れるスピーカ等に供給される。

ところで、PWM回路１がクリツプ状態となつ
た場合には、ドライブ回路２，３の出力はハイレ
ベル、ローレベルの一方のレベル状態を持続す
る。したがつて、何も手段を講じなければ、クリ
ツプが生じたときコンデンサＣ１，Ｃ２によつて
直流電圧がカツトされてしまい、スイツチング素
子SW１，SW２がともにオフとなつて、点Ｐに
はPWM波に対応した電圧が得られない。そこ
で、第２図の回路では、パルス間隔検出回路１０
において、点Ｐの電圧を検出して、クリツプ状態
を検出し、直流阻止用コンデンサＣ１，Ｃ２を介
してスイツチング素子SW１，SW２の入力信号
を所定時間ごとに短期間強制的に反転させること
によつて、Ｐ点にパルスが得られる。

すなわち、パルス間隔検出回路１０は、通常は
ハイレベルの信号を持続して出力し、点Ｐの電圧
が一定時間一方のレベル状態（＋Ｖまたは−Ｖ）
を持続した場合、クリツプ状態と判断して出力を
ハイレベルからローレベルに切換える。パルス間
隔検出回路１０の出力は前述のようにアンド回路
９に、またインバータ１１を介してオア回路８に
それぞれ加わわつているので、これがローレベル
になると、PWM回路１の出力が遮断されて、オ
ア回路８の出力がハイレベル、アンド回路９の出
力がローレベルになる。したがつてスイツチング
素子SW１，SW２がともにオフとなつて、点Ｐ
のレベルはクリツプにより持続していたレベル状
態（＋Ｖまたは−Ｖ）から０ボルトに変化する。
これにより、パルスが途切れた状態となるので、
続いてパルス間隔検出回路１０は、出力をハイレ
ベルに戻し、PWM回路１の出力がゲート（オア
回路８およびアンド回路９）を通過できる状態と
なる。したがつて、再びスイツチング素子SW
１，SW２のいずれかがオンして、点Ｐの電圧は
０ボルトからすぐに再びもとのレベル（＋Ｖまた
は−Ｖ）に戻る。このとき、まだクリツプ状態が
続いていれば、パルス間隔検出回路１０は設定時
間カウント後再び出力をローレベルにし、オア回
路８およびアンド回路９を動作不能状態にしてス
イツチング素子SW１，SW２をオフして、点Ｐ
の電圧を０ボルトに変化させる。このようにし
て、クリツプ状態が解除されるまで、所定時間ご
とに短期間強制的に入力阻止用コンデンサＣ１ま
たはＣ２に入力信号を反転することにより、この
コンデンサＣ１またはＣ２の出力からパルスが出
力されるようにして、これでスイツチング素子
SW１，SW２をオン、オフすることにより、点
Ｐにパルスが得られるようにしている。すなわ
ち、第２図の回路では、点Ｐの出力をパルス間隔
検出回路１０に入力し、この回路１０の出力をア
ンド回路９およびインバータ１１を介してオア回
路８に入力するループが反転手段に相当する。

第３図は、この考案の詳細な実施例を示したも
のである。この実施例では、ロジツクレベルでイ
ンターフエースしやすいように、ドライブ回路の
手前でパルス幅の検出を行なうようにしている。

第３図において、入力端６に加えられたアナロ
グ信号は、PWM回路１でパルス幅変調されて、
ナンド回路１５に加えられる。ナンド回路１５の
他方入力端にはノア回路１９の出力が加えられて
いる。ノア回路１９は、PWM回路１にクリツプ
が生じてないときはハイレベルの信号を持続して
出力している。したがつて、このときナンド回路
１５は入力PWM波を反転して通過させている。

ナンド回路１５の出力はナンド回路１６および
インバータ１７に加えられる。ナンド回路１６は
他方入力端に前記ノア回路１９の出力を入力して
いる。ノア回路１９の出力は、前述のように、ク
リツプが生じていないときはハイレベルとなつて
いるので、このときナンド回路１６は、ナンド回
路１５の出力を反転して（すなわち、もとの入力
PWM波に戻して）出力する。したがつて、クリ
ツプが生じてないときは、ナンド回路１６および
インバータ１７の出力は、PWM回路１の出力が
ハイレベルのとき、ともにハイレベルとなり、
PWM回路１の出力がローレベルのとき、ともに
ローレベルとなる。

ナンド回路１６の出力はドライブ回路２および
直流阻止用コンデンサＣ１を介してスイツチング
素子SW１をオン、オフする。また、インバータ
１７の出力はドライブ回路３および直流阻止用コ
ンデンサＣ２を介してスイツチング素子SW２を
オン、オフする。ドライブ回路２は、ナンド回路
１６の出力がハイレベルのときスイツチング素子
SW１をオフし、ローレベルのとき、これをオン
するように構成されている。また、ドライブ回路
３は、インバータ１７の出力がハイレベルのとき
スイツチング素子SW２をオンし、ローレベルの
とき、これをオフするように構成されている。

スイツチング素子SW１，SW２は＋Ｖ，−Ｖの
電源間に接続されている。したがつてスイツチン
グ素子SW１，SW２の接続点Ｐには、スイツチ
ング素子SW１がオン、スイツチング素子SW２
がオフで＋Ｖ、スイツチング素子SW１がオフ、
スイツチング素子SW２がオンで−Ｖ、スイツチ
ング素子SW１，SW２がともにオフで０の電圧
がそれぞれ得られる。この接続点Ｐの電圧はパル
ス−アナログ復調回路４を介して復調され、出力
端１１を介して外部に接続されるスピーカ等に供
給される。

前記ナンド回路１６の出力はインバータ１８を
介して時定数回路２０に供給される。また、イン
バータ１７の出力は時定数回路２１に供給され
る。時定数回路２０は抵抗R_cとコンデンサC_cと
ダイオードD_cとで構成され、ナンド回路１６の
出力がローレベルのときR_c，C_cの時定数でコン
デンサC_cを充電し、ナンド回路１６の出力がハイ
レベルとなるとダイオードD_cを介してコンデン
サC_cの電荷を即座に放電する。時定数回路２１も
同様に、抵抗R_bとコンデンサC_bとダイオードD_b
とで構成され、インバータ１７の出力がハイレベ
ルのときR_b，C_bの時定数でコンデンサC_bを充電
し、インバータ１７の出力がローレベルとなる
と、ダイオードD_bを介してコンデンサC_bの電荷
を放電する。時定数回路２０，２１の出力はノア
回路１９にそれぞれ入力される。

ここで、PWM回路１にクリツプを生じていな
いときは、PWM波のパルス幅は短いので、時定
数回路２０，２１は充放電を繰り返し、その出力
はノア回路１９のスレツシヨールドレベルを越え
ることがない。したがつて、このときノア回路１
９の出力はハイレベルの状態を持続し、ナンド回
路１５，１６は動作可能な状態となり、PWM波
に対応してスイツチング素子SW１，SW２がオ
ン、オフされて、点ＰにはPWM波に対応して＋
Ｖ，−Ｖ間を変化する電圧が得られる。なお、こ
の非クリツプ時の第３図の回路の各部の動作を第
４図に示す。

PWM回路１がクリツプ状態となつて、その出
力がハイレベルを持続したときは（スイツチング
素子SW１はオフ、スイツチング素子SW２はオ
ンとなつて、点Ｐは−Ｖとなつている）、ナンド
回路１６およびインバータ１７の出力はともにハ
イレベルを持続する。したがつて、時定数回路２
１のコンデンサC_bが充電されて、所定時間後に
ノア回路１９のスレツシヨールドレベルを越える
と、ノア回路１９は出力をハイレベルからローレ
ベルに切換える。これにより、PWM回路１の出
力はナンド回路１５で遮断されて、ナンド回路１
５の出力はハイレベルに切換わり、インバータ１
７の出力はローレベルとなる。また、ナンド回路
１６の出力はハイレベルの状態をそのまま持続す
る。したがつて、スイツチング素子SW１はオフ
の状態を持続し、スイツチング素子SW２はオン
状態からオフ状態に切換わる。したがつて、点Ｐ
の電圧は−Ｖから０に切換わる。

このとき、インバータ１７の出力がローレベル
となるのに伴つて、時定数回路２１のコンデンサ
C_bはダイオードD_bを介して放電される。また、
時定数回路２０は、ナンド回路１６の出力がハイ
レベルのままなので、放電状態のままである。し
たがつて、ノア回路１９の出力は即座にハイレベ
ルに復帰し、アンド回路１５の出力をローレベル
に戻し、ナンド回路１６およびインバータ１７の
出力をともにハイレベルにして、再びスイツチン
グ素子SW１をオフ、スイツチング素子SW２を
オンして、点Ｐの電圧を０からもとの−Ｖに戻
す。このとき、まだクリツプ状態が続いていれ
ば、時定数回路２１が再び充電されて、所定時間
後にノア回路１９の出力をローレベルにして、ス
イツチング素子SW１，SW２をオフして、点Ｐ
の電圧を一瞬０ボルトに変化させる。このように
して、クリツプ状態が解除されるまで、所定時間
ごとに短期間強制的に直流阻止用コンデンサＣ２
の入力信号が反転され、スイツチング素子SW２
はオフされる。これにより、PWM回路１にクリ
ツプが生じても、点Ｐにはパルスが得られる。な
お、このPWM波がハイレベルにクリツプしたと
きの第３図の回路の各部の動作を第５図に示す。

PWM波がローレベル（スイツチング素子SW
１はオン、スイツチング素子SW２はオフ、点Ｐ
の電圧＋Ｖ）にクリツプしたときは、ナンド回路
１６およびインバータ１７の出力はローレベル状
態を持続するので、時定数回路２０が充電され
る。そして、その出力電圧がノア回路１９のスレ
ツシヨールドレベルを越えると、ノア回路１９は
出力をハイレベルからローレベルに切換える。し
たがつて、ナンド回路１６の出力はローレベルか
らハイレベルに切換わり、インバータ１７の出力
はローレベルのままとなつて、スイツチング素子
SW１，SW２はともにオフとなる。したがつて、
Ｐ点の電圧は＋Ｖから０に変化する。ナンド回路
１６の出力がハイレベルになると、時定数回路２
０は放電されるため、ノア回路１９の出力はハイ
レベルに戻り、ナンド回路１６の出力もローレベ
ルに戻り、スイツチング素子SW１がオン、スイ
ツチング素子SW２はオフとなる。したがつて、
０ボルトに立下がつたＰ点の電圧は即座にもとの
＋Ｖに戻る。このとき、まだクリツプ状態が続い
ていれば、時定数回路２０が再び充電されて、所
定時間後にノア回路１９の出力をローレベルにし
て、Ｐ点の電圧を一瞬０ボルトに変化させる。こ
のようにして、クリツプ状態が解除されるまで、
所定時間ごとに短期間強制的に直流阻止用コンデ
ンサＣ１の入力信号が反転され、スイツチング素
子SW１はオフされる。これにより、PWM波が
ローレベルにクリツプした場合にも、点Ｐにパル
スを得ることができる。なお、このPWM波がロ
ーレベルにクリツプしたときの第３図の回路の各
部の動作を第６図に示す。なお、第３図の回路で
は、ナンド回路１６の出力をインバータ１８を介
して時定数回路２０に入力し、またナンド回路１
５の出力をインバータ１７を介して時定数回路２
１に入力し、これら時定数回路２０，２１の出力
をノア回路１９を介してナンド回路１５，１６に
入力するループが反転手段に相当する。

以上説明したように、この考案によれば、
PWM波にクリツプを生じた場合に、所定時間ご
とに短期間強制的にパルスアンプの入力信号が反
転させて、スイツチングアンプを駆動するように
したので、PWM波にクリツプが生じても、再生
アナログ波形の欠損を最小限に防止することがで
きる。また、PWM回路自体におけるクリツプの
発生防止を目的とする従来のもののように、電源
電圧の変動によりうまく働かなかつたり、電源利
用率が悪くなつたり、精度がうまくとれないなど
の不都合を生じるおそれもなくなる。

【図面の簡単な説明】

第１図はスイツチングアンプの一構成例を示す
ブロツク図、第２図はこの考案の一実施例を示す
回路図、第３図はこの考案の詳細な実施例を示す
回路図、第４図は非クリツプ時の第３図の回路の
動作を示す波形図、第５図はPWM回路１の出力
がハイレベルにクリツプしたときの第３図の回路
の動作を示す波形図、第６図はPWM回路１の出
力がローレベルにクリツプしたときの第３図の回
路の動作を示す波形図である。 １……PWM回路、４……パルス−アナログ復
調回路（ローパス・フイルタ等）、６……入力端
子、１１……出力端子、２０，２１……時定数回
路、SW１，SW２……スイツチング素子、Ｃ１，
Ｃ２……直流阻止用コンデンサ。

Claims (1)

1. 【実用新案登録請求の範囲】 アナログ入力をパルス幅変調し、直流阻止用コ
   ンデンサを介してパルスアンプを駆動し、パルス
   アンプ出力をアナログ信号に復調して取り出すよ
   うにしたスイツチングアンプにおいて、 パルス幅変調回路と復調回路の間の任意の位置
   におけるパルス間隔を検出して、クリツプ状態を
   検出するパルス間隔検出回路と、 クリツプ状態が検出されたとき前記パルスアン
   プの入力信号を所定時間ごとに短期間強制的に反
   転させる反転手段とを具備してなるスイツチング
   アンプのクリツプ防止回路。