JPH0438041A - ロツク検出回路 - Google Patents
ロツク検出回路Info
- Publication number
- JPH0438041A JPH0438041A JP2145593A JP14559390A JPH0438041A JP H0438041 A JPH0438041 A JP H0438041A JP 2145593 A JP2145593 A JP 2145593A JP 14559390 A JP14559390 A JP 14559390A JP H0438041 A JPH0438041 A JP H0438041A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- lock
- phase
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 31
- 230000010354 integration Effects 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A産業上の利用分野
本発明はロック検出回路に関し、例えば位相変調方式の
衛星通信システムに適用して好適なものである。
衛星通信システムに適用して好適なものである。
B発明の概要
本発明は、ロック検出回路において、ロックした後安定
するまでに要する時間を基準にしてロック状態を判定す
ることにより、確実に安定なロック状態を検出すること
ができる。
するまでに要する時間を基準にしてロック状態を判定す
ることにより、確実に安定なロック状態を検出すること
ができる。
C従来の技術
従来、衛星通信システムにおいては、ディジタル信号を
位相変調して伝送するようになされたものがある。
位相変調して伝送するようになされたものがある。
このため受信側においては、全体として位相口ツクルー
プを形成することにより、搬送波に位相ロックした基準
信号を生成し、当該基準信号に基づいて位相変調された
ディジタル信号を復調するようになされている。
プを形成することにより、搬送波に位相ロックした基準
信号を生成し、当該基準信号に基づいて位相変調された
ディジタル信号を復調するようになされている。
すなわち2相位相変調においては、基準信号及び当該基
準信号に対してπ/2だけ位相のずれた第2の基準信号
を、位相変調されたディジタル信号に乗算して第1及び
第2の復調信号(いわゆる1チャンネル信号及びQチャ
ンネル信号でなる)を生成し、当該Iチャンネル信号及
びQチャンネル信号に基づいて、基準信号を位相ロック
させる。
準信号に対してπ/2だけ位相のずれた第2の基準信号
を、位相変調されたディジタル信号に乗算して第1及び
第2の復調信号(いわゆる1チャンネル信号及びQチャ
ンネル信号でなる)を生成し、当該Iチャンネル信号及
びQチャンネル信号に基づいて、基準信号を位相ロック
させる。
このとき第3図に示すように、■チャンネル信号及びQ
チャンネル信号においては、位相ロックしていないとき
はIQ平面上に一様に分布するのに対し、位相ロックす
ると、I軸を中心にして、当該I軸に接近した斜線で示
した領域に分布する。
チャンネル信号においては、位相ロックしていないとき
はIQ平面上に一様に分布するのに対し、位相ロックす
ると、I軸を中心にして、当該I軸に接近した斜線で示
した領域に分布する。
従ってこの関係を利用して、位相がロックしたか否か判
断し、当該判断結果に基づいて基準信号を位相ロックさ
せた後、ループゲインを順次段階的に小さく切り換える
ことにより、最終的に安定な位相ロック状態を得、確実
にディジタル信号を復調するようになされている。
断し、当該判断結果に基づいて基準信号を位相ロックさ
せた後、ループゲインを順次段階的に小さく切り換える
ことにより、最終的に安定な位相ロック状態を得、確実
にディジタル信号を復調するようになされている。
D発明が解決しようとする課題
ところで、このようにIチャンネル信号及びQチャンネ
ル信号の分布を基準にしてロックしたか否か判断すると
、ロックした直後の不安定な状態でループゲイン切り換
える場合がある。
ル信号の分布を基準にしてロックしたか否か判断すると
、ロックした直後の不安定な状態でループゲイン切り換
える場合がある。
この場合、不安定な状態でループゲインを切り換えるこ
とにより、折角引き込んだロック状態がはずれ、改めて
始めの状態からロックし直す必要がある。
とにより、折角引き込んだロック状態がはずれ、改めて
始めの状態からロックし直す必要がある。
本発明は以上の点を考慮してなされたもので、確実に安
定なロック状態を検出することができるロック検出回路
を提案しようとするものである。
定なロック状態を検出することができるロック検出回路
を提案しようとするものである。
8課題を解決するための手段
かかる課題を解決するため本発明においては、第1の基
準信号s osc及び第1の基準信号S oscに対し
てπ/2だけ位相のずれた第2の基準信号5osc+を
、位相変調されたディジタル信号SINに乗算して第1
及び第2の復調信号S1及びSoを生成し、第1及び第
2の復調信号S1及びS、に基づいて、第1の基準信号
s oscを位相変調されたディジタル信号SINの搬
送波に位相ロックさせてディジタル信号S0を復調する
復調回路工において、第1及び第2の復調信号SI及び
Soの比較結果に基づいて、第1及び第2の復調信号S
。
準信号s osc及び第1の基準信号S oscに対し
てπ/2だけ位相のずれた第2の基準信号5osc+を
、位相変調されたディジタル信号SINに乗算して第1
及び第2の復調信号S1及びSoを生成し、第1及び第
2の復調信号S1及びS、に基づいて、第1の基準信号
s oscを位相変調されたディジタル信号SINの搬
送波に位相ロックさせてディジタル信号S0を復調する
復調回路工において、第1及び第2の復調信号SI及び
Soの比較結果に基づいて、第1及び第2の復調信号S
。
及びSQがロック検出領域に位置するときロック検出デ
ータを出力する比較手段22.24.26.28.30
と、ロック検出データを積分する積分手段31.32.
33と査備え、積分手段31.32.33の積分結果が
所定値以上に立ち上がると、ロック検出信号S1゜、を
出力する。
ータを出力する比較手段22.24.26.28.30
と、ロック検出データを積分する積分手段31.32.
33と査備え、積分手段31.32.33の積分結果が
所定値以上に立ち上がると、ロック検出信号S1゜、を
出力する。
F作用
ロック検出データを積分すれば、積分結果に基づいて、
ロックした後安定したか否かを判断することができ安定
した状態でロック検出信号S、。。
ロックした後安定したか否かを判断することができ安定
した状態でロック検出信号S、。。
を得ることができる。
G実施例
以下図面について、本発明の一実施例を詳迷する。
第1図において、1は全体として衛星通信システムの復
調回路を示し、2相位相変調されたディジタル信号を復
調する。
調回路を示し、2相位相変調されたディジタル信号を復
調する。
すなわち復調回路1は、位相変調されたディジタル信号
でなる入力信号SINを、コスタスループ型復調回路2
に与える。
でなる入力信号SINを、コスタスループ型復調回路2
に与える。
コスタスループ型復調回路2は、当該入力信号SINを
乗算回路4及び6に与え、ここで基準信号S Ode及
び当該基準信号S08.に対して位相がπ/2だけ変位
した基準信号S osctとの乗算信号を得、当該基準
信号をローパスフィルタ回路(LPF)8及び10に出
力する。
乗算回路4及び6に与え、ここで基準信号S Ode及
び当該基準信号S08.に対して位相がπ/2だけ変位
した基準信号S osctとの乗算信号を得、当該基準
信号をローパスフィルタ回路(LPF)8及び10に出
力する。
これにより、入力信号SINの搬送波に基準信号s o
scが正常に位相ロックしているとき、ローパスフィル
タ回路8を介してIチャンネル信号Stを得ることがで
き、この実施例においては、■チャンネル信号S1を続
くディジタル信号処理(図示せず)に出力する。
scが正常に位相ロックしているとき、ローパスフィル
タ回路8を介してIチャンネル信号Stを得ることがで
き、この実施例においては、■チャンネル信号S1を続
くディジタル信号処理(図示せず)に出力する。
これに対して、ローパスフィルタ回路10においては、
基準信号S。8.に対して位相がπ/2だけ変位した基
準信号S QICIとの乗算信号が入力されることによ
り、正常に位相ロックしているとき、信号レベルがOレ
ベルのQチャンネル信号S、を得ることができる。
基準信号S。8.に対して位相がπ/2だけ変位した基
準信号S QICIとの乗算信号が入力されることによ
り、正常に位相ロックしているとき、信号レベルがOレ
ベルのQチャンネル信号S、を得ることができる。
乗算回路12は、1チャンネル信号S、及びQチャンネ
ル信号S、の乗算信号を出力する。
ル信号S、の乗算信号を出力する。
ループフィルタ回路14は、2次のフィルタ回路で構成
され、乗算回路12から出力される乗算信号を電圧制御
型発振回路(VCO)16に出力する。
され、乗算回路12から出力される乗算信号を電圧制御
型発振回路(VCO)16に出力する。
これにより電圧制御型発振回路16においては、ループ
フィルタ回路14から出力される制御信号の信号レベル
が0レベルになるように発振周波数が制御され、 入力
信号SINの搬送波に基準信号s oscを位相ロック
させることができる。
フィルタ回路14から出力される制御信号の信号レベル
が0レベルになるように発振周波数が制御され、 入力
信号SINの搬送波に基準信号s oscを位相ロック
させることができる。
これに対してπ/2移相器18は、 基準信号s as
cの位相をπ/2だけシフトさせて基準信号303C1
を生成する。
cの位相をπ/2だけシフトさせて基準信号303C1
を生成する。
さらにこの実施例においては、第2図に示すようにIチ
ャンネル信号S、及びQチャンネルS0をそれぞれI及
びQとおいて、次式 3式%(1) の直線で区切られる領域を設定し、当該直線を境にして
I軸に接近した斜線で示した領域(以下ロック検出領域
と呼ぶ)にIチャンネル信号S、及びQチャンネルS、
が分布するか否かでロックを判定する。
ャンネル信号S、及びQチャンネルS0をそれぞれI及
びQとおいて、次式 3式%(1) の直線で区切られる領域を設定し、当該直線を境にして
I軸に接近した斜線で示した領域(以下ロック検出領域
と呼ぶ)にIチャンネル信号S、及びQチャンネルS、
が分布するか否かでロックを判定する。
このようにすれば、ロックしていないにもかかわらず、
雑音により復調信号S1及びSQの分布が偏った場合で
も、値aを1より小さな値に設定することにより、ロッ
ク検出領域への分布の集中を有効に回避し得、その分ロ
ックの誤判定を有効に回避することができる。
雑音により復調信号S1及びSQの分布が偏った場合で
も、値aを1より小さな値に設定することにより、ロッ
ク検出領域への分布の集中を有効に回避し得、その分ロ
ックの誤判定を有効に回避することができる。
すなわちロック検出回路20は、復調信号S。
を重み付は回路22に与え、ここで復調信号S1を値a
だけ重み付けする。
だけ重み付けする。
さらにロック検出回路20は、重み付けした復調信号S
I及び復調信号SQを加算回路24及び減算回路26に
与え、加算回路24及び減算回路26の出力信号を乗算
回路28で乗算する。
I及び復調信号SQを加算回路24及び減算回路26に
与え、加算回路24及び減算回路26の出力信号を乗算
回路28で乗算する。
これにより乗算回路28を介して、次式3式%)
で表される乗算信号S、を得ることができる。
従って、復調信号S、及びS、が、ロック検出領域に分
布する場合は、次式 %式%) の関係が得られ、乗算信号3つの正負を判定することに
より、ロック検出領域に分布しているか否か判断するこ
とができる。
布する場合は、次式 %式%) の関係が得られ、乗算信号3つの正負を判定することに
より、ロック検出領域に分布しているか否か判断するこ
とができる。
この検出原理に基づいて、2値化回路30は、乗算信号
3やがO又は負の値のとき値−1の出力データを送出す
るのに対し、乗算信号S4が正の値のとき値1の出力デ
ータを送出し、これにより乗夏信号Sイを2値化する。
3やがO又は負の値のとき値−1の出力データを送出す
るのに対し、乗算信号S4が正の値のとき値1の出力デ
ータを送出し、これにより乗夏信号Sイを2値化する。
加算回路31は、リミッタ32、遅延回路33゛と共に
所定範囲で2値化回路30の出力データを積分し、その
積分結果をカウンタ回路34に出力する。
所定範囲で2値化回路30の出力データを積分し、その
積分結果をカウンタ回路34に出力する。
従って、カウンタ回路34においては、基準信号S。3
cがロックしていないとき、負の積分結果が入力される
のに対し、ロックしているとき正の値の積分結果を得る
ことができる。
cがロックしていないとき、負の積分結果が入力される
のに対し、ロックしているとき正の値の積分結果を得る
ことができる。
これによりカウンタ回路34は、積分結果が、所定値以
上の正の値に立ち上がると、ロックしたと判定し、ロッ
ク検出信号S、。。を続(ディジタル信号処理回路に出
力する。
上の正の値に立ち上がると、ロックしたと判定し、ロッ
ク検出信号S、。。を続(ディジタル信号処理回路に出
力する。
ここでコスタスループ型のロック特性は、ループフィル
タ回路14の特性で決まり、ロックして安定な状態に落
ち着くまでの時間は、減衰率ζ及び固有周波数ω、で決
まる。
タ回路14の特性で決まり、ロックして安定な状態に落
ち着くまでの時間は、減衰率ζ及び固有周波数ω、で決
まる。
すなわち、入力抵抗R1、帰澤抵抗R2、R3、積分コ
ンデンサCを用いて、ループゲインK及び値aを、次式 とおくと(k、 、k!は任意の値でなる)、減衰率ζ
及び固有周波数ω3は、次式 従って、ロックした後安定な状態に落ち着くまでの期間
tは、次式 %式%(10) これに対してカウンタ回路34においては、ロックして
いない場合、リミッタ32で制限される負の値に保持さ
れるのに対し、ロックすると、復調された1チャンネル
信号SIの伝送レートRdに応じて負の値から立ち上が
る。
ンデンサCを用いて、ループゲインK及び値aを、次式 とおくと(k、 、k!は任意の値でなる)、減衰率ζ
及び固有周波数ω3は、次式 従って、ロックした後安定な状態に落ち着くまでの期間
tは、次式 %式%(10) これに対してカウンタ回路34においては、ロックして
いない場合、リミッタ32で制限される負の値に保持さ
れるのに対し、ロックすると、復調された1チャンネル
信号SIの伝送レートRdに応じて負の値から立ち上が
る。
すなわち、ディジタル信号が1ビツト復調されるたびに
カウント値がアップカウントされることにより、カウン
タ回路34においては、次式%式% で表される周期Tでカウントアツプされ、リミッタ32
で制限される正の値まで立ち上がる。
カウント値がアップカウントされることにより、カウン
タ回路34においては、次式%式% で表される周期Tでカウントアツプされ、リミッタ32
で制限される正の値まで立ち上がる。
従って、カウンタ回路34を用いて積分結果をカウント
すれば、ロックした後の時間経過を検出することができ
、安定状態に落ち着くまでの時間をカウント値に置き換
えて検出することができる。
すれば、ロックした後の時間経過を検出することができ
、安定状態に落ち着くまでの時間をカウント値に置き換
えて検出することができる。
すなわち、カウンタ回路34のカウントが所定値以上に
立ち上がったとき、ロックしたと判断すれば、ロックし
た後の安定した状態を検出することができる。
立ち上がったとき、ロックしたと判断すれば、ロックし
た後の安定した状態を検出することができる。
従って当該検出結果に基づいて、順次ループフィルタ回
路14の特性を切り換えるようにすれば、ロックした状
態を逃がすことなくループゲインを小さく切り換えるこ
とができる。
路14の特性を切り換えるようにすれば、ロックした状
態を逃がすことなくループゲインを小さく切り換えるこ
とができる。
この検出原理に基づいて、制御回路36は、ロック検出
信号S、。。が立ち上がると、ループフィルタ回路14
に制御信号Setを出力し、ループフィルタ回路14の
利得を切り換える。
信号S、。。が立ち上がると、ループフィルタ回路14
に制御信号Setを出力し、ループフィルタ回路14の
利得を切り換える。
同時に制御回路36は、カウンタ回路34に制御信号S
etを出力し、カウンタ値をリミッタ32で決まる負の
値に初期化する。
etを出力し、カウンタ値をリミッタ32で決まる負の
値に初期化する。
かくして制御回路36においては、ロックした後、安定
状態に落ち看いてループゲインを切り換え得、基準信号
S oseのロックを逃すことなくループゲインを切り
換えることができる。
状態に落ち看いてループゲインを切り換え得、基準信号
S oseのロックを逃すことなくループゲインを切り
換えることができる。
制御回路36は、当該ループゲインの切り換え動作を繰
り返し、これにより所定のループゲインでロック状態に
落ち着くと、続くディジタル信号処理回路に制御信号を
出力し、これにより安定なロック状態でディジタル信号
を処理することができる。
り返し、これにより所定のループゲインでロック状態に
落ち着くと、続くディジタル信号処理回路に制御信号を
出力し、これにより安定なロック状態でディジタル信号
を処理することができる。
かくしてこの実施例において、重み付は回路22、加算
回路24、減算回路26、乗算回路28及び2値化回路
30は、 ■チャンネル信号及びQチャンネル信号で
なる第1及び第2の復調信号SI及びSoの比較結果に
基づいて、第1及び第2の復調信号S、及びSoがロッ
ク検出領域に位置するときロック検出データを出力する
比較手段を構成するのに対し、加算回路31、リミッタ
32及び遅延回路33は、ロック検出データを積分する
積分手段を構成する。
回路24、減算回路26、乗算回路28及び2値化回路
30は、 ■チャンネル信号及びQチャンネル信号で
なる第1及び第2の復調信号SI及びSoの比較結果に
基づいて、第1及び第2の復調信号S、及びSoがロッ
ク検出領域に位置するときロック検出データを出力する
比較手段を構成するのに対し、加算回路31、リミッタ
32及び遅延回路33は、ロック検出データを積分する
積分手段を構成する。
以上の構成において、入力信号SINは乗算回路4及び
6でそれぞれ基準信号S osc及び5O1C+と乗算
されれた後、ローパスフィルタ回路8及び10を介して
出力され、これによりローパスフィルタ回路8を介して
!チャンネル信号S1を得ることができる。
6でそれぞれ基準信号S osc及び5O1C+と乗算
されれた後、ローパスフィルタ回路8及び10を介して
出力され、これによりローパスフィルタ回路8を介して
!チャンネル信号S1を得ることができる。
ローパスフィルタ回路8及び10から出力される■チャ
ンネル信号SI及びQチャンネル信号S。
ンネル信号SI及びQチャンネル信号S。
は、乗算回路12で乗算され、その乗算信号がループフ
ィルタ回路14を介して電圧制御型発振回路16に与え
られ、これにより基準信号s oscをロックさせるこ
とができる。
ィルタ回路14を介して電圧制御型発振回路16に与え
られ、これにより基準信号s oscをロックさせるこ
とができる。
1チャンネル信号Sl及びQチャンネル信号Sllは、
ロック検出回路20において、ロック検出領域に位置す
るか否か判断され、これによりロック状態になると2値
化回路30から順次値1の出力データが出力される。
ロック検出回路20において、ロック検出領域に位置す
るか否か判断され、これによりロック状態になると2値
化回路30から順次値1の出力データが出力される。
これによりカウンタ回路34においては、ロック状態に
なると、リミッタ32で制限される負の値から順次立ち
上がる。
なると、リミッタ32で制限される負の値から順次立ち
上がる。
ロックした後安定な状態に落ち着くと、当該カウント値
が正の所定値に立ち上がることにより、当該安定状態が
検出され、当該検出結果に基づいて、ループゲインが切
り換えられる。
が正の所定値に立ち上がることにより、当該安定状態が
検出され、当該検出結果に基づいて、ループゲインが切
り換えられる。
以上の構成によれば、■チャンネル信号S1及びQチャ
ンネル信号S0がロック領域に位置するとき、カウンタ
回路のカウント値を順次アップカウントして、ロックし
た後安定するまでに要する時間を基準にしてロック状態
を判定したことにより、確実に安定なロック状態を検出
することができる。
ンネル信号S0がロック領域に位置するとき、カウンタ
回路のカウント値を順次アップカウントして、ロックし
た後安定するまでに要する時間を基準にしてロック状態
を判定したことにより、確実に安定なロック状態を検出
することができる。
なお上述の実施例においては、乗算回路28の出力信号
を2値化した場合について述べたが、本発明はこれに限
らず、所望の値で多値化するようにしてもよい。
を2値化した場合について述べたが、本発明はこれに限
らず、所望の値で多値化するようにしてもよい。
さらに上述の実施例においては、衛星通信システムに適
用して2相位相変調されたディジタル信号を復調する場
合について述べたが、本発明は2相位相変調したディジ
タル信号を復調する場合に限らず、4相、8相位相変調
されたディジタル信号を復調する場合、さらには地上通
信の通信システムに適用する場合に広(適用することが
できる。
用して2相位相変調されたディジタル信号を復調する場
合について述べたが、本発明は2相位相変調したディジ
タル信号を復調する場合に限らず、4相、8相位相変調
されたディジタル信号を復調する場合、さらには地上通
信の通信システムに適用する場合に広(適用することが
できる。
H発明の効果
上述のように本発明によれば、ロックするとカウンタ回
路のカウント値を順次アップカウントしてロックした後
安定するまでに要する時間を基準にしてロック状態を判
定したことにより、確実に安定なロック状態を検出し得
るロック検出回路を得ることができる。
路のカウント値を順次アップカウントしてロックした後
安定するまでに要する時間を基準にしてロック状態を判
定したことにより、確実に安定なロック状態を検出し得
るロック検出回路を得ることができる。
第1図は本発明の一実施例による復調回路を示すブロッ
ク図、第2図はその動作の説明に供する路線図、第3図
はロックした状態の説明に供する特性曲線図である。 1・・・・・・復調回路、2・・・・・・コスタスルー
プ型復調回路、4.6.12.28・・・・・・乗算回
路、14・・・・・・ループフィルタ回路、16・・・
・・・電圧制御型発振回路、20・・・・・・ロック検
出回路、22・・・・・・重み付は回路、24.31・
・・・・・加算回路、26・・・・・・減算回路、30
・・・・・・2値化回路、33・・・・・・遅延回路、
34・・・・・・カウンタ回路。 41頷位号O関保 烙2 図 口・ツク状sO桧出 第3図
ク図、第2図はその動作の説明に供する路線図、第3図
はロックした状態の説明に供する特性曲線図である。 1・・・・・・復調回路、2・・・・・・コスタスルー
プ型復調回路、4.6.12.28・・・・・・乗算回
路、14・・・・・・ループフィルタ回路、16・・・
・・・電圧制御型発振回路、20・・・・・・ロック検
出回路、22・・・・・・重み付は回路、24.31・
・・・・・加算回路、26・・・・・・減算回路、30
・・・・・・2値化回路、33・・・・・・遅延回路、
34・・・・・・カウンタ回路。 41頷位号O関保 烙2 図 口・ツク状sO桧出 第3図
Claims (1)
- 【特許請求の範囲】 第1の基準信号及び上記第1の基準信号に対してπ/
2だけ位相のずれた第2の基準信号を、位相変調された
ディジタル信号に乗算して第1及び第2の復調信号を生
成し、上記第1及び第2の復調信号に基づいて、上記第
1の基準信号を上記位相変調されたディジタル信号の搬
送波に位相ロックさせて上記ディジタル信号を復調する
復調回路において、 上記第1及び第2の復調信号の比較結果に基づいて、上
記第1及び第2の復調信号がロック検出領域に位置する
ときロック検出データを出力する比較手段と、 上記ロック検出データを積分する積分手段とを具え、上
記積分手段の積分結果が所定値以上に立ち上がると、ロ
ック検出信号を出力することを特徴とするロック検出回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2145593A JPH0438041A (ja) | 1990-06-04 | 1990-06-04 | ロツク検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2145593A JPH0438041A (ja) | 1990-06-04 | 1990-06-04 | ロツク検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0438041A true JPH0438041A (ja) | 1992-02-07 |
Family
ID=15388670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2145593A Pending JPH0438041A (ja) | 1990-06-04 | 1990-06-04 | ロツク検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0438041A (ja) |
-
1990
- 1990-06-04 JP JP2145593A patent/JPH0438041A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06224799A (ja) | 直接変換受信機 | |
US5861773A (en) | Circuit for detecting the locked condition of PSK or QAM | |
EP0120416B1 (en) | Demodulator with automatic gain control circuit | |
US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
US4105975A (en) | Offset correction circuit for phase detectors | |
US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
EP0634855B1 (en) | Automatic frequency control for direct-conversion FSK receiver | |
KR100323788B1 (ko) | 루프필터및위상동기루프 | |
KR20010003618A (ko) | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 | |
EP0517533B1 (en) | Demodulator for digital modulation signals | |
US5675284A (en) | Frequency lock indicator for FPLL demodulated signal having a pilot | |
JPH0438041A (ja) | ロツク検出回路 | |
JPH01194552A (ja) | 位相誤差信号発生回路配置 | |
JP3029394B2 (ja) | Fsk復調装置 | |
FI97662B (fi) | Menetelmä kantoaallon palauttamiseksi | |
US5881111A (en) | Frequency sweep circuit | |
US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
GB2318229A (en) | Costas loop carrier recovery circuit | |
JP4024069B2 (ja) | Am復調回路 | |
JPH0446439A (ja) | ループフイルタ回路 | |
US8155240B2 (en) | Receiver circuit, application of a first and a second proportional element of a digital PLL structure, and method for receiving a frequency-shift keyed signal | |
JP3356643B2 (ja) | Fsk受信機 | |
SU1713115A1 (ru) | Демодул тор трехпозиционных фазоманипулированных сигналов | |
RU2175463C2 (ru) | Радиоприемник прямого преобразования | |
JPH05167629A (ja) | 疑似ロック検出回路 |