JPH01194552A

JPH01194552A - 位相誤差信号発生回路配置

Info

Publication number: JPH01194552A
Application number: JP63311001A
Authority: JP
Inventors: Robin Sharpe; ロビン　シャープ
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-12-11
Filing date: 1988-12-08
Publication date: 1989-08-04
Also published as: FI885688A; FI885688A0; GB8729016D0; US4859959A; DK683588A; EP0320058A3; EP0320058A2; GB2213662A; DK683588D0

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、多ビットデータシンボルを表わすよう位相変
調された偏移変調信号の復調を行なうコヒーレントデー
タ復調器に関する。

本発明は特に所定搬送周波数の入来偏移変調信号と、前
記搬送周波数と略同一周波数を有する２つの直交位相局
部発生搬送信号の夫々とを別々に乗算することで２つの
直交位相チャンネル信号が発生され、その後ディジタル
データは入来偏移変調信号又は２つのチャンネル信号の
一方のいずれかからデータ偏移の発生を決定することに
より検出される種類のコヒーレント復調器に関する。

データ検出を信頼性あるものにするには、局部発生搬送
信号及び局部発生ボーレートデータクロックの両方が入
来偏移変調信号とコヒーレントな位相関係にあるよう常
時調整される必要がある。

この調整はディジタルフエーズロックトルーブ（ＤＰＬ
Ｌ）を用いて行なわれる。これらの２つの調整には単一
のＤＰＬＬを用いてもよいし、搬送波復元回路及びデー
タ復元回路においてそれぞれ別のＤＰＬＬを用いて行な
ってもよい。　プロシーデインゲス　オプ　ジ　アイイ
ーイーイー第６９巻　第４号、　１９８１年４月の記事
１°ア　サーベイ　オブ　ディジタル　フェーズロック
ドループ」は技術の現状を知るのに有用である。

前記の種類のコヒーレントデータ復調器の構成における
問題として、局部発生搬送信号の位相調整に用いられる
位相検出を、搬送信号に重畳されている位相変調データ
による位相変動から影響を受けないようにするというこ
とがある。この問題は、入来偏移変調信号から搬送信号
の位相を復元するのに別体のＤＰＬＬが用いられる場合
においても生じる。

英国特許出願ＧＢ　８７２９０１７の内容を本願にも取
り入れる。英国特許出願ＧＢ　８７２９０１７において
は、前記の問題を低減するため前記の種類のデータ復調
器において局部発生搬送信号の位相を入来偏移変調信号
の位相にロックする回路配置が記載及びクレームされて
いる。この回路配置は、前記所定搬送周波数の位相変調
偏移信号が供給される入力手段と、２つの位相が直交す
る前記局部発生搬送信号を発生する基準信号発生器手段
と、前記偏移変調信号と前記２つの局部発生搬送信号を
供給されるよう接続され２つの２レベルチャンネル信号
を発生するよう偏移変調信号と前記搬送信号の各々とを
別々に乗算する乗算器手段と、前記２つのチャンネル信
号を供給されるよう接続され各々に対して一方のチャン
ネル信号の各連続する半サイクルにおける各期間中その
期間でのチャンネル信号の２つのレベルの持ｖｃ時間の
差を表わす第１の信号と優位レベルを表わす第２の信号
を発生する測定手段と、前記の第１の信号の両方及び前
記第２の信号の両方を供給されるよう接続され、両チャ
ンネル信号に対する第２の信号が同一の優位レベルを表
わす場合は他方のチャンネル信号に対する第１の信号か
ら一方のチャンネル信号に対する第１の信号を減算する
ことにより、また両ヂヤンネル信号に対する第２の信号
が逆のレベルを表わす場合には前記一方のチャンネル信
号に対する第１の信号から他方のチャンネル信号に対す
る第１の信号を減算することで前記第１の信号の代数和
を表わす誤差信号を発生するロジック手段と、前記誤差
信号を供給されるよう接続され、基準信号発生器手段を
前記誤差信号が・一方の符号の値を有する場合には航記
局部発生搬送信号の位相を進め前記誤差信号が逆の符号
の値を有する場合には前記局部発生搬送信号の位相を遅
らせるようにせしめる位相調整手段とからなる。

本発明の目的は、位相誤差信号を発生するための単純で
効果的な乗算器、測定及びロジック手段の構成を行なう
ことにある。

本発明によれば、所定周波数の受信位相変調偏移信号と
略同一の周波数の局部発生搬送信号との周の位相誤差を
表わす位相誤差信号を発生する回路装置は、それぞれの
第１の入力に矩形波形の受信信号が共通に供給されそれ
ぞれの第２の入力には直交位相を有する矩形波形の前記
局部発生搬送信号がそれぞれ供給されるよう接続される
２つの排他的ＯＲゲートと、それぞれのアップ／ダウン
動作モードが前記２つの排他的ＯＲゲートのそれぞれの
一方の出力信号により１ｉｌＪｉｌｔされ、カウントク
ロックパルス源からのカウンティングパルスを供給され
るよう接続され、２つの局部発生搬送信号の一方の各エ
ツジでリセット信号によりセットされる２つのアップ／
ダウンカウンタからなり、毎リセット直前における各カ
ウンタの計数値は関連するチャンネル信号の２つのレベ
ルの持続時間の差を表わし、胴数値の上が及び下降方向
は前記差の符号を表わし、回路配置はさらに前記位相誤
差信号を発生するよう両カウンタにより発生される計数
値に応ずるロジック手段を有してなる。

本発明の実施例においては好ましくは各カウンタは２進
カウンタであり、０シック手段はカウンタがリセットさ
れる前にカウンタの４数値がそれぞれラッチされる２つ
のラッチ手段からなり、前記ラッチ手段はその計数値を
それぞれ２の補数器を介して２進加算器へ送り、各ラッ
チ手段はラッチされている計数値の符号を表わし、他方
のラッチ手段に付随する補数器に一方はレベルを逆転さ
れて供給される２レベル符号信号をも発生し、補数器は
供給される符号信号がとりうる２つのレベルのうちの一
方のみに応答して動作する１、各符号信号は、関係する
ラッチされた計数の最上位ビットとしうる。

図面を参照するに、第１図に示されるコヒーレントデー
タ復調器は、入来する位相偏移変調信号が供給される入
力端子１を有する。、説明の関係上入来する信号はＤＱ
ＰＳＫ信号、つまりデータストリームのデータビットを
差分コード化することで発生される直角位相偏移変調信
号とする。用いられるコード化は、特に１２００ビット
毎秒のデータストリームに対し伝送されるべきデータス
トリームが２連続ビツト（ダイビット）のシンボルＳに
分割されることを規定するＣＣＩＴＴ勧告Ｖ２２に従う
のが好適である。各シンボルは、次の第１表に示す如く
先行シンボルの位相に対する位相変化としてコード化さ
れる。

第１表００　　　　　　　　　４９０＠１０　　　　　　　　４２７０” １１　　　　　　　　　４１８０’″ 入力喘子１に入来したＤＱＰＳＫ信号は、この入来信号
に等化ベースバンドパルス整形及び遅延等化を行なう受
信フィルタ２に供給される。受信フィルタ２゛は公知の
形式の高次アクチブフィルタである。フィルタ２からの
出力信号は、ＳＳ（＋が矩形波を表わし、φｉ＝θ十ｎ
π／２．ｎ＝ｏ。

１．２．３として略式％式％）で表わされる位相偏移変調信号（１（ｔ）が得られるよ
うリミッタ３により強く制限される。ｎの値はランダム
ＤＱＰＳＫの場合には等しい確かさで起こる。

得られる信号ｑ（む）は２つの排他的ＯＲゲート４及び
５の夫々の第１の入力に供給される。２つの基準信号Ｓ
（【）及びｃ（ｔ）がそれぞれゲート４及び５の第２の
入力へ供給される。これら２つの基準信号は、後述する
如く基準信号発生器により発生され、ｓｓｑ及びｃｓｑ
がそれぞれ局部発生搬送信号の正弦位相及び余弦位相を
有する矩形波を表わすとして、式％式％（２１により表わされる。

リミッタ３から各瞬間に得られる信号ｑ（ｔ）は、信号
が表わすダイビット値に応ずる４つの異なる位相のうち
のいずれか１つを右する。第２図の（ａ）、（ｂ）、（
ｃ）及び（ｄ）に示される波形図は、それぞれこれらの
４つの位相を表わし、第２図の（ｅ）及び（ｆ）に示さ
れる波形は２つの基準信号ｓ　（ｔ）及びｃ　（ｔ）を
表わす。

２つのゲート４及び５は、乗算器として働き、乗粋によ
り発生する２倍周波教戒分を無視すると式％式％）で表わされるチャンネル信号（Ｉ）及び（Ｑ）を発生す
る。ここでθは搬送位相誤差である。第２図の（ｑ）、
（ｈ）、（ｉ）及び（ｊ）の波形図は、チャンネル信号
（１）がとりうる４通りの２レベル形式を示し、（ｋ）
、（之）、（ｍ）及び（ｎ）はチャンネル信号（Ｑ）が
とりうる４通りの２レベル形式を示す。

チャンネル信号の一方のレベルは、場合に応じて信号ｑ
（１）の基準信号ｓ　（ｔ）又はｃ（ｔ）に対する正の
位相差に対応し、他方のレベルは負の位相差に対応ずる
。これらのチャンネル信号（１）及び（Ｑ）は位相誤差
情報を含み、２４００Ｈ７の搬送周波数が用いられる場
合には例えば１５（）ｋＨ７の周波数のカウントパルス
クロック源からのカウンティングパルスＲにより駆動さ
れるアップ／ダウンカウンタ６及び７のアップ／ダウン
制御端子Ｌｌ／Ｄに供給される。クロックパルスは、こ
れらのカウンタの各々のクロック人力ＣＫＲに供給され
る。カウンタ６及び７のそれぞれのリセット人力Ｒ３は
、基準信号５（ｔ）を供給されるよう接続された入力を
有し基準信号５（ｔ）の各エツジに応じてカウンタ６及
び７をリセットするようリセット信号（Ｒ８）を出力に
発生するエツジ検出器８の出力とともに接続される。

入来Ｓ　Ｑ　Ｐ　Ｓ、　Ｋ信号からは、ＤＱＰＳＫ信号
を変調するのに用いられたダイビット値に応じて第２図
の（ａ）、（ｂ）、＜ｃ）及び（ｄ）の波形図で表わさ
れる４つの異なる位相がランダムに継起する信号ｑ（ｔ
）が得られる。それに対応してカウンタ６及び７はアッ
プ／ダウンカウントを行なう。基準信号５（ｔ）の各エ
ツジにおいて、カウンタ６及び７内の数値はエツジ検出
器８からのラップ信号（ＬＳ）に応じラッチ９及び１０
内にラッチされる。任意の時点においてこれらのラッチ
された数値は、信号ｑ（ｔ）の基準信号５（ｔ）及びｃ
（ｔ）に対する位相（周波数）差だけでなく、ＤＱＰＳ
Ｋ信号の直交位相データにもよる。

従って、基準信号を得るための基準信号発生器の位相を
入来ＤＱＰＳＫ信号の位相にロックするよう位相補正す
るのに信号Ｑ　（ｔ）と基準信号５（ｔ）及びｃ（ｔ）
との各瞬間の位相差の測定値としてこれらの数値を直接
用いるのは適切でない。

これらのラッチされた数値は次のように更に処理される
。ラップ９内の数値を表わす信号（Ｘ）及びこの数値の
符号（＋又は−）を表わす信号ｓｇｎ　（ｘ）は、第１
の２の補数回路１１へ供給される。同様にラッチ１０内
の数値を表わす信号（ｙ）及びこの数値の符号（＋又は
−）を表わす信号ｓｏｎ　（ｙ）は、第２の２の補数回
路１２へ供給される。回路１１は信号ＳＱｎ　（Ｖ）に
より＄１　ｔａｌｌされ、回路１２は信Ｑｓａｎ　（ｘ
）により制御される。回路１１及び１２の出力信号（Ｕ
）及び（Ｖ）は、誤差信号（２）が得られるよう加算器
回路１３において加算される。回路１１．１２及び１３
は次のアルゴリズムに従って４ｇ号＜２）を発生する。

（Ｕ）：＝（Ｘ）（ｖ）：＝　（ｙ）（ｘ）くＯならば（ｖ）：＝（−ｙ）（ｙ）＜Ｏならば（ｕ）：＝　（−ｘ）（Ｚ）−（Ｕ）
−（Ｖ）加算器回路１３では実際には減算が行われるから、信号
ｓｏｎ　（ｘ）は２の補数回路１２の制御に際し反転器
１４により反転される。誤差信号（２）は、直交位相（
ｑｕａｄ−ｐｈａｓｅ）データに影響されず２の補数形
式であるという点で直交無感応である。

誤差信号（Ｚ）は、基準信号５（ｔ）およびｃ　（ｔ）
を発生するディジタル基準信号発生器に供給される。

この基準信号発生器は、判定回路１５と、駆動パルスク
ロック源（図示せず）からのクロックパルスＭがクロッ
ク人力ＣＫＭに供給されるよう接続される駆動回路１６
と、回路１６により駆動されるｍ段ジョンソンカウンタ
１７とからなる。判定回路１５は信号（２）に応じて信
号（２）の値がピロでない時に第１の出力信号（２≠０
）を発生する。信号（Ｚ）の符号（十又は−）を表わす
第２の出力信号ｓｇｎ（ｚ）は、加算器回路１３より直
接発生される。第１及び第２の出力信号は駆ｌｌ］＠路
１６に供給される。信号（２）がゼロである場合には第
１及び第２の出力信号はいずれも発生されず、駆動回路
１６は、クロックパルスＭに対応ずる駆動パルスを駆動
入力ＤＩに供給することでカウンタ１７を直接駆動する
ので、基準信号５（ｔ）とｃ　（ｔ）の位相は変化しな
い。信号（２）がゼロでない場合には、出力信号（２？
０）が回路１６の［イネーブル、１人力ＥＮに供給され
、出力信号ｓｇｎ　（ｚ）が回路１６の「追加／削減Ｊ
入力Ａ／Ｄに供給される。その結果駆動回路１６は、カ
ウンタ９に供給される駆動パルスに対し駆動パルスの追
加（ｓｇｎ（ｚ）−＋の場合）又は駆動パルスの削減（
ＳＱｎ　（Ｚ）−一の場合）を行なってカウンタ９に供
給される駆動パルスのレートを変更することで基準信号
Ｓ（し）及びＣ（１）の位相を進めあるいは遅らせる。

符号信号ｓｇｎ（ｘ）及びｓｏｎ　（ｙ）はそれぞれ信
号ｑ（ｔ）の各位相変化についての情報を含む。この情
報は入来信号ＤＱＰＳＫを変調するのに用いられるベー
スバンドデータである。またこのベースバンドデータの
ボーレートは、信号ｓｇｎ　（ｘ）及びｓｏｎ　（ｙ）
の偏移により表わされる。矩形１８で表わされる回路構
成は、信号ｓｇｎ（ｘ）及びＳＱｎ　（Ｖ）を供給され
るよう接続され信号ｓｇｎ（ｘ）及びＳＯｎ　（Ｖ）の
データ偏移を検出して得られるデータ出力信号（ＤＳ）
を発生する。回路構成１８は、差分デ」−ダとビットシ
リアライザとからなり、データクロックパルス発生器１
９よりクロックパルス人力ＣＫＤに供給されるデータク
ロックパルスＤにより駆動される。パルス発生器１９は
、クロックパルスＤを入来データシンボルに位相ロック
するボーレート復元回路を有する。回路構成１８及びブ
ータフ０ツクパルス発生器１９のこれらの回路要素は任
意の公知の種類のものでよい。

ここで開示した内容を読めば、当業者にとって他の変形
は自明である。このような変形はそれ自体としては公知
である他の特徴及びここで述べた特徴の代わりに又はこ
れに付は加えて使用される他の特徴を含む。本出願の特
許請求の範囲においては、種々の特徴の特別な組み合わ
せが明確に述べられているが、本出願によって開示した
範囲にはまた、いずれかの請求項において特許を請求し
たものと同様の発明に関連するか否かに拘らず、又、そ
れが本発明と同様に技術的な問題の幾分か又は全てを解
決するか否かに拘らず、ここで明確に、又は言外に開示
された新規な特徴又は新規な組み合わせ又はその−膜化
又は変形が含まれることを理解すべきである。本出願人
はここで、このような特徴及び／又はこれらの特徴の組
み合わせに基づき、本出願又は本出願に由来する出願の
手続の遊行中に新たな特許請求の範囲を明らかにする可
能性のあることを注記する。

【図面の簡単な説明】

第１図は本発明に従って位相誤差信号を発生する構成を
有するコヒーレントデータ復調器のブロック図、第２図
は波形を説明する図である。１・・・入力端子、２・・・受信フィルタ、３・・・リ
ミッタ、４．５・・・排他的ＯＲゲート、６・・・アッ
プ／ダウンカウンタ、８・・・エツジ検出器、９．１０
・・・ラッチ、１１．１２・・・２の補数回路、１３・
・・加算器。回路、１４・・・反転器、１５・・・判定回路、１６・
・・駆動回路、１７・・・ジョンンンカウンタ、１９・
・・パルス発生器。特許出願人　エヌ・べ−・フィリップスフルーイランベ
ンファブリケン代　理　人　弁理士　伊　東　忠　彦　　、）・′−）同　　　　　弁理士　　松　　浦　　兼　　行　　　　
＼−−−１−′やノ

Claims

【特許請求の範囲】

（１）所定周波数の受信位相変調偏移信号と略同一の周
波数の局部発生搬送信号との間の位相誤差を表わす位相
誤差信号を発生する回路配置であつて、それぞれの第１
の入力に矩形波形の受信信号が共通に供給されそれぞれ
の第２の入力には直交位相を有する矩形波形の該局部発
生搬送信号がそれぞれ供給されるよう接続される２つの
排他的ＯＲゲートと、それぞれアップ／ダウン動作モー
ドが該２つの排他的ＯＲゲートのそれぞれの一方の出力
信号により制御され、カウントクロックパルス源からの
カウンティングパルスを供給されるよう接続され、２つ
の局部発生搬送信号の一方の各エッジでリセット信号に
よりリセットされる２つのアップ／ダウンカウンタとか
らなり、毎リセット直前における各カウンタの計数値は
関連するチャンネル信号の２つのレベルの持続時間の差
を表わし、計数値の方向は該差の符号を表わし、回路配
置はさらに該移相誤差信号を発生するよう両カウンタに
より発生される計数値に応ずるロジック手段を有してな
ることを特徴とする位相誤差信号発生回路配置。
（２）各該カウンタは２進カウンタであり、ロジック手
段はカウンタがリセットされる前にカウンタの計数値が
それぞれラッチされる２つのラッチ手段からなり、該ラ
ッチ手段はその計数値をそれぞれ２の補数器を介して２
進加算器へ送り、各ラッチ手段はラッチされている１数
値の符号を表わし、他方のラッチ手段に付随する２の補
数器に、一方はレベルを逆転されて供給される２レベル
符号信号をも発生し、２の補数器は供給される符号信号
がとりうる２つのレベルのうちの一方のみに応答して動
作することを特徴とする請求項１記載の位相誤差信号発
生回路配置。
（３）各符号信号は、関係するラッチされた計数の最上
位ビットであることを特徴とする請求項２記載の位相誤
差信号発生回路配置。
（４）添付図面を参照して本明細書において説明された
位相誤差信号発生回路配置。
（５）請求項１乃至４のいずれか一項記載の回路配置を
用いるコヒーレントデータ復調器。