JPH0438015A - 位相調整回路 - Google Patents
位相調整回路Info
- Publication number
- JPH0438015A JPH0438015A JP2145742A JP14574290A JPH0438015A JP H0438015 A JPH0438015 A JP H0438015A JP 2145742 A JP2145742 A JP 2145742A JP 14574290 A JP14574290 A JP 14574290A JP H0438015 A JPH0438015 A JP H0438015A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相調整回路、特に与えられた入力信号の位相
に対して所望の位相差を持つ出方信号を発生させるため
の位相調整回路に関する。
に対して所望の位相差を持つ出方信号を発生させるため
の位相調整回路に関する。
従来の位相調整回路の構成例を第３図に示す。
同図において、時限回路３１は入力信号の立ち上がりエ
ツジで動作し、外部から与えられる制御信号ｙによって
定まる時定数ＴＨのパルスを発生する。電圧制御発振器
３３は、位相比較回路３２がら与えられる電圧に比例し
て周波数を増減した信号を発生する６分周回路３４は、
電圧制御発振器３３の圧力信号を分周している。位相比
較回路３２は、時限回路３１の出力信号と分周回路３４
の出力信号との位相を比較して、その位相差に応じた電
圧を発生し、電圧制御発振器３３に送出する。すなわち
、分周回路３４の出力信号の位相が時限回路３１の出力
信号の位相より遅れた場合には、位相比較回路３４は電
圧制御発振器３３の出力に周波数を増大させるような制
御電圧を発生し、その逆の場合には、周波数を減少させ
るような制御電圧を発生する。このような構成により、
時限回路３１の出力信号と分周回路３４の出力信号との
位相差が無くなるように制御される。
ツジで動作し、外部から与えられる制御信号ｙによって
定まる時定数ＴＨのパルスを発生する。電圧制御発振器
３３は、位相比較回路３２がら与えられる電圧に比例し
て周波数を増減した信号を発生する６分周回路３４は、
電圧制御発振器３３の圧力信号を分周している。位相比
較回路３２は、時限回路３１の出力信号と分周回路３４
の出力信号との位相を比較して、その位相差に応じた電
圧を発生し、電圧制御発振器３３に送出する。すなわち
、分周回路３４の出力信号の位相が時限回路３１の出力
信号の位相より遅れた場合には、位相比較回路３４は電
圧制御発振器３３の出力に周波数を増大させるような制
御電圧を発生し、その逆の場合には、周波数を減少させ
るような制御電圧を発生する。このような構成により、
時限回路３１の出力信号と分周回路３４の出力信号との
位相差が無くなるように制御される。
第４図に例示するごとく、入力信号（信号で）の立ち下
がり位相をφＯ１時限回路３１の出力信号（信号ｇ）の
立ち下がり位相をφとすると、分周回路３４の出力信号
（信号ｉ）の位相はφに一致するように制御されるので
、定常状態では、入力信号と出力信号とに位相差α（＝
１φＯ−φ１）が現れる。時限回路３１に入力される制
御信号（信号ｙ）により位相φを設定することにより、
入力信号に対して所望の位相差を有する出力信号を得る
ことができる。
がり位相をφＯ１時限回路３１の出力信号（信号ｇ）の
立ち下がり位相をφとすると、分周回路３４の出力信号
（信号ｉ）の位相はφに一致するように制御されるので
、定常状態では、入力信号と出力信号とに位相差α（＝
１φＯ−φ１）が現れる。時限回路３１に入力される制
御信号（信号ｙ）により位相φを設定することにより、
入力信号に対して所望の位相差を有する出力信号を得る
ことができる。
上述の従来の位相調整回路では、時限回路３１には一般
にモノマルチバイブレータが用いられるが、モノマルチ
バイブレータの時定数は抵抗、コンデンサの値によって
決定されるため、その時定数の値にばらつきや変動が生
じる。従来回路ではモノマルチバイブレータの出力信号
をそのまま位相比較回路３２に入力しているため、電圧
制御発振器３３の出力位相が安定化しにくいという欠点
がある。さらに、位相差をＯとする制御信号を発生する
ときの抵抗、コンデンサの値ＲＯ，ＣＯとして、位相差
をαにするときの抵抗、コンデンサの値をＲα、Ｃαと
すると、入力信号の周期Ｔに比べて非常に小さい位相差
αを必要とする場合には、そのために必要な抵抗、コン
デンサの値の差分ＩＲα−Ｒｏｔ、ＩＣα−ＣｏｔがＲ
ＯｌＣＯに比べて非常に小さくなり、調整が困難になっ
てしまうという欠点もある。
にモノマルチバイブレータが用いられるが、モノマルチ
バイブレータの時定数は抵抗、コンデンサの値によって
決定されるため、その時定数の値にばらつきや変動が生
じる。従来回路ではモノマルチバイブレータの出力信号
をそのまま位相比較回路３２に入力しているため、電圧
制御発振器３３の出力位相が安定化しにくいという欠点
がある。さらに、位相差をＯとする制御信号を発生する
ときの抵抗、コンデンサの値ＲＯ，ＣＯとして、位相差
をαにするときの抵抗、コンデンサの値をＲα、Ｃαと
すると、入力信号の周期Ｔに比べて非常に小さい位相差
αを必要とする場合には、そのために必要な抵抗、コン
デンサの値の差分ＩＲα−Ｒｏｔ、ＩＣα−ＣｏｔがＲ
ＯｌＣＯに比べて非常に小さくなり、調整が困難になっ
てしまうという欠点もある。
本発明の位相調整回路は、制御電圧に応じて出力周波数
を増減する電圧制御発振器と、前記電圧制御発振器の出
力信号を分周する第１の分周回路と、前記第１の分周回
路の出力信号により起動され外部から与えられる制御信
号に応じた時間幅のパルスを発生する時限回路と、前記
時限回路の出力信号を分周する第２の分周回路と、前記
第２の分周回路の出力信号と与えられた入力クロック信
号との位相を比較し両者の位相差に応じた電圧信号を前
記制御電圧として前記電圧制御発振器に送出する位相比
較回路とを有している。
を増減する電圧制御発振器と、前記電圧制御発振器の出
力信号を分周する第１の分周回路と、前記第１の分周回
路の出力信号により起動され外部から与えられる制御信
号に応じた時間幅のパルスを発生する時限回路と、前記
時限回路の出力信号を分周する第２の分周回路と、前記
第２の分周回路の出力信号と与えられた入力クロック信
号との位相を比較し両者の位相差に応じた電圧信号を前
記制御電圧として前記電圧制御発振器に送出する位相比
較回路とを有している。
次に本発明について図面を用いて説明する。
第１図に本発明の一実施例の回路図を示す。同図におい
て、参照番号１１は位相比較回路、１２は電圧制御発振
器、１３は分周回路、１４は時限回路、１５は分周回路
を、それぞれ示す、入力信号をｆ（Ｈｚ）、電圧制御発
振器１２の出力周波数をＦＯ（Ｈｚ）、分周回路１３．
１５がそれぞれ１／／Ｎ、１／Ｍの分周を行うとすると
、位相比較器１１の両入力周波数を同一にするため、ｆ
＝Ｆｏ／ （ＮＸＭ） の関係になるように、Ｎ、Ｍを設定する。
て、参照番号１１は位相比較回路、１２は電圧制御発振
器、１３は分周回路、１４は時限回路、１５は分周回路
を、それぞれ示す、入力信号をｆ（Ｈｚ）、電圧制御発
振器１２の出力周波数をＦＯ（Ｈｚ）、分周回路１３．
１５がそれぞれ１／／Ｎ、１／Ｍの分周を行うとすると
、位相比較器１１の両入力周波数を同一にするため、ｆ
＝Ｆｏ／ （ＮＸＭ） の関係になるように、Ｎ、Ｍを設定する。
第２図は本実施例において、ｆ＝１．ＦＯ＝８、分周回
路１３が２分周を行い、分周回路１５が４分周を行う場
合の各部のタイムチャートを示したものである０分周回
路１３で２分周をされた信号Ｃのパルス幅が増大して位
相が変化するように、制御信号Ｘを与えて時限回路１４
の出力信号を調整すると、次の分周回路１５の出力信号
ｅのパルス立下り位相が図中のα分だけ変化する。位相
比較回路１１は、分周回路２の出力信号ｅと入力信号ａ
との位相差が０となるように、制御電圧を電圧制御発振
器１２に送出するので、結局、入力信号ａと電圧制御発
振器１２の出力信号すとにα分の定常位相差が現れるこ
とになる。一般に時限回路１４にはモノマルチバイブレ
ータが用いられ、その出力パルスの時定数ＴＨは、抵抗
、コンデンサを変化させて制御信号を調整することによ
り、任意に設定可能である。入力信号の周期に比べて所
要定常位相差αがかなり小さい場合にも、２つの分周回
路１３．１５の分周比を適当に選ぶことにより、時定数
ＴＨに対するαの比率を大きく設定できるので、制御信
号を決定する抵抗、コンデンサの値を調整するのが従来
回路の場合よりも容易になる。
路１３が２分周を行い、分周回路１５が４分周を行う場
合の各部のタイムチャートを示したものである０分周回
路１３で２分周をされた信号Ｃのパルス幅が増大して位
相が変化するように、制御信号Ｘを与えて時限回路１４
の出力信号を調整すると、次の分周回路１５の出力信号
ｅのパルス立下り位相が図中のα分だけ変化する。位相
比較回路１１は、分周回路２の出力信号ｅと入力信号ａ
との位相差が０となるように、制御電圧を電圧制御発振
器１２に送出するので、結局、入力信号ａと電圧制御発
振器１２の出力信号すとにα分の定常位相差が現れるこ
とになる。一般に時限回路１４にはモノマルチバイブレ
ータが用いられ、その出力パルスの時定数ＴＨは、抵抗
、コンデンサを変化させて制御信号を調整することによ
り、任意に設定可能である。入力信号の周期に比べて所
要定常位相差αがかなり小さい場合にも、２つの分周回
路１３．１５の分周比を適当に選ぶことにより、時定数
ＴＨに対するαの比率を大きく設定できるので、制御信
号を決定する抵抗、コンデンサの値を調整するのが従来
回路の場合よりも容易になる。
以上説明したように本発明によれば、位相差制御用の抵
抗、コンデンサの調整を従来回路よりも容易にすること
ができる。さらに時限回路の出力信号を再分周している
ので、時限回路の出力信号のばらつきや変動を平準化で
きる。
抗、コンデンサの調整を従来回路よりも容易にすること
ができる。さらに時限回路の出力信号を再分周している
ので、時限回路の出力信号のばらつきや変動を平準化で
きる。
第１図は本発明の実施例の回路図、第２図は本発明の実
施例のタイムチャート、第３図は従来の位相調整回路の
回路図、第４図は従来の位相調整回路のタイムチャート
である。 １１．３２・・・位相比較回路、１２．３３・・・電圧
制御発振器、１３，１５．３４・・・分周回路、１４．
３１・・・時限回路。
施例のタイムチャート、第３図は従来の位相調整回路の
回路図、第４図は従来の位相調整回路のタイムチャート
である。 １１．３２・・・位相比較回路、１２．３３・・・電圧
制御発振器、１３，１５．３４・・・分周回路、１４．
３１・・・時限回路。
Claims (1)
- 制御電圧に応じて出力周波数を増減する電圧制御発振
器と、前記電圧制御発振器の出力信号を分周する第１の
分周回路と、前記第１の分周回路の出力信号により起動
され外部から与えられる制御信号に応じた時間幅のパル
スを発生する時限回路と、前記時限回路の出力信号を分
周する第２の分周回路と、前記第２の分周回路の出力信
号と与えられた入力クロック信号との位相を比較し両者
の位相差に応じた電圧信号を前記制御電圧として前記電
圧制御発振器に送出する位相比較回路とを有しているこ
とを特徴とする位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145742A JPH0438015A (ja) | 1990-06-04 | 1990-06-04 | 位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145742A JPH0438015A (ja) | 1990-06-04 | 1990-06-04 | 位相調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438015A true JPH0438015A (ja) | 1992-02-07 |
Family
ID=15392101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145742A Pending JPH0438015A (ja) | 1990-06-04 | 1990-06-04 | 位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438015A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295517A (ja) * | 1986-06-14 | 1987-12-22 | Fujitsu Ltd | 同期発振回路 |
-
1990
- 1990-06-04 JP JP2145742A patent/JPH0438015A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295517A (ja) * | 1986-06-14 | 1987-12-22 | Fujitsu Ltd | 同期発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| KR870011522A (ko) | 클럭 제어 회로 | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JPH0438015A (ja) | 位相調整回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH04268841A (ja) | 相互同期装置 | |
| JP3239945B2 (ja) | クロック切替調整方法及び回路 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JP2536018B2 (ja) | 周波数シンセサイザ回路 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JPH0298215A (ja) | クロック形成回路 | |
| JPS6327477Y2 (ja) | ||
| JPH07321619A (ja) | パルス信号発生器 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JPH06268513A (ja) | Ｐｌｌ回路 |