JPH0437823A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH0437823A
JPH0437823A JP2146857A JP14685790A JPH0437823A JP H0437823 A JPH0437823 A JP H0437823A JP 2146857 A JP2146857 A JP 2146857A JP 14685790 A JP14685790 A JP 14685790A JP H0437823 A JPH0437823 A JP H0437823A
Authority
JP
Japan
Prior art keywords
electrode
picture element
gate bus
branch line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2146857A
Other languages
Japanese (ja)
Other versions
JPH07122720B2 (en
Inventor
Ken Kanamori
金森 謙
Mikio Katayama
幹雄 片山
Kiyoshi Nakazawa
中沢 清
Hidenori Otokoto
音琴 秀則
Kozo Yano
耕三 矢野
Manabu Takahama
高濱 学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14685790A priority Critical patent/JPH07122720B2/en
Priority to US07/656,845 priority patent/US5335102A/en
Priority to EP91301303A priority patent/EP0456338B1/en
Priority to DE69133246T priority patent/DE69133246T2/en
Priority to EP96200206A priority patent/EP0717303B1/en
Priority to DE69122162T priority patent/DE69122162T2/en
Priority to KR1019910005675A priority patent/KR0149447B1/en
Publication of JPH0437823A publication Critical patent/JPH0437823A/en
Publication of JPH07122720B2 publication Critical patent/JPH07122720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To produce a display device with high yield and to reduce production cost by correcting a picture element defect so as to make it quiet in a state capable of easily detecting it. CONSTITUTION:When a picture element defect is generated, an area 51 is irradiated with optical energy and a gate bus extension 22 is disconnected and electrically insulated from a gate bus wire 21. When areas 52, 53, i.e. parts shown by arrows 26, 27, are irradiated with laser beams, a source electrode 32 is electrically connected to a gate electrode 25 in the area 52 and a drain electrode 33 is electrically connected to the electrode 25 in the area 53, so that both electrodes 32, 33 are electrically connected with each other through the electrode 25. Since the signal from a source bus wire 23 is always impressed to a picture element electrode 41 to be connected to a TFT 31 corrected by said procedure, the TFT 31 is not normally functioned. However, a picture element displayed by the electrode 41 is displayed corresponding to the effective value of the signal to be impressed to a wire 23, so that the picture element is not displayed as a complete luminescent point or a black point and is displayed with the average brightness of picture elements arranged along the wire 23 as a picture element defect which can not be easily discriminated.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表示用絵素電極にスイッチング素子を介して
駆動信号を印加することにより、表示を実行する表示装
置に関し、特に絵素電極をマトリクス状に配列して高密
度表示を行うアクティブマトリクス駆動方式の表示装置
に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a display device that performs display by applying a drive signal to a display pixel electrode via a switching element, and particularly relates to a display device that performs display by applying a drive signal to a display pixel electrode via a switching element. The present invention relates to an active matrix drive type display device that is arranged in a matrix and performs high-density display.

(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、これらの電極の間に介在す
る液晶等の表示媒体の光学的変調が行われる。この光学
的変調が表示パターンとして視認される。絵素電極の駆
動方式として、個々の独立した絵素電極を配列し、この
絵素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。絵
素電極を選択駆動するスイッチング素子としては、TP
T(薄膜トランジスタ)素子、MIM (金属−絶縁層
−金属)素子、MOSトランジスタ素子、ダイオード、
バリスタ等が一般的に知られている。アクティブマトリ
クス駆動方式は、高コントラストの表示が可能であり、
液晶テレビジ謬ン、ワードプロセッサ、コンピュータの
端末表示装置等に実用化されている。
(Prior Art) Conventionally, in liquid crystal display devices, EL display devices, plasma display devices, etc., display patterns are formed on the screen by selectively driving pixel electrodes arranged in a matrix. . A voltage is applied between a selected picture element electrode and a counter electrode facing the selected picture element electrode, and optical modulation of a display medium such as a liquid crystal interposed between these electrodes is performed. This optical modulation is visually recognized as a display pattern. As a method for driving picture element electrodes, an active matrix driving method is known in which individual independent picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes and driven. As a switching element for selectively driving the picture element electrode, TP
T (thin film transistor) element, MIM (metal-insulating layer-metal) element, MOS transistor element, diode,
Barista etc. are generally known. The active matrix drive method allows for high contrast display.
It has been put to practical use in LCD televisions, word processors, computer terminal display devices, etc.

第8図及び第9図に従来のアクティブマトリクス型表示
装置に用いられるアクティブマトリクス基板の平面図を
示す。第8図の基板は、互いに平行に配列されたゲート
バス配線21と、ゲートバス配線21に直交して設けら
れたソースバス配線23を備えている。2本のゲートバ
ス配線21及び2本のソースバス配@23に囲まれた矩
形の各領域には、絵素電極41が配されている。ゲート
バス配線21とソースバス配線23との交差部近傍のゲ
ートバス配線21上には、スイッチング素子として機能
するTPT31が形成されている。
FIGS. 8 and 9 show plan views of active matrix substrates used in conventional active matrix display devices. The substrate in FIG. 8 includes gate bus lines 21 arranged parallel to each other and source bus lines 23 arranged orthogonally to the gate bus lines 21. A picture element electrode 41 is arranged in each rectangular region surrounded by two gate bus lines 21 and two source bus lines @23. A TPT 31 functioning as a switching element is formed on the gate bus line 21 near the intersection of the gate bus line 21 and the source bus line 23.

ゲートバス配線21の一部がTPT31のゲート電極と
して機能している。TPT31のドレイン電極は絵素電
極41に電気的に接続されている。
A part of the gate bus wiring 21 functions as a gate electrode of the TPT 31. A drain electrode of the TPT 31 is electrically connected to the picture element electrode 41.

TPT31のソース電極には、ソースバス配線23から
分岐した支線が接続されている。
A branch line branched from the source bus wiring 23 is connected to the source electrode of the TPT 31 .

第9図の一クチイブマトリクス基板は、第8図の基板と
同様であるが、TPT31付近の構成が異なる。即ち、
TFT3iはゲートバス配線21から分岐したゲートバ
ス支線22上に形成されている。ゲートバス支線22の
一部がTPT31のゲート電極として機能している。
The one-chip matrix substrate in FIG. 9 is similar to the substrate in FIG. 8, but the structure around the TPT 31 is different. That is,
The TFT 3i is formed on a gate bus branch line 22 branched from the gate bus wiring 21. A part of the gate bus branch line 22 functions as a gate electrode of the TPT 31.

(発明が解決しようとする課題) このような表示装置を用いて高密度の表示を行う場合、
非常に多数の絵素電極41とTPT31とを配列するこ
とが必要となる。ところが、TPT31は基板上に作製
した時点で動作不良素子として形成されることがある。
(Problem to be solved by the invention) When performing high-density display using such a display device,
It is necessary to arrange a very large number of picture element electrodes 41 and TPTs 31. However, the TPT 31 may be formed as a malfunctioning element at the time of fabrication on the substrate.

このような不良素子に連結された絵素電極は、表示に寄
与しない点欠陥を生ずる。点欠陥は表示装置の画像品位
を著しく損ない、製品の歩留りを大きく低下させる。
A picture element electrode connected to such a defective element produces point defects that do not contribute to display. Point defects significantly impair the image quality of display devices and greatly reduce product yield.

点欠陥の主な原因は、大別すると2種類ある。There are two main causes of point defects.

1つは走査信号によって絵素電極が選択されている時間
内に、絵素電極に十分な充電が行われないために起こる
不良(以下では「オン不良」と称す)である。他の1つ
は、充電された絵素電極の電荷が非選択時間内に漏洩し
てしまう不良(以下では「オフ不良」と称す)である。
One is a defect (hereinafter referred to as "ON defect") that occurs because the picture element electrode is not sufficiently charged during the time when the picture element electrode is selected by the scanning signal. The other one is a defect in which the charge of the charged picture element electrode leaks during a non-selection time (hereinafter referred to as an "off defect").

オン不良はTPTの不良に起因する。オフ不良はTPT
を介する電気的漏洩によって生ずる場合と、絵素電極と
バス配線との間の電気的漏洩によって生じる場合とがあ
る。何れの不良が生じても、絵素電極と対向電極との間
に必要な電圧が印加されないため、点欠陥を生じること
になる。このような不良が生じると、絵素電極と対向電
極との間に印加される電圧が0■のときに光の透過率が
最大となるノーマリホワイトモードでは輝点として現れ
、該電圧が0■のときに光の透過率が最低となるノーマ
リブラックモードでは黒点として現れる。
The ON failure is caused by a TPT failure. Off failure is TPT
In some cases, this is caused by electrical leakage between the picture element electrode and the bus wiring, and in other cases, it is caused by electrical leakage between the picture element electrode and the bus wiring. No matter which defect occurs, a point defect will occur because a necessary voltage is not applied between the picture element electrode and the counter electrode. If such a defect occurs, it will appear as a bright spot in the normally white mode in which the light transmittance is maximum when the voltage applied between the picture element electrode and the counter electrode is 0; In the normally black mode, where the light transmittance is at its lowest in case (2), it appears as a black dot.

このような欠陥は、レーザトリミング等を行うことによ
り修正し得る。しかし、この欠陥修正は、表示装置を組
み立てる前のアクティブマトリクス基板の段階で行われ
なければならない。絵素欠陥を表示装置として組み立て
た後に検出することは容易であるが、絵素欠陥をアクテ
ィブマトリクス基板の段階で検出することは極めて困難
である。
Such defects can be corrected by laser trimming or the like. However, this defect correction must be performed at the active matrix substrate stage before the display device is assembled. Although it is easy to detect pixel defects after the display device is assembled, it is extremely difficult to detect pixel defects at the active matrix substrate stage.

特に絵素数が10万個〜50万個以上もある大型表示装
置に用いられる基板に於て、全ての絵素電極の電気的特
性を検出して不良TPTを発見するには、極めて高精度
の測定機器等を使用しなければならない。このため、検
査工程が繁雑となり、量産性が阻害される。従って、コ
スト高になるという結果を招く。このような理由で、絵
素数の多い大型表示装置では、上述のレーザ光を用いた
基板の状態での絵素欠陥の修正を行なうことができない
というのが実情である。
In particular, in substrates used in large display devices with 100,000 to 500,000 or more picture elements, extremely high precision is required to detect the electrical characteristics of all picture element electrodes and discover defective TPTs. Measuring equipment, etc. must be used. Therefore, the inspection process becomes complicated and mass productivity is hindered. This results in increased costs. For these reasons, the reality is that in large display devices with a large number of picture elements, it is not possible to correct pixel defects in the substrate using the above-mentioned laser beam.

本発明はこのような問題点を解決するものであり、本発
明の目的は、絵素欠陥が生じても、表示装置を組み立て
た状態で該欠陥を目立たないように修正し得るアクティ
ブマトリクス型表示装置を提供することである。
The present invention solves these problems, and an object of the present invention is to provide an active matrix display in which even if a pixel defect occurs, the defect can be corrected unnoticeably while the display device is assembled. The purpose is to provide equipment.

(!!I題を解決するための手段) 本発明のアクティブマトリクス型表示装置は、少なくと
も一方が透光性を有する一対の絶縁性基板と、該一対の
基板の何れか一方の基板上に配線された走査線と、該走
査線から分岐した走査支線と、該走査支線の先端部に形
成されたスイッチング素子と、該スイッチング素子に接
続された絵素電極と、を備えたアクティブマトリクス型
表示装置であって、該走査支線が、該走査支線の該スイ
ッチング素子が形成されている部分以外の部分に於いて
、該走査支線の該スイッチング素子が形成されている部
分より幅の小さい部分を有しており、そのことによって
上記目的が達成される。
(!!Means for Solving Problem I) The active matrix display device of the present invention includes a pair of insulating substrates, at least one of which is translucent, and wiring on one of the pair of substrates. an active matrix display device comprising: a scanning line branched from the scanning line; a switching element formed at the tip of the scanning branch line; and a pixel electrode connected to the switching element. and the scanning branch line has a portion smaller in width than the portion of the scanning branch line where the switching element is formed in a portion other than the portion where the switching element is formed. This achieves the above objective.

(作用) 本発明のアクティブマトリクス型表示装置に於て、スイ
ッチング素子の不良、信号線と絵素電極との間の弱いリ
ーク電流の発生等により、オン不良又はオフ不良が生じ
た場合には、表示装置の状態で修正を行うことができる
。まず、走査支線のスイッチング素子が形成されている
部分以外の部分であって、走査支線のスイッチング素子
が形成されている部分より幅の小さい部分に於いて、走
査支線がレーザ光照射等によって切断される。本発明の
表示装置では、このような幅の小さい部分が形成されて
いるので、レーザ光等の光エネルギー照射によって走査
支線を確実に切断し得る。
(Function) In the active matrix display device of the present invention, if an on-failure or an off-failure occurs due to a defective switching element, generation of a weak leakage current between a signal line and a picture element electrode, etc. Modifications can be made to the state of the display device. First, the scanning branch line is cut by laser beam irradiation, etc. in a part other than the part where the switching element of the scanning branch line is formed, and which is smaller in width than the part where the switching element of the scanning branch line is formed. Ru. In the display device of the present invention, since such a small width portion is formed, the scanning branch line can be reliably cut by irradiation with light energy such as a laser beam.

このような幅の小さい部分が走査支線に形成されている
と、次のような利点がある。第1に、切断すべき部分の
長さが短くなるので、レーザ光照射による切断を行い易
い。また、レーザ光照射によって溶融される金属の量が
少ないので、溶融した金属が走査線又は信号線に再び付
着することによる走査線と信号線との間に電気的リーク
が生じ難くなる。第2に、切断すべき部分と信号線との
間の距離が太き(なるので、レーザ光等の照射に際し信
号線を損傷することがな(なる。第3に、切断すべき部
分と絵素電極との間の距離が大きくなるので、溶融した
金属の再付着による走査線と絵素電極との間のリークが
起こらない。
When such a narrow width portion is formed on the scanning branch line, there are the following advantages. First, since the length of the portion to be cut is shortened, it is easier to cut by laser beam irradiation. Furthermore, since the amount of metal melted by laser beam irradiation is small, electrical leakage between the scanning line and the signal line due to melted metal reattaching to the scanning line or signal line is less likely to occur. Second, the distance between the part to be cut and the signal line is large, so the signal line will not be damaged when irradiated with laser light, etc. Third, the part to be cut and the picture Since the distance between the scanning line and the pixel electrode is increased, leakage between the scanning line and the pixel electrode due to redeposition of molten metal does not occur.

以上のように走査支線を切断した後、スイッチング素子
の絵素電極に接続された電極と、信号線に接続された電
極との間が、光エネルギー照射によって電気的に接続さ
れる。スイッチング素子がTPTである場合には、この
電気的接続は、ソース電極とゲート電極との重畳部、及
びドレイン電極とゲート電極との重畳部にそれぞれ光エ
ネルギーを照射することにより行われる。光エネルギー
としてレーザ光を照射することにより、これらの重畳部
にはスポット状に穴が開く。この穴の周囲では、ソース
電極とゲート電極とが電気的に接続され、ドレイン電極
とゲート電極とが電気的に接続される。このように、ソ
ース電極とドレイン電極とは、ゲート電極を介して電気
的に接続される。
After cutting the scanning branch line as described above, the electrode connected to the picture element electrode of the switching element and the electrode connected to the signal line are electrically connected by light energy irradiation. When the switching element is a TPT, this electrical connection is made by irradiating optical energy to the overlapping portion of the source electrode and the gate electrode and the overlapping portion of the drain electrode and the gate electrode, respectively. By irradiating laser light as optical energy, holes are formed in the form of spots in these overlapping parts. Around this hole, the source electrode and the gate electrode are electrically connected, and the drain electrode and the gate electrode are electrically connected. In this way, the source electrode and the drain electrode are electrically connected via the gate electrode.

以上のようにして修正されたスイッチング素子に接続さ
れた絵素電極(以下では「修正絵素電極」と称する)に
印加される電圧について、第7図を参照しながら説明す
る。第7図に於て、Gnはn番目の走査線の信号電圧(
縦軸)と時間(横軸)との関係を表わし、S、はm番目
の信号線の信号電圧(縦軸)と時間(横軸)との関係を
表わす。pHl+は、n番目の走査線とm番目の信号線
とに接続された、正常な絵素電極に印加される電圧を表
す。
The voltage applied to the picture element electrode (hereinafter referred to as "corrected picture element electrode") connected to the switching element modified as described above will be explained with reference to FIG. In FIG. 7, Gn is the signal voltage (
S represents the relationship between the signal voltage of the m-th signal line (vertical axis) and time (horizontal axis). pHl+ represents a voltage applied to a normal picture element electrode connected to the nth scanning line and the mth signal line.

P′。は、n番目の走査線とm番目の信号線とに接続さ
れた、修正絵素電極に印加される電圧を表わす。
P'. represents the voltage applied to the modified picture element electrode connected to the nth scanning line and the mth signal line.

走査線にはG。S Gnや、に示すように順次スイッチ
ング素子を選択する信号(Vgh)が選択時間T。、の
聞出力される。走査線の選択時間Tc1nに対応して、
信号線には映像信号電圧Vlが出力され、正常な絵素電
極ではPl’lllに示すように、この信号電圧■θが
非選択時間T。rrの間保持される。そして、次に選択
信号電圧V、hが印加されると、信号線には、−■日の
映像信号が印加される。
G on the scan line. The signal (Vgh) that sequentially selects the switching elements is the selection time T, as shown in S Gn and . , will be output. Corresponding to the scanning line selection time Tc1n,
A video signal voltage Vl is output to the signal line, and in a normal picture element electrode, this signal voltage ■θ is the non-selection time T, as shown by Pl'llll. It is held for rr. Then, when the selection signal voltages V and h are applied next, the video signal of -■ day is applied to the signal line.

これに対し、修正絵素電極には、P′。、に示すように
、信号線からの映像信号が常に印加されるため、修正絵
素電極は正常には機能し得ない。しかし、この修正絵素
電極によって表示される絵素は、1周期を通して見ると
この1周期の間に信号線に印加された映像信号の実効値
に相当する表示を行う。従って、この絵素は完全な輝点
又は黒点となることはなく、信号線に沿って並ぶ絵素の
平均的な明るさの表示を行う。従って、この絵素はきわ
めて判別し難い絵素欠陥となる。
On the other hand, the corrected picture element electrode has P'. As shown in , since the video signal from the signal line is always applied, the modified picture element electrode cannot function normally. However, the picture element displayed by this modified picture element electrode performs a display corresponding to the effective value of the video signal applied to the signal line during one cycle when viewed over one cycle. Therefore, this picture element does not become a perfect bright spot or a black spot, but displays the average brightness of the picture elements arranged along the signal line. Therefore, this picture element becomes a picture element defect that is extremely difficult to identify.

上述のようにして接続された部分に於ける電気抵抗は、
スイッチング素子の選択状態での抵抗(以下では「オン
抵抗」と称する)よりも小さいことが必要である。その
理由は以下のようである。
The electrical resistance at the part connected as above is
It is necessary that the resistance be smaller than the resistance in the selected state of the switching element (hereinafter referred to as "on resistance"). The reason is as follows.

スイッチング素子のオン抵抗の値は、スイッチング素子
が選択されている時間内に絵素電極に電荷を充電し得る
だけの電流が流れるように設定されている。従って、上
記の接続を行った部分での抵抗がオン抵抗より大きいと
、修正絵素電極にはスイッチング素子の選択時間毎に変
化する信号電圧が確実に書き込まれず、修正絵素電極に
印加される電圧の実効値が小さくなってしまう。このよ
うな状態では、修正絵素電極によって表示される絵素と
他の正常な絵素との間で明るさの違いが大きくなり、絵
素欠陥として視覚的に認識されることになる。
The value of the on-resistance of the switching element is set so that a current sufficient to charge the picture element electrode flows within the time period during which the switching element is selected. Therefore, if the resistance at the part where the above connection is made is greater than the on-resistance, the signal voltage that changes at each switching element selection time will not be reliably written to the modified picture element electrode, and will not be applied to the modified picture element electrode. The effective value of the voltage becomes small. In such a state, the difference in brightness between the picture element displayed by the corrected picture element electrode and other normal picture elements becomes large, and the picture element is visually recognized as a defective picture element.

(実施例) 本発明の実施例について以下に説明する。(Example) Examples of the present invention will be described below.

第1図に本発明の表示装置の一実施例に用いられるアク
ティブマトリクス基板の平面図を示す。
FIG. 1 shows a plan view of an active matrix substrate used in an embodiment of the display device of the present invention.

第3図に第1図の基板を用いた表示装置の第1図に於け
るm−■線に沿った断面図を示す。本実施例のアクティ
ブマトリクス型表示装置を製造工程に従って説明する。
FIG. 3 shows a sectional view taken along the line m--■ in FIG. 1 of a display device using the substrate shown in FIG. 1. The active matrix display device of this example will be explained according to the manufacturing process.

本実施例では、絶縁性基板として透明のガラス基板を用
いた。ガラス基板1上に走査線として機能するゲートバ
ス配線21と、該ゲートバス配線21から分岐するゲー
トバス支線22とを形成した。ゲートバス支線22は走
査支線として機能している。ゲートバス配線21及びゲ
ートバス支線22は一般にTa、TI、AI。
In this example, a transparent glass substrate was used as the insulating substrate. A gate bus wiring 21 functioning as a scanning line and a gate bus branch line 22 branching from the gate bus wiring 21 were formed on a glass substrate 1. The gate bus branch line 22 functions as a scanning branch line. The gate bus wiring 21 and the gate bus branch line 22 are generally made of Ta, TI, or AI.

Cr等の単層又はこれらの多層金属で形成されるが、本
実施例ではTaを使用した。ゲートバス配線21及びゲ
ートバス支線22は、スパッタリング法により形成され
たTa金属層をパターニングすることにより形成される
。ゲートバス配線21及びゲートバス支線22を形成す
る前に、ガラス基板1上にTa20B等から成るベース
コート膜を形成してもよい。ゲートバス支線22の平面
形状については後述する。
Although it is formed of a single layer metal such as Cr or a multilayer metal thereof, Ta was used in this example. The gate bus wiring 21 and the gate bus branch line 22 are formed by patterning a Ta metal layer formed by sputtering. Before forming the gate bus wiring 21 and the gate bus branch line 22, a base coat film made of Ta20B or the like may be formed on the glass substrate 1. The planar shape of the gate bus branch line 22 will be described later.

ゲートバス配線21及びゲートバス支線22上には、S
IN、からなるゲート絶縁膜11を全面に形成した。ゲ
ート絶縁膜11は、プラズマCVD法により3000人
の厚さに形成されている。
On the gate bus wiring 21 and gate bus branch line 22, S
A gate insulating film 11 made of IN was formed over the entire surface. The gate insulating film 11 is formed to a thickness of 3,000 wafers by plasma CVD.

次に、ゲートバス支#s22の先端部に、スイッチング
素子として機能するTFT31を形成した。
Next, a TFT 31 functioning as a switching element was formed at the tip of the gate bus support #s22.

ゲートバス支線22の一部がTFT31のゲート電極2
5として機能する。上述のようにゲート絶縁膜11を形
成した後、後にチャネル層12となるアモルファスシリ
コン(a−Sl)層と、後にエツチングストッパ層13
となるSIN、層とを堆積させた。a−Si層の厚さは
300人、SIN、層の厚さは2000人である。次に
、SiN、層のパターニングを行い、エツチングストッ
パ層13を形成した。更に、a−Si層及びエツチング
ストッパ層13上の全面に、後にコンタクト!?A14
.14となる、P(リン)を添加したn0型a−81層
を、プラズマCVD法により800人の厚さに堆積させ
た。次に、上記a−S1層及びn9型a−81層のパタ
ーニングを同時に行い、チャネル層12及びフンタクト
層14.14を形成した0次に、後にソース電極32、
信号線として機能するソースバス配線23、及びドレイ
ン電極33となるTi金属層を形成した。上記ソースバ
ス配4923等は、一般に、T1、A1、Mo、(ニー
r等の単層又はこれらの多層金属で形成されるが、本実
施例ではTIを使用した。T)金属層はスパッタリング
法により形成される。このTi金属層をパターニングす
ることにより、ソース電極32、ソースバス配線23、
及びドレイン電極33を形成した。ソースバス配線23
とゲートバス配線21とは、前述のゲート絶縁膜11を
挟んで交差している。
A part of the gate bus branch line 22 is the gate electrode 2 of the TFT 31
Functions as 5. After forming the gate insulating film 11 as described above, an amorphous silicon (a-Sl) layer that will later become the channel layer 12 and an etching stopper layer 13 that will later become the channel layer 12 are formed.
A layer of SIN was deposited. The thickness of the a-Si layer is 300 mm, and the thickness of the SIN layer is 2000 mm. Next, the SiN layer was patterned to form an etching stopper layer 13. Furthermore, the entire surface of the a-Si layer and etching stopper layer 13 will be contacted later! ? A14
.. An n0 type a-81 layer doped with P (phosphorus), No. 14, was deposited to a thickness of 800 nm by plasma CVD. Next, the a-S1 layer and the n9 type a-81 layer are patterned simultaneously, and the channel layer 12 and the free layer 14, 14 are formed, and later the source electrode 32,
A source bus wiring 23 functioning as a signal line and a Ti metal layer serving as a drain electrode 33 were formed. The source bus wiring 4923 and the like are generally formed of a single layer or a multilayer metal such as T1, A1, Mo, (knee r), but in this example, TI was used.T) The metal layer is formed by sputtering method. formed by. By patterning this Ti metal layer, the source electrode 32, source bus wiring 23,
And a drain electrode 33 was formed. Source bus wiring 23
and the gate bus wiring 21 intersect with each other with the aforementioned gate insulating film 11 interposed therebetween.

次に、第】図に示すように、ゲートバス配線21とソー
スバス配、l923とに囲まれた矩形の領域に、I T
o (Indium tin oxjde)から成る絵
素電極41を形成した。絵素電極41はTFT31のド
レイン電極33の端部に重畳され、ドレイン電極33に
電気的に接続されている。
Next, as shown in FIG.
A picture element electrode 41 made of indium tin oxide (indium tin oxide) was formed. The picture element electrode 41 overlaps the end of the drain electrode 33 of the TFT 31 and is electrically connected to the drain electrode 33.

更に、TFT31及び絵素電極41を形成した基板1上
の全面に、SIN、からなる保護膜17を堆積した。保
護[17は、絵素電極41の中央部の上で除去した窓あ
き形状としてもよい。保護膜17上には配向a19を形
成した。ガラス基板1に対向するガラス基板2上には、
対向電極3及び配同膜9が形成されている。これらの基
板l及び2上の間に液晶層18を封入し、本実施例のア
クティブマトリクス型表示装置が完成する。
Furthermore, a protective film 17 made of SIN was deposited over the entire surface of the substrate 1 on which the TFT 31 and the picture element electrode 41 were formed. The protection [17] may be in the form of a window removed above the central portion of the picture element electrode 41. An orientation a19 was formed on the protective film 17. On the glass substrate 2 facing the glass substrate 1,
A counter electrode 3 and a distribution film 9 are formed. A liquid crystal layer 18 is sealed between these substrates 1 and 2, and the active matrix display device of this embodiment is completed.

TFT31の近傍の構成について説明する。TFT31
付近の拡大図を第2図に示す。前述のようにTFT31
はゲートバス配線21から分岐したゲートバス支線22
上に形成されている。TFT31のドレイン電極33は
絵素電極41に電気的に接続され、ソース電極32はソ
ースバス配線23に電気的に接続されている。ゲートバ
ス支線22は、ゲートバス支線22のTFT31が形成
されている部分以外の部分に於いて、ゲートバス支線2
2のTFT31が形成されている部分より幅の小さい部
分を有している。このように幅の小さい部分を設けるこ
とにより、絵素電極41からゲートバス支線22までの
距MXを、前述の第9図の従来例のそれよりも大きくす
ることができる。
The configuration near the TFT 31 will be explained. TFT31
Figure 2 shows an enlarged view of the vicinity. As mentioned above, TFT31
is the gate bus branch line 22 branched from the gate bus wiring 21
formed on top. The drain electrode 33 of the TFT 31 is electrically connected to the picture element electrode 41, and the source electrode 32 is electrically connected to the source bus wiring 23. The gate bus branch line 22 has a part other than the part where the TFT 31 of the gate bus branch line 22 is formed.
It has a portion smaller in width than the portion where the No. 2 TFT 31 is formed. By providing such a narrow portion, the distance MX from the picture element electrode 41 to the gate bus branch line 22 can be made larger than that in the conventional example shown in FIG. 9 described above.

距離Xが大きいことにより、レーザ光等の光エネルギー
を用いてゲートバス支線22を容易に、しかも確実に切
断することができる。距離Xが10μm以上であれば確
実に切断できることを確認した。距離Xが小さいと、T
FT31を損傷することなくゲートバス支線22を切断
することが困難であるばかりではなく、照射されるレー
ザ光がゲートバス配線21とソースバス配線23との交
差部に悪影響を及ぼし、これらのバス配線21及び23
間の絶縁不良を起こす場合が生じる。
By making the distance X large, the gate bus branch line 22 can be easily and reliably cut using optical energy such as a laser beam. It was confirmed that cutting could be performed reliably if the distance X was 10 μm or more. If the distance X is small, T
Not only is it difficult to cut the gate bus branch line 22 without damaging the FT 31, but the irradiated laser light has a negative effect on the intersection of the gate bus wiring 21 and the source bus wiring 23, causing damage to these bus wirings. 21 and 23
This may cause insulation failure between the two.

以上の構成を有するアクティブマトリクス型表示装置に
於いて、TFT31が不良となったり、ソースバス配線
23と絵素電極41との間に弱いリーク電流が発生した
場合には、絵素欠陥が生じる。このような場合には、次
のようにして修正が行われる。まず、第2図の破線で示
す領域51に光エネルギーを照射することにより、ゲー
トバス支線22を切断する。本実施例では光エネルギー
として、YAGレーザ光を用いた。これにより、ゲート
バス支線22はゲートバス配線21から電気的に絶縁さ
れる。前述のように、ゲートバス支線22は、ゲートバ
ス支線22のTFT31が形成されている部分以外の部
分に於いて、ゲートバス支線22のTFT31が形成さ
れている部分より幅の小さい部分を有しているので、ゲ
ートバス支線22は容易にしかも確実に切断される。レ
ーザ光は基板1及び2の何れの基板から照射してもよい
が、基板2には遮光膜が形成されている場合が多く、そ
の場合には基板l側から照射する。本実施例でも基板l
側から照射した。
In the active matrix display device having the above configuration, if the TFT 31 becomes defective or a weak leakage current occurs between the source bus wiring 23 and the picture element electrode 41, a picture element defect occurs. In such a case, corrections are made as follows. First, the gate bus branch line 22 is cut by irradiating light energy onto the region 51 indicated by the broken line in FIG. In this example, YAG laser light was used as optical energy. Thereby, the gate bus branch line 22 is electrically insulated from the gate bus wiring 21. As described above, the gate bus branch line 22 has a portion smaller in width than the portion of the gate bus branch line 22 where the TFT 31 is formed in the portion other than the portion where the TFT 31 of the gate bus branch line 22 is formed. Therefore, the gate bus branch line 22 can be easily and reliably cut. The laser beam may be irradiated from either substrate 1 or 2, but in many cases a light shielding film is formed on the substrate 2, and in that case, the laser beam is irradiated from the substrate l side. In this example, the substrate l
Irradiated from the side.

次に、第2図に破線で示す領域52及び53、即ち、第
3図の矢印26及び27で示す部分にレーザ光を照射す
る。これにより、領域52ではソース電極32とゲート
電極25とが電気的に接続され、領域53ではドレイン
電極33とゲート電極25とが電気的に接続される。従
って、ソース電極32とドレイン電極33とはゲート電
極25を介して電気的に接続される。
Next, regions 52 and 53 indicated by broken lines in FIG. 2, ie, the portions indicated by arrows 26 and 27 in FIG. 3, are irradiated with laser light. As a result, the source electrode 32 and the gate electrode 25 are electrically connected in the region 52, and the drain electrode 33 and the gate electrode 25 are electrically connected in the region 53. Therefore, the source electrode 32 and the drain electrode 33 are electrically connected via the gate electrode 25.

以上のようにして修正されたTFT31に接続された絵
素電極41 (修正絵素電極)には、ソースバス配線2
3の信号が常に印加されるため、修正絵素電極は正常に
は機能することはできない。
The source bus wiring 2 is connected to the picture element electrode 41 (corrected picture element electrode) connected to the TFT 31 modified as described above.
Since the signal No. 3 is always applied, the modified picture element electrode cannot function normally.

しかし、修正絵素電極によって表示される絵素は、ソー
スバス配線23に印加される信号の実効値に相当する表
示を行うので、この絵素は完全な輝点又は黒点となるこ
とはなく、ソースバス配線23に沿って並ぶ絵素の平均
的な明るさの表示を行うことになる。従って、この絵素
は、きわめて判別し難い絵素欠陥となる。
However, since the picture element displayed by the modified picture element electrode performs a display corresponding to the effective value of the signal applied to the source bus wiring 23, this picture element does not become a complete bright spot or black spot. The average brightness of the picture elements arranged along the source bus wiring 23 is displayed. Therefore, this picture element becomes a picture element defect that is extremely difficult to identify.

上述のようにレーザ光照射を行っても、ゲートバス支線
22及びTFT31上には保護膜17が形成されている
ので、溶融した金属等が表示媒体である液晶層18に混
入することもなく、表示には影響しない。また、レーザ
光の照射条件を変えることにより、同じレーザ光を用い
て金属層間の溶融接続と金属層の切断とを行うことが可
能であることが確認されている。
Even if the laser beam irradiation is performed as described above, since the protective film 17 is formed on the gate bus branch line 22 and the TFT 31, molten metal etc. will not mix into the liquid crystal layer 18 which is the display medium. Does not affect display. Furthermore, it has been confirmed that by changing the laser beam irradiation conditions, it is possible to perform fusion bonding between metal layers and cutting the metal layer using the same laser beam.

また、上記の修正に於いて、TFT31のゲート電極2
5とソース電極32及びドレイン電極33との接続を先
に行い、ゲートバス支線22の切断を後に行ってもよい
In addition, in the above modification, the gate electrode 2 of the TFT 31
5 and the source electrode 32 and drain electrode 33 may be made first, and the gate bus branch line 22 may be cut later.

ゲートバス支線22は、第4図(8)又は(b)に示す
平面構成とすることもできる。第4図(a)に示すゲー
トバス支線22は、前述の第9図のゲートバス支線22
に於いて絵素電極41側の部分のみを取り除くことによ
り、ゲートバス支線22の幅の小さい部分が形成されて
いる。同様に、第4図(b)に示すゲートバス支線22
は、前述の第9図のゲートバス支線22に於いてソース
バス配線23側の部分のみを取り除くことにより、ゲー
トバス支線22の幅の小さい部分が形成されている。
The gate bus branch line 22 can also have a planar configuration shown in FIG. 4 (8) or (b). The gate bus branch line 22 shown in FIG. 4(a) is the same as the gate bus branch line 22 shown in FIG.
By removing only the portion on the picture element electrode 41 side, a narrow portion of the gate bus branch line 22 is formed. Similarly, the gate bus branch line 22 shown in FIG. 4(b)
In this case, a narrower width portion of the gate bus branch line 22 is formed by removing only the portion of the gate bus branch line 22 shown in FIG. 9 on the source bus wiring 23 side.

本発明は、第5図に示すように、付加容量42を有する
アクティブマトリクス型表示装置にも適用できる。第5
図の表示装置は、前述の第1図〜第3図に示す実施例に
付加容量42を設けたものである。付加容量42は、基
板1上にゲートバス配vA21と並行して設けられた付
加容量用電極24と、絵素電極41との重畳部(斜線部
)に形成されている。第5図の表示装置に於いても前述
の第1図〜第3図の実施例と同様に絵素欠陥を修正する
ことができる。
The present invention can also be applied to an active matrix type display device having an additional capacitance 42, as shown in FIG. Fifth
The display device shown in the figure is the same as the embodiment shown in FIGS. 1 to 3 described above with an additional capacitor 42 added thereto. The additional capacitor 42 is formed at an overlapped portion (hatched portion) between the additional capacitor electrode 24 provided on the substrate 1 in parallel with the gate bus wiring vA21 and the picture element electrode 41. In the display device shown in FIG. 5 as well, pixel defects can be corrected in the same manner as in the embodiments shown in FIGS. 1 to 3 described above.

更に、本発明は第6図の構成を有するアクティブマトリ
クス型表示装置にも適用することができる。この表示装
置は、第5図の表示装置に於いて、付加容量42の占め
る部分による開口部の面積の減少を抑えたものである。
Furthermore, the present invention can also be applied to an active matrix display device having the configuration shown in FIG. This display device is similar to the display device shown in FIG. 5, but the reduction in the area of the opening due to the portion occupied by the additional capacitance 42 is suppressed.

即ち、この表示装置では、ゲートバス配線21の幅を広
げ、絵素電極41の一部と重畳されている。この構成で
は、隣接する非選択状態のゲートバス配線21を付加容
量用電極として用いることができる。しかも、第5図の
ようにゲートバス配線21と付加容量用電極24との間
に隙間が存在しないので、開口部の面積の減少を抑える
ことができる。この表示装置に於いても、第1図〜第3
図の実施例と同様に絵素欠陥が修正される。
That is, in this display device, the width of the gate bus wiring 21 is increased so that it overlaps with a part of the picture element electrode 41. In this configuration, the adjacent non-selected gate bus wiring 21 can be used as an electrode for additional capacitance. Moreover, since there is no gap between the gate bus wiring 21 and the additional capacitance electrode 24 as shown in FIG. 5, it is possible to suppress a reduction in the area of the opening. In this display device as well, Figs.
Pixel defects are corrected in the same manner as in the illustrated embodiment.

上記何れの実施例に於いても、TFT31のゲート電極
が下に、ソース電極及びドレイン電極が上に形成されて
いる例を示したが、ゲート電極が上に、ソース電極及び
ドレイン電極が下に形成されたタイプのTPTを用いる
こともできる。
In each of the above embodiments, an example was shown in which the gate electrode of the TFT 31 was formed on the bottom and the source and drain electrodes were formed on the top, but the gate electrode was formed on the top and the source and drain electrodes were formed on the bottom. A formed type of TPT can also be used.

また、上記の実施例ではスイ・ソチング素子としてTP
Tを用いたが、レーザ光等の光エネルギー照射によって
、信号線側の電極と絵素電極側の電極とを電気的に接続
し得るスイッチング素子であれば本発明に用いることが
できる。
In addition, in the above embodiment, TP is used as the switching element.
Although T is used, any switching element that can electrically connect the electrode on the signal line side and the electrode on the picture element electrode side by irradiation with light energy such as a laser beam can be used in the present invention.

(発明の効果) 本発明のアクティブマトリクス型表示装置では、絵素欠
陥を容易に検出することができる表示装置の状態で、該
絵素欠陥を目立たないように修正することができる。従
って、本発明によれば、高い歩留りで表示装置を生産す
ることができ、表示装置のコスト低下に寄与することが
できる。
(Effects of the Invention) In the active matrix display device of the present invention, pixel defects can be corrected in a way that makes them inconspicuous while the display device is in a state where pixel defects can be easily detected. Therefore, according to the present invention, it is possible to produce display devices with high yield, and it is possible to contribute to reducing the cost of display devices.

4、     の    な! B 第1図は本発明のアクティブマトリクス型表示装置の一
実施例に用いられるアクティブマトリクス基板の平面図
、第2図は第1図のTPT近傍の拡大平面図、第3図は
第1図の基板を用いた表示装置の第1図に於けるm−m
線に沿った断面図、第4図(a)及び(b)は他の実施
例のゲートバス支線を示す平面図、第5図及び第6図は
それぞれ本発明の他の実施例の平面図、第7図は走査線
及び信号線に印加される信号と絵素電極の電圧との関係
を示す図、第8図及び第9図はそれぞれ従来のアクティ
ブマトリクス型表示装置に用いられるアクティブマトリ
クス基板の平面図である。
4. Don't worry! B Fig. 1 is a plan view of an active matrix substrate used in an embodiment of the active matrix type display device of the present invention, Fig. 2 is an enlarged plan view of the vicinity of the TPT shown in Fig. m-m in FIG. 1 of a display device using a substrate
4(a) and 4(b) are plan views showing gate bus branch lines of other embodiments, and FIGS. 5 and 6 are plan views of other embodiments of the present invention, respectively. , FIG. 7 is a diagram showing the relationship between signals applied to scanning lines and signal lines and voltages of picture element electrodes, and FIGS. 8 and 9 are active matrix substrates used in conventional active matrix type display devices, respectively. FIG.

1、 2・・・ガラス基板、3・・・対向電極、9,1
9・・・配向膜、11・・・ゲート絶縁膜、12・・・
チャネル1.13・・・エツチングストッパ1.14・
・・コンタクトa、18・・・液晶層、21・・・ゲー
トバス配線、22・・・ケートバス支ll、23・・・
ソースバス配線、24・・・付加容量用電極、25・・
・ゲート電極、31・・・TFT、32・・・ソース電
極、33・・・ドレイン電極、41・・・絵素電極、4
2・・・付加容量。
1, 2...Glass substrate, 3...Counter electrode, 9,1
9... Orientation film, 11... Gate insulating film, 12...
Channel 1.13... Etching stopper 1.14.
...Contact a, 18...Liquid crystal layer, 21...Gate bus wiring, 22...Kate bus support II, 23...
Source bus wiring, 24... electrode for additional capacitance, 25...
・Gate electrode, 31... TFT, 32... Source electrode, 33... Drain electrode, 41... Picture element electrode, 4
2...Additional capacity.

以上that's all

Claims (1)

【特許請求の範囲】 1、少なくとも一方が透光性を有する一対の絶縁性基板
と、該一対の基板の何れか一方の基板上に配線された走
査線と、該走査線から分岐した走査支線と、該走査支線
の先端部に形成されたスイッチング素子と、該スイッチ
ング素子に接続された絵素電極と、を備えたアクティブ
マトリクス型表示装置であって、 該走査支線が、該走査支線の該スイッチング素子が形成
されている部分以外の部分に於いて、該走査支線の該ス
イッチング素子が形成されている部分より幅の小さい部
分を有するアクティブマトリクス型表示装置。
[Claims] 1. A pair of insulating substrates, at least one of which is translucent, a scanning line wired on one of the pair of substrates, and a scanning branch line branched from the scanning line. , a switching element formed at the tip of the scanning branch line, and a picture element electrode connected to the switching element, wherein the scanning branch line is connected to the tip of the scanning branch line. An active matrix display device having a portion of the scanning branch line other than the portion where the switching element is formed that is smaller in width than the portion where the switching element is formed.
JP14685790A 1990-05-11 1990-06-04 Active matrix display device Expired - Lifetime JPH07122720B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP14685790A JPH07122720B2 (en) 1990-06-04 1990-06-04 Active matrix display device
US07/656,845 US5335102A (en) 1990-05-11 1991-02-19 Liquid crystal display element and method for treating defective pixels therein
EP91301303A EP0456338B1 (en) 1990-05-11 1991-02-19 An active matrix display device and a method of manufacturing the same
DE69133246T DE69133246T2 (en) 1990-05-11 1991-02-19 Active matrix display device, method of manufacturing the same, and method of treating defective pixels
EP96200206A EP0717303B1 (en) 1990-05-11 1991-02-19 An active matrix display device, a method of manufacturing the same and a method to treat defective pixels
DE69122162T DE69122162T2 (en) 1990-05-11 1991-02-19 Active matrix display device and method for its manufacture
KR1019910005675A KR0149447B1 (en) 1990-05-11 1991-04-09 An active matrix display device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14685790A JPH07122720B2 (en) 1990-06-04 1990-06-04 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH0437823A true JPH0437823A (en) 1992-02-07
JPH07122720B2 JPH07122720B2 (en) 1995-12-25

Family

ID=15417130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14685790A Expired - Lifetime JPH07122720B2 (en) 1990-05-11 1990-06-04 Active matrix display device

Country Status (1)

Country Link
JP (1) JPH07122720B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591986A (en) * 1993-09-02 1997-01-07 Hamamatsu Photonics K.K. Photoemitter electron tube and photodetector
KR19990024910A (en) * 1997-09-09 1999-04-06 윤종용 How to remove pixel defects
KR100440711B1 (en) * 1997-02-27 2004-10-06 삼성전자주식회사 Method for repairing high pixel of liquid crystal display device, especially supplying a low dc bias to a pixel electrode
KR100477131B1 (en) * 1997-11-11 2005-07-07 삼성전자주식회사 Pixel repair method of liquid crystal display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136079A (en) * 1986-11-28 1988-06-08 松下電器産業株式会社 Bit map display device
JPS63225229A (en) * 1987-03-16 1988-09-20 Matsushita Electric Ind Co Ltd Thin-film transistor array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136079A (en) * 1986-11-28 1988-06-08 松下電器産業株式会社 Bit map display device
JPS63225229A (en) * 1987-03-16 1988-09-20 Matsushita Electric Ind Co Ltd Thin-film transistor array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591986A (en) * 1993-09-02 1997-01-07 Hamamatsu Photonics K.K. Photoemitter electron tube and photodetector
US5747826A (en) * 1993-09-02 1998-05-05 Hamamatsu Photonics K.K. Photoemitter electron tube, and photodetector
KR100440711B1 (en) * 1997-02-27 2004-10-06 삼성전자주식회사 Method for repairing high pixel of liquid crystal display device, especially supplying a low dc bias to a pixel electrode
KR19990024910A (en) * 1997-09-09 1999-04-06 윤종용 How to remove pixel defects
KR100477131B1 (en) * 1997-11-11 2005-07-07 삼성전자주식회사 Pixel repair method of liquid crystal display

Also Published As

Publication number Publication date
JPH07122720B2 (en) 1995-12-25

Similar Documents

Publication Publication Date Title
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
US5164851A (en) Active matrix display device having spare switching elements connectable to divisional subpixel electrodes
US5469025A (en) Fault tolerant active matrix display device
JP2669954B2 (en) Active matrix display
JP2001330850A (en) Liquid crystal display device and its defect rectifying method
US5508591A (en) Active matrix display device
JP2698239B2 (en) Line defect repair method for active matrix display device
JPH0416930A (en) Active matrix type display device
JPH0437823A (en) Active matrix type display device
JPH11119253A (en) Active matrix type liquid crystal display device and its defect correcting method
JPH0419618A (en) Production of active matrix type display device
JP2760459B2 (en) Active matrix type substrate
JPH0324524A (en) Active matrix display device
KR20080056830A (en) Liquid crystal display device and method for repairing the same
JPH04265943A (en) Active matrix display device
JPH0416929A (en) Active matrix type display device
JPH02284120A (en) Active matrix substrate and active matrix display device
JPH04265946A (en) Active matrix display device
JP2013246250A (en) Tft array substrate and liquid crystal panel with the same
JP2589867B2 (en) Active matrix display device
JPH06289426A (en) Correcting method for active matrix display device
KR101192072B1 (en) Liquid crystal display device
JPH055895A (en) Active matrix display device
JP2000206573A (en) Active matrix type liquid crystal display device and pixel defect correction method
JPH02294623A (en) Active matrix display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 15