JPH07122720B2 - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JPH07122720B2
JPH07122720B2 JP14685790A JP14685790A JPH07122720B2 JP H07122720 B2 JPH07122720 B2 JP H07122720B2 JP 14685790 A JP14685790 A JP 14685790A JP 14685790 A JP14685790 A JP 14685790A JP H07122720 B2 JPH07122720 B2 JP H07122720B2
Authority
JP
Japan
Prior art keywords
line
electrode
display device
switching element
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14685790A
Other languages
Japanese (ja)
Other versions
JPH0437823A (en
Inventor
謙 金森
幹雄 片山
清 中沢
秀則 音琴
耕三 矢野
学 高濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14685790A priority Critical patent/JPH07122720B2/en
Priority to DE69133246T priority patent/DE69133246T2/en
Priority to EP96200206A priority patent/EP0717303B1/en
Priority to DE69122162T priority patent/DE69122162T2/en
Priority to US07/656,845 priority patent/US5335102A/en
Priority to EP91301303A priority patent/EP0456338B1/en
Priority to KR1019910005675A priority patent/KR0149447B1/en
Publication of JPH0437823A publication Critical patent/JPH0437823A/en
Publication of JPH07122720B2 publication Critical patent/JPH07122720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表示用絵素電極にスイッチング素子を介して
駆動信号を印加することにより、表示を実行する表示装
置に関し、特に絵素電極をマトリクス状に配列して高密
度表示を行うアクティブマトリクス駆動方式の表示装置
に関する。
Description: TECHNICAL FIELD The present invention relates to a display device that performs display by applying a drive signal to a display pixel electrode via a switching element, and particularly, The present invention relates to an active matrix drive type display device which is arranged in a matrix and performs high density display.

(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示装
置等に於いては、マトリクス状に配列された絵素電極を
選択駆動することにより、画面上に表示パターンが形成
される。選択された絵素電極とこれに対向する対向電極
との間に電圧が印加され、これらの電極の間に介在する
液晶等の表示媒体の光学的変調が行われる。この光学的
変調が表示パターンとして視認される。絵素電極の駆動
方式として、個々の独立した絵素電極を配列し、この絵
素電極のそれぞれにスイッチング素子を連結して駆動す
るアクティブマトリクス駆動方式が知られている。絵素
電極を選択駆動するスイッチング素子としては、TFT
(薄膜トランジスタ)素子、MIM(金属−絶縁層−金
属)素子、MOSトランジスタ素子、ダイオード、バリス
タ等が一般的に知られている。アクティブマトリクス駆
動方式は、高コントラストの表示が可能であり、液晶テ
レビジョン、ワードプロセッサ、コンピュータの端末表
示装置等に実用化されている。
(Prior Art) Conventionally, in a liquid crystal display device, an EL display device, a plasma display device, etc., a display pattern is formed on a screen by selectively driving pixel electrodes arranged in a matrix. . A voltage is applied between the selected pixel electrode and a counter electrode facing the pixel electrode, and a display medium such as a liquid crystal interposed between these electrodes is optically modulated. This optical modulation is visually recognized as a display pattern. As a driving method of the picture element electrodes, an active matrix driving method is known in which individual picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes for driving. As a switching element that selectively drives the pixel electrodes, a TFT
(Thin film transistor) element, MIM (metal-insulating layer-metal) element, MOS transistor element, diode, varistor and the like are generally known. The active matrix drive system is capable of high-contrast display, and has been put to practical use in liquid crystal televisions, word processors, terminal display devices of computers, and the like.

第8図及び第9図に従来のアクティブマトリクス型表示
装置に用いられるアクティブマトリクス基板の平面図を
示す。第8図の基板は、互いに平行に配列されたゲート
バス配線21と、ゲートバス配線21に直交して設けられた
ソースバス配線23を備えている。2本のゲートバス配線
21及び2本のソースバス配線23に囲まれた矩形の各領域
には、絵素電極41が配されている。ゲートバス配線21と
ソースバス配線23との交差部近傍のゲートバス配線21上
には、スイッチング素子として機能するTFT31が形成さ
れている。ゲートバス配線21の一部がTFT31のゲート電
極として機能している。TFT31のドレイン電極は絵素電
極41に電気的に接続されている。TFT31のソース電極に
は、ソースバス配線23から分岐した支線が接続されてい
る。
8 and 9 are plan views of an active matrix substrate used in a conventional active matrix type display device. The substrate of FIG. 8 includes gate bus lines 21 arranged in parallel with each other and source bus lines 23 provided orthogonal to the gate bus lines 21. Two gate bus wiring
A pixel electrode 41 is arranged in each rectangular region surrounded by 21 and the two source bus lines 23. A TFT 31 that functions as a switching element is formed on the gate bus line 21 near the intersection of the gate bus line 21 and the source bus line 23. A part of the gate bus wiring 21 functions as the gate electrode of the TFT 31. The drain electrode of the TFT 31 is electrically connected to the pixel electrode 41. A branch line branched from the source bus line 23 is connected to the source electrode of the TFT 31.

第9図のアクティブマトリクス基板は、第8図の基板と
同様であるが、TFT31付近の構成が異なる。即ち、TFT31
はゲートバス配線21から分岐したゲートバス支線22上に
形成されている。ゲートバス支線22の一部がTFT31のゲ
ート電極として機能している。
The active matrix substrate shown in FIG. 9 is the same as the substrate shown in FIG. 8, but the structure around the TFT 31 is different. That is, TFT31
Is formed on the gate bus branch line 22 branched from the gate bus line 21. A part of the gate bus branch line 22 functions as a gate electrode of the TFT 31.

(発明が解決しようとする課題) このような表示装置を用いて高密度の表示を行う場合、
非常に多数の絵素電極41とTFT31とを配列することが必
要となる。ところが、TFT31は基板上に作製した時点で
動作不良素子として形成されることがある。このような
不良素子に連結された絵素電極は、表示に寄与しない点
欠陥を生ずる。点欠陥は表示装置の画像品位を著しく損
ない、製品の歩留りを大きく低下させる。
(Problems to be Solved by the Invention) When high-density display is performed using such a display device,
It is necessary to arrange a large number of pixel electrodes 41 and TFTs 31. However, the TFT 31 may be formed as a malfunctioning element when it is formed on the substrate. The pixel electrode connected to such a defective element causes a point defect that does not contribute to display. The point defect significantly impairs the image quality of the display device and greatly reduces the product yield.

点欠陥の主な原因は、大別すると2種類ある。1つは走
査信号によって絵素電極が選択されている時間内に、絵
素電極に十分な充電が行われないために起こる不良(以
下では「オン不良」と称す)である。他の1つは、充電
された絵素電極の電荷が非選択時間内に漏洩してしまう
不良(以下では「オフ不良」と称す)である。オン不良
はTFTの不良に起因する。オフ不良はTFTを介する電気的
漏洩によって生ずる場合と、絵素電極とバス配線との間
の電気的漏洩によって生じる場合とがある。何れの不良
が生じても、絵素電極と対向電極との間に必要な電圧が
印加されないため、点欠陥を生じることになる。このよ
うな不良が生じると、絵素電極と対向電極との間に印加
される電圧が0Vのときに光の透過率が最大となるノーマ
リホワイトモードでは輝点として現れ、該電圧が0Vのと
きに光の透過率が最低となるノーマリブラックモードで
は黒点として現れる。
There are two main causes of point defects. One is a defect (hereinafter referred to as “on defect”) that occurs because the pixel electrode is not sufficiently charged within the time when the pixel electrode is selected by the scanning signal. The other one is a defect (hereinafter referred to as "off defect") in which the charge of the charged pixel electrode leaks within the non-selection time. The ON failure is caused by the TFT failure. The off failure may be caused by electrical leakage through the TFT or may be caused by electrical leakage between the pixel electrode and the bus wiring. No matter which defect occurs, a necessary voltage is not applied between the pixel electrode and the counter electrode, which causes a point defect. When such a defect occurs, it appears as a bright spot in the normally white mode in which the light transmittance is maximum when the voltage applied between the pixel electrode and the counter electrode is 0 V, and the voltage is 0 V. Sometimes it appears as a black dot in the normally black mode where the light transmittance is the lowest.

このような欠陥は、レーザトリミング等を行うことによ
り修正し得る。しかし、この欠陥修正は、表示装置を組
み立てる前のアクティブマトリクス基板の段階で行われ
なければならない。絵素欠陥を表示装置として組み立て
た後に検出することは容易であるが、絵素欠陥をアクテ
ィブマトリクス基板の段階で検出することは極めて困難
である。特に絵素数が10万個〜50万個以上もある大型表
示装置に用いられる基板に於て、全ての絵素電極の電気
的特性を検出して不良TFTを発見するには、極めて高精
度の測定機器等を使用しなければならない。このため、
検査工程が繁雑となり、量産生が阻害される。従って、
コスト高になるという結果を招く。このような理由で、
絵素数の多い大型表示装置では、上述のレーザ光を用い
た基板の状態での絵素欠陥の修正を行なうことができな
いというのが実情である。
Such defects can be corrected by performing laser trimming or the like. However, this defect correction must be performed at the stage of the active matrix substrate before assembling the display device. Although it is easy to detect pixel defects after assembling them as a display device, it is extremely difficult to detect pixel defects at the stage of the active matrix substrate. Especially on a substrate used for a large-sized display device having 100,000 to 500,000 or more picture elements, it is extremely accurate to detect the defective TFT by detecting the electrical characteristics of all picture element electrodes. Measurement equipment must be used. For this reason,
The inspection process becomes complicated and the production of quantity is hindered. Therefore,
This results in higher costs. For this reason,
In a large-sized display device having a large number of picture elements, the fact is that it is not possible to correct picture element defects in the state of the substrate using the above laser light.

本発明はこのような問題点を解決するものであり、本発
明の目的は、絵素欠陥が生じても、表示装置を組み立て
た状態では該欠陥を目立たないように修正し得るアクテ
ィブマトリクス型表示装置を提供することである。
The present invention solves such a problem, and an object of the present invention is to provide an active matrix display in which even if a pixel defect occurs, the defect can be corrected so as not to be noticeable when the display device is assembled. It is to provide a device.

(課題を解決するための手段) 本発明のアクティブマトリクス型表示装置は、少なくと
も一方が透光性を有する一対の絶縁性基板と、該一対の
基板の何れか一方の基板上にマトリクス状に設けられた
絵素電極と、該絵素電極の周囲を通り相互に交差した状
態で配線された走査線および信号線と、該走査線および
信号線の交差部の近傍部分に設けられたスイッチング素
子とを備え、該走査線から分岐された走査支線の先端部
に該スイッチング素子が設けられると共に、走査支線の
走査線とスイッチング素子の間に幅の小さい部分を有
し、該スイッチング素子を介して該絵素電極が該走査線
および信号線に接続されている正常絵素部と、該切断用
の幅の小さい部分で切断された走査支線の先端部に該ス
イッチング素子が設けられ、該スイッチング素子のゲー
ト電極とソース電極との重畳部分および該ゲート電極と
ドレイン電極との重畳部分のそれぞれが接続され、該絵
素電極が該信号線に電気的に直接接続された欠陥絵素部
とを有しており、そのことによって上記目的が達成され
る。
(Means for Solving the Problems) An active matrix display device of the present invention is provided with a pair of insulating substrates, at least one of which has a light-transmitting property, and a matrix provided on one of the pair of substrates. And a scanning line and a signal line that are wired in a state of intersecting with each other, passing through the periphery of the pixel electrode, and a switching element provided in the vicinity of the intersection of the scanning line and the signal line. The switching element is provided at the tip end of the scanning branch line branched from the scanning line, and a small width portion is provided between the scanning line and the switching element of the scanning branch line. The switching element is provided at the normal pixel portion where the pixel electrode is connected to the scanning line and the signal line and at the tip of the scanning branch line that is cut by the portion with a small width for cutting. The defective pixel portion in which the overlapping portion of the gate electrode and the source electrode of the element and the overlapping portion of the gate electrode and the drain electrode are respectively connected, and the pixel electrode is electrically directly connected to the signal line is formed. It has, and thereby achieves the above objectives.

(作用) 本発明のアクティブマトリクス型表示装置に於て、スイ
ッチング素子の不良、信号線と絵素電極との間の弱いリ
ーク電流の発生等により、オン不良又はオフ不良が生じ
た場合には、表示装置の状態で修正を行うことができ
る。まず、走査支線のスイッチング素子が形成されてい
る部分以外の部分であって、走査支線のスイッチング素
子が形成されている部分より幅の小さい部分に於いて、
走査支線がレーザ光照射等によって切断される。本発明
の表示装置では、このような幅の小さい部分が形成され
ているので、レーザ光等の光エネルギー照射によって走
査支線を確実に切断し得る。
(Operation) In the active matrix display device of the present invention, when an ON defect or an OFF defect occurs due to a defect of a switching element, a weak leak current between a signal line and a pixel electrode, or the like, The correction can be made in the state of the display device. First, in a portion other than the portion where the switching element of the scanning branch line is formed, which is smaller in width than the portion where the switching element of the scanning branch line is formed,
The scanning branch line is cut by laser light irradiation or the like. In the display device of the present invention, since such a portion having a small width is formed, the scanning branch line can be reliably cut off by irradiation with light energy such as laser light.

このような幅の小さい部分が走査支線に形成されている
と、次のような利点がある。第1に、切断すべき部分の
長さが短くなるので、レーザ光照射による切断を行い易
い。また、レーザ光照射によって溶融される金属の量が
少ないので、溶融した金属が走査線又は信号線に再び付
着することによる走査線と信号線との間に電気的リーク
が生じ難くなる。第2に、切断すべき部分と信号線との
間の距離が大きくなるので、レーザ光等の照射に際し信
号線を損傷することがなくなる。第3に、切断すべき部
分と絵素電極との間の距離が大きくなるので、溶融した
金属の再付着による走査線と絵素電極との間のリークが
起こらない。
Forming such a portion having a small width on the scanning branch line has the following advantages. First, since the length of the portion to be cut is short, it is easy to cut by laser light irradiation. In addition, since the amount of metal melted by the laser light irradiation is small, it is difficult for electrical leakage to occur between the scan line and the signal line due to the melted metal reattaching to the scan line or the signal line. Secondly, since the distance between the portion to be cut and the signal line becomes large, the signal line is not damaged when the laser beam or the like is irradiated. Thirdly, since the distance between the portion to be cut and the pixel electrode becomes large, leakage between the scanning line and the pixel electrode due to redeposition of the molten metal does not occur.

以上のように走査支線を切断した後、スイッチング素子
の絵素電極に接続された電極と、信号線に接続された電
極との間が、光エネルギー照射によって電気的に接続さ
れる。スイッチング素子がTFTである場合には、この電
気的接続は、ソース電極とゲート電極との重畳部、及び
ドレイン電極とゲート電極との重畳部にそれぞれ光エネ
ルギーを照射することにより行われる。光エネルギーと
してレーザ光を照射することにより、これらの重畳部に
はスポット状に穴が開く。この穴の周囲では、ソース電
極とゲート電極とが電気的に接続され、ドレイン電極と
ゲート電極とが電気的に接続される。このように、ソー
ス電極とドレイン電極とは、ゲート電極を介して電気的
に接続される。
After the scanning branch line is cut as described above, the electrode connected to the pixel electrode of the switching element and the electrode connected to the signal line are electrically connected by light energy irradiation. When the switching element is a TFT, this electrical connection is performed by irradiating light energy to the overlapping portion of the source electrode and the gate electrode and the overlapping portion of the drain electrode and the gate electrode, respectively. By irradiating laser light as light energy, holes are formed in spots in these overlapping portions. Around the hole, the source electrode and the gate electrode are electrically connected, and the drain electrode and the gate electrode are electrically connected. In this way, the source electrode and the drain electrode are electrically connected via the gate electrode.

このように、本発明では、TET自体を絵素短絡部として
用いることによって、従来のように、このTFTとは別に
欠陥修正用の部材併設による、欠陥修正のための開口率
低下は皆無となる。
As described above, in the present invention, by using the TET itself as the pixel short-circuit portion, there is no reduction in the aperture ratio for the defect correction by using the defect correction member separately from the TFT as in the conventional case. .

以上のようにして修正されたスイッチング素子に接続さ
れた絵素電極(以下では「修正絵素電極」と称する)に
印加される電圧について、第7図を参照しながら説明す
る。第7図に於て、Gnはn番目の走査線の信号電圧(縦
軸)と時間(横軸)との関係を表わし、Smはm番目の信
号線の信号電圧(縦軸)と時間(横軸)との関係を表わ
す。Pnmは、n番目の走査線とm番目の信号線とに接続
された、正常な絵素電極に印加される電圧を表す。P′
nmは、n番目の走査線とm番目の信号線とに接続され
た、修正絵素電極に印加される電圧を表わす。
The voltage applied to the pixel electrode (hereinafter referred to as "corrected pixel electrode") connected to the switching element modified as described above will be described with reference to FIG. In FIG. 7, G n represents the relationship between the signal voltage (vertical axis) of the n-th scanning line and time (horizontal axis), and S m is the signal voltage of the m-th signal line (vertical axis). Shows the relationship with time (horizontal axis). P nm represents the voltage applied to the normal pixel electrode connected to the nth scanning line and the mth signal line. P '
nm represents the voltage applied to the modified pixel electrode connected to the nth scan line and the mth signal line.

走査線にはGn、Gn+1に示すように順次スイッチング素子
を選択する信号(Vgh)が選択時間Tonの間出力される。
走査線の選択時間Tonに対応して、信号線には映像信号
電圧V0が出力され、正常な絵素電極ではPnmに示すよう
に、この信号電圧V0が非選択時間Toffの間保持される。
そして、次に選択信号電圧Vghが印加されると、信号線
には、−V0の映像信号が印加される。
A signal (V gh ) for sequentially selecting switching elements is output to the scan line for a selection time T on , as indicated by G n and G n + 1 .
The video signal voltage V 0 is output to the signal line corresponding to the scanning line selection time T on , and this signal voltage V 0 is the non-selection time T off for the normal pixel electrode as indicated by P nm . Hold for a while.
Then, when the selection signal voltage V gh is applied next, the video signal of −V 0 is applied to the signal line.

これに対し、修正絵素電極には、P′nmに示すように、
信号線からの映像信号が常に印加されるため、修正絵素
電極は正常には機能し得ない。しかし、この修正絵素電
極によって表示される絵素は、1周期を通して見るとこ
の1周期の間に信号線に印加された映像信号の実効値に
相当する表示を行う。従って、この絵素は完全な輝点又
は黒点となることはなく、信号線に沿って並ぶ絵素の平
均的な明るさの表示を行う。従って、この絵素はきわめ
て判別し難い絵素欠陥となる。
On the other hand, in the modified pixel electrode, as shown by P'nm ,
Since the video signal from the signal line is always applied, the modified pixel electrode cannot function normally. However, the picture element displayed by the modified picture element electrode performs a display corresponding to the effective value of the video signal applied to the signal line during this one cycle when viewed through one cycle. Therefore, this picture element does not become a complete bright spot or a black spot, and the average brightness of the picture elements arranged along the signal line is displayed. Therefore, this picture element becomes a picture element defect that is extremely difficult to distinguish.

上述のようにして接続された部分に於ける電気抵抗は、
スイッチング素子の選択状態での抵抗(以下では「オン
抵抗」と称する)よりも小さいことが必要である。その
理由は以下のようである。スイッチング素子のオン抵抗
の間、スイッチング素子が選択されている時間内に絵素
電極に電荷を充電し得るだけの電流が流れるように設定
されている。従って、上記の接続を行った部分での抵抗
がオン抵抗より大きいと、修正絵素電極にはスイッチン
グ素子の選択時間毎に変化する信号電圧が確実に書き込
まれず、修正絵素電極に印加される電圧の実効値が小さ
くなってしまう。このような状態では、修正絵素電極に
よって表示される絵素と他の正常な絵素との間で明るさ
の違いが大きくなり、絵素欠陥として視覚的に認識され
ることになる。
The electric resistance in the parts connected as described above is
It must be smaller than the resistance of the switching element in the selected state (hereinafter referred to as “on resistance”). The reason is as follows. During the ON resistance of the switching element, a current sufficient to charge the pixel electrode is set to flow during the time when the switching element is selected. Therefore, if the resistance in the portion where the above connection is made is larger than the on-resistance, the signal voltage that changes every selection time of the switching element is not surely written in the modified pixel electrode and is applied to the modified pixel electrode. The effective value of voltage becomes small. In such a state, the difference in brightness between the picture element displayed by the corrected picture element electrode and another normal picture element becomes large, and it is visually recognized as a picture element defect.

(実施例) 本発明の実施例について以下に説明する。(Example) The Example of this invention is described below.

第1図に本発明の表示装置の一実施例に用いられるアク
ティブマトリクス基板の平面図を示す。第3図に第1図
の基板を用いた表示装置の第1図に於けるIII-III線に
沿った断面図を示す。本実施例のアクティブマトリクス
型表示装置を製造工程に従って説明する。本実施例で
は、絶縁性基板として透明のガラス基板を用いた。ガラ
ス基板1上に走査線として機能するゲートバス配線21
と、該ゲートバス配線21から分岐するゲートバス支線22
とを形成した。ゲートバス支線22は走査支線として機能
している。ゲートバス配線21及びゲートバス支線22は一
般にTa、Ti、Al、Cr等の単層又はこれらの多層金属で形
成されるが、本実施例ではTaを使用した。ゲートバス配
線21及びゲートバス支線22は、スパッタリング法により
形成されたTa金属層をパターニングすることにより形成
される。ゲートバス配線21及びゲートバス支線22を形成
する前に、ガラス基板1上にTa2O5等から成るベースコ
ート膜を形成してもよい。ゲートバス支線22の平面形状
については後述する。
FIG. 1 shows a plan view of an active matrix substrate used in an embodiment of the display device of the present invention. FIG. 3 is a sectional view taken along line III-III in FIG. 1 of a display device using the substrate of FIG. The active matrix display device of this embodiment will be described according to the manufacturing process. In this example, a transparent glass substrate was used as the insulating substrate. Gate bus wiring 21 that functions as a scanning line on the glass substrate 1
And a gate bus branch line 22 branching from the gate bus wiring 21
And formed. The gate bus branch line 22 functions as a scanning branch line. The gate bus wiring 21 and the gate bus branch line 22 are generally formed of a single layer of Ta, Ti, Al, Cr or the like or a multilayer metal thereof, but Ta is used in this embodiment. The gate bus wiring 21 and the gate bus branch line 22 are formed by patterning a Ta metal layer formed by a sputtering method. Before forming the gate bus wiring 21 and the gate bus branch line 22, a base coat film made of Ta 2 O 5 or the like may be formed on the glass substrate 1. The planar shape of the gate bus branch line 22 will be described later.

ゲートバス配線21及びゲートバス支線22上には、SiNx
らなるゲート絶縁膜11を全面に形成した。ゲート絶縁膜
11は、プラズマCVD法により3000Åの厚さに形成されて
いる。
A gate insulating film 11 made of SiN x was formed on the entire surfaces of the gate bus wiring 21 and the gate bus branch line 22. Gate insulation film
11 is formed to a thickness of 3000 Å by the plasma CVD method.

次に、ゲートバス支線22の先端部に、スイッチング素子
として機能するTFT31を形成した。ゲートバス支線22の
一部がTFT31のゲート電極25として機能する。上述のよ
うにゲート絶縁膜11を形成した後、後にチャネル層12と
なるアモルファスシリコン(a-Si)層と、後にエッチン
グストッパ層13となるSiNxとを堆積させた。a-Si層の厚
さは300Å、SiNxの厚さは2000Åである。次に、SiNx
のパターニングを行い、エッチングストッパ層13を形成
した。更に、a-Si層及びエッチングストッパ層13上の全
面に、後にコンタクト層14、14となる、P(リン)を添
加したn+型a-Si層を、プラズマCVD法により800Åの厚さ
に堆積させた。次に、上記a-Si層及びn+型a-Si層のパタ
ーニングを同時に行い、チャネル層12及びコンタクト層
14、14を形成した。
Next, the TFT 31 functioning as a switching element was formed at the tip of the gate bus branch line 22. A part of the gate bus branch line 22 functions as the gate electrode 25 of the TFT 31. After forming the gate insulating film 11 as described above, an amorphous silicon (a-Si) layer to be the channel layer 12 later and SiN x to be the etching stopper layer 13 later were deposited. The thickness of the a-Si layer is 300Å and the thickness of SiN x is 2000Å. Next, the SiN x layer was patterned to form the etching stopper layer 13. Further, on the entire surface of the a-Si layer and the etching stopper layer 13, an n + type a-Si layer containing P (phosphorus), which will be contact layers 14 later, is formed to a thickness of 800 Å by the plasma CVD method. Deposited. Then, the a-Si layer and the n + -type a-Si layer are simultaneously patterned to form the channel layer 12 and the contact layer.
14 and 14 were formed.

次に、後にソース電極32、信号線として機能するソース
バス配線23、及びドレイン電極33となるTi金属層を形成
した。上記ソースバス配線23等は、一般に、Ti、Al、M
o、Cr等の単層又はこれらの多層金属で形成されるが、
本実施例ではTiを使用した。Ti金属層はスパッタリング
法により形成される。このTi金属層をパターニングする
ことにより、ソース電極32、ソースバス配線23、及びド
レイン電極33を形成した。ソースバス配線23とゲートバ
ス配線21とは、前述のゲート絶縁膜11を挟んで交差して
いる。
Next, a source electrode 32, a source bus line 23 functioning as a signal line later, and a Ti metal layer to be the drain electrode 33 were formed. The above-mentioned source bus wiring 23 etc. are generally made of Ti, Al, M
o, Cr, etc. are formed of a single layer or multilayer metal of these,
Ti is used in this embodiment. The Ti metal layer is formed by the sputtering method. By patterning this Ti metal layer, the source electrode 32, the source bus line 23, and the drain electrode 33 were formed. The source bus line 23 and the gate bus line 21 cross each other with the gate insulating film 11 interposed therebetween.

次に、第1図に示すように、ゲートバス配線21とソース
バス配線23とに囲まれた矩形の領域に、ITO(Indium ti
n oxide)から成る絵素電極41を形成した。絵素電極41
はTFT31のドレイン電極33の端部に重畳され、ドレイン
電極33に電気的に接続されている。
Next, as shown in FIG. 1, ITO (Indium ti) is formed in a rectangular area surrounded by the gate bus wiring 21 and the source bus wiring 23.
A pixel electrode 41 made of n oxide) was formed. Picture element electrode 41
Are superposed on the ends of the drain electrode 33 of the TFT 31 and are electrically connected to the drain electrode 33.

更に、TFT31及び絵素電極41を形成した基板1上の全面
に、SiNxからなる保護膜17を堆積した。保護膜17は、絵
素電極41の中央部の上で除去した窓あき形状としてもよ
い。保護膜17上には配向膜19を形成した。ガラス基板1
に対向するガラス基板2上には、対向電極3及び配向膜
9が形成されている。これらの基板1及び2上の間に液
晶層18を封入し、本実施例のアクティブマトリクス型表
示装置が完成する。
Further, a protective film 17 made of SiN x was deposited on the entire surface of the substrate 1 on which the TFT 31 and the pixel electrode 41 were formed. The protective film 17 may have a window-like shape removed on the central portion of the pixel electrode 41. An alignment film 19 was formed on the protective film 17. Glass substrate 1
The counter electrode 3 and the alignment film 9 are formed on the glass substrate 2 facing the. A liquid crystal layer 18 is enclosed between the substrates 1 and 2 to complete the active matrix display device of this embodiment.

TFT31の近傍の構成について説明する。TFT31付近の拡大
図を第2図に示す。前述のようにTFT31はゲートバス配
線21から分岐したゲートバス支線22上に形成されてい
る。TFT31のドレイン電極33は絵素電極41に電気的に接
続され、ソース電極32はソースバス配線23に電気的に接
続されている。ゲートバス支線22は、ゲートバス支線22
のTFT31が形成されている部分以外の部分に於いて、ゲ
ートバス支線22のTFT31が形成されている部部より幅の
小さい部分を有している。このように幅の小さい部分を
設けることにより、絵素電極41からゲートバス支線22ま
での距離Xを、前述の第9図の従来例のそれよりも大き
くすることができる。距離Xが大きいことにより、レー
ザ光等の光エネルギーを用いてゲートバス支線22を容易
に、しかも確実に切断することができる。距離Xが10μ
m以上であれば確実に切断できることを確認した。距離
Xが小さいと、TFT31を損傷することなくゲートバス支
線22を切断することが困難であるばかりではなく、照射
されるレーザ光がゲートバス配線21とソースバス配線23
との交差部に悪影響を及ぼし、これらのバス配線21及び
23間の絶縁不良を起こす場合が生じる。
The configuration near the TFT 31 will be described. An enlarged view around TFT31 is shown in Fig. 2. As described above, the TFT 31 is formed on the gate bus branch line 22 branched from the gate bus line 21. The drain electrode 33 of the TFT 31 is electrically connected to the pixel electrode 41, and the source electrode 32 is electrically connected to the source bus line 23. Gate bus branch line 22 is gate bus branch line 22
In a portion other than the portion where the TFT 31 is formed, the gate bus branch line 22 has a portion having a smaller width than the portion where the TFT 31 is formed. By providing such a portion having a small width, the distance X from the pixel electrode 41 to the gate bus branch line 22 can be made larger than that of the conventional example shown in FIG. Since the distance X is large, it is possible to easily and surely cut the gate bus branch line 22 by using light energy such as laser light. Distance X is 10μ
It was confirmed that if the length was at least m, it could be reliably cut. When the distance X is small, it is not only difficult to cut the gate bus branch line 22 without damaging the TFT 31, but also the irradiated laser light is emitted by the gate bus line 21 and the source bus line 23.
It adversely affects the intersection with the bus wiring 21 and
In some cases, insulation failure between the two may occur.

以上の構成を有するアクティブマトリクス型表示装置に
於いて、TFT31が不良となったり、ソースバス配線23と
絵素電極41との間に弱いリーク電流が発生した場合に
は、絵素欠陥が生じる。このような場合には、次のよう
にして修正が行われる。まず、第2図の破線で示す領域
51に光エネルギーを照射することにより、ゲートバス支
線22を切断する。本実施例では光エネルギーとして、YA
Gレーザ光を用いた。これにより、ゲートバス支線22は
ゲートバス配線21から電気的に絶縁される。前述のよう
に、ゲートバス支線22は、ゲートバス支線22のTFT31が
形成されている部分以外の部分に於いて、ゲートバス支
線22のTFT31が形成されている部分より幅の小さい部分
を有しているので、ゲートバス支線22は容易にしかも確
実に切断される。レーザ光は基板1及び2の何れの基板
から照射してもよいが、基板2には遮光膜が形成されて
いる場合が多く、その場合には基板1側から照射する。
本実施例でも基板1側から照射した。
In the active matrix type display device having the above configuration, when the TFT 31 becomes defective or a weak leak current occurs between the source bus line 23 and the pixel electrode 41, a pixel defect occurs. In such a case, the correction is performed as follows. First, the area shown by the broken line in FIG.
The gate bus branch line 22 is cut by irradiating 51 with light energy. In this embodiment, the light energy is YA
G laser light was used. As a result, the gate bus branch line 22 is electrically insulated from the gate bus wiring 21. As described above, the gate bus branch line 22 has a portion smaller in width than the portion of the gate bus branch line 22 where the TFT 31 is formed, in a portion other than the portion where the TFT 31 is formed. Therefore, the gate bus branch line 22 is easily and surely cut. The laser light may be emitted from either the substrate 1 or the substrate 2, but in many cases, a light-shielding film is formed on the substrate 2, and in that case, the laser light is emitted from the substrate 1 side.
Also in this example, irradiation was performed from the substrate 1 side.

次に、第2図に破線で示す領域52及び53、即ち、第3図
の矢印26及び27で示す部分にレーザ光を照射する。これ
により、領域52ではソース電極32とゲート電極25とが電
気的に接続され、領域53ではドレイン電極33とゲート電
極25とが電気的に接続される。従って、ソース電極32と
ドレイン電極33とはゲート電極25を介して電気的に接続
される。
Next, the regions 52 and 53 indicated by broken lines in FIG. 2, that is, the portions indicated by arrows 26 and 27 in FIG. 3 are irradiated with laser light. As a result, the source electrode 32 and the gate electrode 25 are electrically connected in the region 52, and the drain electrode 33 and the gate electrode 25 are electrically connected in the region 53. Therefore, the source electrode 32 and the drain electrode 33 are electrically connected via the gate electrode 25.

以上のようにして修正されたTFT31に接続された絵素電
極41(修正絵素電極)には、ソースバス配線23の信号が
常に印加されるため、修正絵素電極は正常には機能する
ことはできない。しかし、修正絵素電極によって表示さ
れる絵素は、ソースバス配線23に印加される信号の実効
値に相当する表示を行うので、この絵素は完全な輝点又
は黒点となることはなく、ソースバス配線23に沿って並
ぶ絵素の平均的な明るさの表示を行うことになる。従っ
て、この絵素は、きわめて判別し難い絵素欠陥となる。
Since the signal of the source bus line 23 is always applied to the picture element electrode 41 (correction picture element electrode) connected to the TFT 31 modified as described above, the correction picture element electrode normally functions. I can't. However, since the picture element displayed by the modified picture element electrode performs display corresponding to the effective value of the signal applied to the source bus line 23, this picture element does not become a complete bright spot or a black spot, The average brightness of the picture elements arranged along the source bus wiring 23 is displayed. Therefore, this picture element becomes a picture element defect that is extremely difficult to distinguish.

上述のようにレーザ光照射を行っても、ゲートバス支線
22及びTFT31上には保護膜17が形成されているので、溶
融した金属等が表示媒体である液晶層18に混入すること
もなく、表示には影響しない。また、レーザ光の照射条
件を変えることにより、同じレーザ光を用いて金属層間
の溶融接続と金属層の切断とを行うことが可能であるこ
とが確認されている。
Even if laser light irradiation is performed as described above, the gate bus branch line
Since the protective film 17 is formed on the TFT 22 and the TFT 31, the molten metal or the like does not mix into the liquid crystal layer 18 which is a display medium and does not affect the display. It has also been confirmed that it is possible to perform fusion connection between metal layers and cutting of metal layers by using the same laser light by changing the irradiation conditions of laser light.

また、上記の修正に於いて、TFT31のゲート電極25とソ
ース電極32及びドレイン電極33との接続を先に行い、ゲ
ートバス支線22の切断を後に行ってもよい。
In the above modification, the gate electrode 25 of the TFT 31 may be connected to the source electrode 32 and the drain electrode 33 first, and the gate bus branch line 22 may be cut later.

ゲートバス支線22は、第4図(a)又は(b)に示す平
面構成とすることもできる。第4図(a)に示すゲート
バス支線22は、前述の第9図のゲートバス支線22に於い
て絵素電極41側の部分のみを取り除くことにより、ゲー
トバス支線22の幅の小さい部分が形成されている。同様
に、第4図(b)に示すゲートバス支線22は、前述の第
9図のゲートバス支線22に於いてソースバス配線23側の
部分のみを取り除くことにより、ゲートバス支線22の幅
の小さい部分が形成されている。
The gate bus branch line 22 may have a planar configuration shown in FIG. 4 (a) or (b). In the gate bus branch line 22 shown in FIG. 4 (a), only the portion of the gate bus branch line 22 of FIG. Has been formed. Similarly, the gate bus branch line 22 shown in FIG. 4B has the width of the gate bus branch line 22 removed by removing only the portion of the gate bus branch line 22 of FIG. A small part is formed.

本発明は、第5図に示すように、付加容量42を有するア
クティブマトリクス型表示装置にも適用できる。第5図
の表示装置は、前述の第1図〜第3図に示す実施例に付
加容量42を設けたものである。付加容量42は、基板1上
にゲートバス配線21と並行して設けられた付加容量用電
極24と、絵素電極41との重畳部(斜線部)に形成されて
いる。第5図の表示装置に於いても前述の第1図〜第3
図の実施例と同様に絵素欠陥を修正することができる。
The present invention can also be applied to an active matrix type display device having an additional capacitor 42 as shown in FIG. The display device shown in FIG. 5 is obtained by adding the additional capacitor 42 to the embodiment shown in FIGS. The additional capacitance 42 is formed in the overlapping portion (hatched portion) of the pixel electrode 41 and the additional capacitance electrode 24 provided in parallel with the gate bus line 21 on the substrate 1. Also in the display device of FIG. 5, the above-described FIGS.
The pixel defects can be repaired as in the illustrated embodiment.

更に、本発明は第6図の構成を有するアクティブマトリ
クス型表示装置にも適用することができる。この表示装
置は、第5図の表示装置に於いて、付加容量42の占める
部分による開口部の面積の減少を抑えたものである。即
ち、この表示装置では、ゲートバス配線21の幅を広げ、
絵素電極41の一部と重畳されている。この構成では、隣
接する非選択状態のゲートバス配線21を付加容量用電極
として用いることができる。しかも、第5図のようにゲ
ートバス配線21と付加容量用電極24との間に隙間が存在
しないので、開口部の面積の減少を抑えることができ
る。この表示装置に於いても、第1図〜第3図の実施例
と同様に絵素欠陥が修正される。
Furthermore, the present invention can be applied to the active matrix type display device having the configuration of FIG. This display device suppresses the reduction of the area of the opening due to the portion occupied by the additional capacitance 42 in the display device of FIG. That is, in this display device, the width of the gate bus wiring 21 is increased,
It overlaps with a part of the pixel electrode 41. In this configuration, the adjacent non-selected gate bus line 21 can be used as the additional capacitance electrode. Moreover, since there is no gap between the gate bus line 21 and the additional capacitance electrode 24 as shown in FIG. 5, a reduction in the area of the opening can be suppressed. Also in this display device, the picture element defect is corrected as in the embodiment shown in FIGS.

上記何れの実施例に於いても、TFT31のゲート電極が下
に、ソース電極及びドレイン電極が上に形成されている
例を示したが、ゲート電極が上に、ソース電極及びドレ
イン電極が下に形成されたタイプのTFTを用いることも
できる。
In each of the above embodiments, the example in which the gate electrode of the TFT 31 is formed below and the source electrode and the drain electrode are formed above is shown, but the gate electrode is formed above and the source electrode and the drain electrode are formed below. It is also possible to use formed TFTs.

また、上記の実施例ではスイッチング素子としてTFTを
用いたが、レーザ光等の光エネルギー照射によって、信
号線側の電極と絵素電極側の電極とを電気的に接続し得
るスイッチング素子であれば本発明に用いることができ
る。
Further, although the TFT is used as the switching element in the above-mentioned embodiment, if the switching element can electrically connect the electrode on the signal line side and the electrode on the pixel electrode side by irradiation of light energy such as laser light. It can be used in the present invention.

(発明の効果) 本発明のアクティブマトリクス型表示装置では、絵素欠
陥を容易に検出することができる表示装置の状態で、該
絵素欠陥を目立たないように修正することができる。ま
たTFT自体を絵素短絡部として用いるため、従来のよう
に、このTFTとは別に欠陥修正用の部材併設による開口
率低下を皆無とすることができる。しかも、走査支線の
スイッチング素子が形成されている部分より幅を小さく
構成とすることによって、光エネルギー照射による走査
支線の溶融切断時に絵素電極に損傷を与えることなく、
容易に切断できるように距離をとるとともに、絵素開口
部をできるだけ大きくとることができる。従って、本発
明によれば、高い歩留りで表示装置を生産することがで
き、表示装置のコスト低下に寄与することができる。
(Effect of the Invention) In the active matrix type display device of the present invention, it is possible to correct the picture element defects in a state of the display device in which the picture element defects can be easily detected. Further, since the TFT itself is used as the pixel short-circuit portion, it is possible to eliminate the reduction of the aperture ratio due to the provision of a defect correction member separately from the TFT as in the conventional case. Moreover, by configuring the width of the scanning branch line to be smaller than the portion where the switching element is formed, the pixel electrodes are not damaged when the scanning branch line is melted and cut by light energy irradiation,
The distance can be set so that it can be easily cut, and the pixel opening can be made as large as possible. Therefore, according to the present invention, a display device can be produced with a high yield, which can contribute to a reduction in the cost of the display device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のアクティブマトリクス型表示装置の一
実施例に用いられるアクティブマトリクス基板の平面
図、第2図は第1図のTFT近傍の拡大平面図、第3図は
第1図の基板を用いた表示装置の第1図に於けるIII-II
I線に沿った断面図、第4図(a)及び(b)は他の実
施例のゲートバス支線を示す平面図、第5図及び第6図
はそれぞれ本発明の他の実施例の平面図、第7図は走査
線及び信号線に印加される信号と絵素電極の電圧との関
係を示す図、第8図及び第9図はそれぞれ従来のアクテ
ィブマトリクス型表示装置に用いられるアクティブマト
リクス基板の平面図である。 1,2……ガラス基板、3……対向電極、9,19……配向
膜、11……ゲート絶縁膜、12……チャネル層、13……エ
ッチングストッパ層、14……コンタクト層、18……液晶
層、21……ゲートバス配線、22……ゲートバス支線、23
……ソースバス配線、24……付加容量用電極、25……ゲ
ート電極、31……TFT、32……ソース電極、33……ドレ
イン電極、41……絵素電極、42……付加容量。
FIG. 1 is a plan view of an active matrix substrate used in an embodiment of the active matrix display device of the present invention, FIG. 2 is an enlarged plan view of the vicinity of the TFT of FIG. 1, and FIG. 3 is the substrate of FIG. III-II in FIG. 1 of the display device using the
Sectional views taken along line I, FIGS. 4 (a) and 4 (b) are plan views showing a gate bus branch line of another embodiment, and FIGS. 5 and 6 are planes of another embodiment of the present invention. FIG. 7 and FIG. 7 are diagrams showing the relationship between the signals applied to the scanning lines and the signal lines and the voltage of the pixel electrodes, and FIG. 8 and FIG. 9 are the active matrix used in the conventional active matrix type display device. It is a top view of a substrate. 1,2 ... Glass substrate, 3 ... Counter electrode, 9,19 ... Alignment film, 11 ... Gate insulating film, 12 ... Channel layer, 13 ... Etching stopper layer, 14 ... Contact layer, 18 ... … Liquid crystal layer, 21 …… Gate bus wiring, 22 …… Gate bus branch line, 23
...... Source bus wiring, 24 …… Additional capacitance electrode, 25 …… Gate electrode, 31 …… TFT, 32 …… Source electrode, 33 …… Drain electrode, 41 …… Pixel electrode, 42 …… Additional capacitance.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 音琴 秀則 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 耕三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 高濱 学 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭63−225229(JP,A) 特開 昭63−136076(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hidenori Otokoton 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Kozo Yano 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Incorporated (72) Inventor Manabu Takahama 22-22 Nagaike-cho, Abeno-ku, Osaka City, Osaka Prefecture Incorporated in Sharp (56) Reference JP 63-225229 (JP, A) JP 63-136076 ( JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】少なくとも一方が透光性を有する一対の絶
縁性基板と、該一対の基板の何れか一方の基板上にマト
リクス状に設けられた絵素電極と、該絵素電極の周囲を
通り相互に交差した状態で配線された走査線および信号
線と、該走査線および信号線の交差部の近傍部分に設け
られたスイッチング素子とを備え、 該走査線から分岐された走査支線の先端部に該スイッチ
ング素子が設けられると共に、走査支線の走査線とスイ
ッチング素子の間に幅の小さい部分を有し、該スイッチ
ング素子を介して該絵素電極が該走査線および信号線に
接続されている正常絵素部と、 該切断用の幅の小さい部分で切断された走査支線の先端
部に該スイッチング素子が設けられ、該スイッチング素
子のゲート電極とソース電極との重畳部分および該ゲー
ト電極とドレイン電極との重畳部分のそれぞれが接続さ
れ、該絵素電極が該信号線に電気的に直接接続された欠
陥絵素部と を有するアクティブマトリクス型表示装置。
1. A pair of insulating substrates, at least one of which has a light-transmitting property, a pixel electrode provided in a matrix on one of the pair of substrates, and a periphery of the pixel electrode. A scanning line and a signal line wired in a state of intersecting each other, and a switching element provided in the vicinity of the intersection of the scanning line and the signal line, and the tip of a scanning branch line branched from the scanning line. The switching element is provided in a portion, and a portion having a small width is provided between the scanning line of the scanning branch line and the switching element, and the pixel electrode is connected to the scanning line and the signal line through the switching element. The switching element is provided at the tip of the scanning branch line cut by the normal pixel portion that is present and the portion for cutting the width, and the overlapping portion of the gate electrode and the source electrode of the switching element and the gate electrode. And it is connected to each of the overlapping portion between the drain electrode, an active matrix display device having a defective pixel portion where picture elements electrodes are electrically directly connected to the signal line.
JP14685790A 1990-05-11 1990-06-04 Active matrix display device Expired - Lifetime JPH07122720B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP14685790A JPH07122720B2 (en) 1990-06-04 1990-06-04 Active matrix display device
DE69133246T DE69133246T2 (en) 1990-05-11 1991-02-19 Active matrix display device, method of manufacturing the same, and method of treating defective pixels
EP96200206A EP0717303B1 (en) 1990-05-11 1991-02-19 An active matrix display device, a method of manufacturing the same and a method to treat defective pixels
DE69122162T DE69122162T2 (en) 1990-05-11 1991-02-19 Active matrix display device and method for its manufacture
US07/656,845 US5335102A (en) 1990-05-11 1991-02-19 Liquid crystal display element and method for treating defective pixels therein
EP91301303A EP0456338B1 (en) 1990-05-11 1991-02-19 An active matrix display device and a method of manufacturing the same
KR1019910005675A KR0149447B1 (en) 1990-05-11 1991-04-09 An active matrix display device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14685790A JPH07122720B2 (en) 1990-06-04 1990-06-04 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH0437823A JPH0437823A (en) 1992-02-07
JPH07122720B2 true JPH07122720B2 (en) 1995-12-25

Family

ID=15417130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14685790A Expired - Lifetime JPH07122720B2 (en) 1990-05-11 1990-06-04 Active matrix display device

Country Status (1)

Country Link
JP (1) JPH07122720B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642147B1 (en) * 1993-09-02 1999-07-07 Hamamatsu Photonics K.K. Photoemitter, electron tube, and photodetector
KR100440711B1 (en) * 1997-02-27 2004-10-06 삼성전자주식회사 Method for repairing high pixel of liquid crystal display device, especially supplying a low dc bias to a pixel electrode
KR19990024910A (en) * 1997-09-09 1999-04-06 윤종용 How to remove pixel defects
KR100477131B1 (en) * 1997-11-11 2005-07-07 삼성전자주식회사 Pixel repair method of liquid crystal display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136079A (en) * 1986-11-28 1988-06-08 松下電器産業株式会社 Bit map display device
JPS63225229A (en) * 1987-03-16 1988-09-20 Matsushita Electric Ind Co Ltd Thin-film transistor array

Also Published As

Publication number Publication date
JPH0437823A (en) 1992-02-07

Similar Documents

Publication Publication Date Title
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
US5164851A (en) Active matrix display device having spare switching elements connectable to divisional subpixel electrodes
US7330222B2 (en) Display device and method for fabricating the same
US5469025A (en) Fault tolerant active matrix display device
JP2669954B2 (en) Active matrix display
JP2698239B2 (en) Line defect repair method for active matrix display device
US5508591A (en) Active matrix display device
JPH0820646B2 (en) Active matrix display device
JPH02275927A (en) Active matrix substrate and active matrix display device
JPH07122720B2 (en) Active matrix display device
JPH0830826B2 (en) Method for manufacturing active matrix display device
JPH0324524A (en) Active matrix display device
JP2654259B2 (en) Active matrix display device
JP2760459B2 (en) Active matrix type substrate
JP2654258B2 (en) Active matrix display device
JPH07122719B2 (en) Active matrix display device
JP2994905B2 (en) Modification method of active matrix display device
JPH0786619B2 (en) Active matrix display
JP2589867B2 (en) Active matrix display device
JP2502400B2 (en) Active matrix display
JPH055895A (en) Active matrix display device
JP2005173499A (en) Liquid crystal display and its manufacturing method
JPH0833557B2 (en) Active matrix display
JP2552368B2 (en) Active matrix display
JPH0748146B2 (en) Active matrix substrate and active matrix display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 15