KR20080056830A - Liquid crystal display device and method for repairing the same - Google Patents
Liquid crystal display device and method for repairing the same Download PDFInfo
- Publication number
- KR20080056830A KR20080056830A KR1020060129856A KR20060129856A KR20080056830A KR 20080056830 A KR20080056830 A KR 20080056830A KR 1020060129856 A KR1020060129856 A KR 1020060129856A KR 20060129856 A KR20060129856 A KR 20060129856A KR 20080056830 A KR20080056830 A KR 20080056830A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- electrode
- substrate
- thin film
- pixel electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
Description
도 1은 종래 기술에 의한 액정표시장치를 나타낸 평면도1 is a plan view showing a liquid crystal display device according to the prior art
도 2는 본 발명에 의한 액정표시장치를 나타낸 회로도2 is a circuit diagram showing a liquid crystal display device according to the present invention;
도 3은 도 2의 A부분을 확대한 평면도3 is an enlarged plan view of portion A of FIG.
도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도4 is a cross-sectional view taken along the line II ′ of FIG. 3.
도 5는 도 2의 B부분을 확대한 평면도5 is an enlarged plan view of a portion B of FIG. 2;
도 6은 도 5의 Ⅱ-Ⅱ'선을 따라 절단한 단면도FIG. 6 is a cross-sectional view taken along the line II-II ′ of FIG. 5.
도 7은 도 2의 C부분을 확대한 평면도7 is an enlarged plan view of a portion C of FIG. 2;
도 8은 도 7의 Ⅲ-Ⅲ'선을 따라 절단한 단면도FIG. 8 is a cross-sectional view taken along the line III-III ′ of FIG. 7.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
100 : 기판 110 : 제 1 박막 트랜지스터100
112 : 제 2 박막 트랜지스터 120 : 제 1 화소 전극112: second thin film transistor 120: first pixel electrode
122 : 제 2 화소 전극 121 : 연결 패턴122: second pixel electrode 121: connection pattern
130 : 게이트 라인 136 : 데이터 라인130: gate line 136: data line
150 : 홈 160 : 더미 패턴150: groove 160: dummy pattern
본 발명은 액정표시장치 및 이의 리페어 방법에 관한 것으로, 리페어 공정이 이루어진 화소에서 충전 특성이 저하되는 것을 방지하기 위한 액정표시장치 및 이의 리페어 방법에 관한 것이다.BACKGROUND OF THE
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, the liquid crystal display device is the most widely used as a substitute for the CRT (Cathode Ray Tube) for the mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention, a variety of applications such as a television, a computer monitor, and the like for receiving and displaying broadcast signals have been developed.
이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.In order to use the LCD as a general screen display device in various parts, development of high quality images such as high definition, high brightness, and large area is required while maintaining the characteristics of light weight, thinness, and low power consumption. can do.
이하에서는 종래 기술에 의한 액정표시장치 및 이의 리페어 방법에 대해 알 아본다.Hereinafter, a liquid crystal display and a repair method thereof according to the related art will be described.
도 1은 종래 기술에 의한 액정표시장치를 나타낸 평면도이다.1 is a plan view showing a liquid crystal display device according to the prior art.
종래 기술에 의한 액정표시장치는 제 1 기판 상에 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(GL)과, 게이트 라인(GL)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(DL)이 교차되어 형성됨으로써, 화소 영역을 정의한다. 그리고, 화소 영역에는 화소 전극(20)이 형성되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 박막 트랜지스터(10)가 형성되어 있다. 이때, 게이트 라인(GL)에 인가되는 신호에 따라 데이터 라인(DL)의 데이터 신호를 각 화소 전극(20)에 전달하게 된다. 이와 같이, 박막 트랜지스터 및 화소 전극이 형성된 제 1 기판을 박막 트랜지스터 어레이 기판이라 한다.The liquid crystal display according to the related art has a plurality of gate lines GL in one direction at regular intervals on the first substrate, and a plurality of data lines DL at regular intervals in a direction perpendicular to the gate line GL. By being formed to intersect, the pixel area is defined. The
도면에서는 생략하였으나, 제 1 기판에 대향하는 제 2 기판에는 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 화상을 구현하기 위한 공통 전극이 형성되어 있다. 이러한 컬러 필터층이 형성된 제 2 기판을 컬러 필터 어레이 기판이라 한다.Although not shown in the drawing, the second substrate facing the first substrate includes a black matrix layer for blocking light except portions of the pixel region, an R, G, and B color filter layer for expressing color colors, and an image. The common electrode for this is formed. The second substrate on which the color filter layer is formed is called a color filter array substrate.
박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판은 서로 합착되고, 그 사이에는 액정층이 형성되어 있다. 그리고, 화소 전극과 공통 전극 사이의 전계에 의해 양 기판 사이에 형성된 액정층의 액정이 배향되고, 그 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절함으로써 화상을 표시하게 된다. The thin film transistor array substrate and the color filter array substrate are bonded to each other, and a liquid crystal layer is formed therebetween. And the liquid crystal of the liquid crystal layer formed between both board | substrates is oriented by the electric field between a pixel electrode and a common electrode, and an image is displayed by adjusting the quantity of the light which permeate | transmits a liquid crystal layer according to the orientation degree.
상기에서 박막 트랜지스터의 형성시 소스/드레인 전극의 패터닝이 정상적으로 이루어지지 않아, 소오스/드레인 전극간의 분리가 되지 않거나, 혹은 박막 트랜 지스터 부위에 전도성 이물이 남아 박막 트랜지스터의 구동 불량 및 단선 등의 영향으로, 블랙 상태(black state)에서, 휘점이 발생할 수 있다. When the thin film transistor is formed, the patterning of the source / drain electrodes is not performed normally, so that separation between the source / drain electrodes is not possible, or conductive foreign matter remains in the thin film transistor area, resulting in poor driving of the thin film transistor and disconnection. In the black state, bright spots may occur.
다음으로 도 1을 참고하여 액정표시장치의 n번째 게이트 라인(GLn)과 데이터 라인(DL)이 교차하는 부분에 형성된 박막 트랜지스터(10)에 불량이 발생한 경우의 리페어 방법을 설명한다.Next, referring to FIG. 1, a repair method in the case where a failure occurs in the
종래 기술에 의한 액정표시장치의 리페어 방법은 도 1에 도시된 바와 같이, 먼저, n번째 게이트 라인(GLn)과 데이터 라인(DL)이 교차하는 부분에 형성된 박막 트랜지스터(10)와 이에 연결된 화소 전극(20)을 컷팅(cutting)한다. 이때, 박막 트랜지스터(10)의 드레인 전극이 형성된 부위에 레이저를 조사하여 컷팅한다.As shown in FIG. 1, a repair method of a liquid crystal display according to the related art, first, a
이어, n번째 게이트 라인(GLn)과 데이터 라인(DL)이 교차하는 부분의 화소 영역에 형성된 화소 전극(20)과, n+1번째 게이트 라인(GLn +1)과 데이터 라인(DL)이 교차하는 부분의 화소 영역에 형성된 화소 전극(20)을 레이저를 조사하여 웰딩(welding)한다.Subsequently, the
따라서 n번째 게이트 라인(GLn)과 데이터 라인(DL)이 교차하는 부분의 화소 영역에 형성된 화소 전극(20)과 n+1번째 게이트 라인(GLn +1)과 데이터 라인(DL)이 교차하는 부분의 화소 영역에 형성된 화소 전극(20)은 전기적으로 연결되고, 두 개의 화소 전극이 n+1번째 게이트 라인(GLn +1)과 데이터 라인(DL)이 교차하는 부분에 형성된 하나의 박막 트랜지스터(10)에 의해 구동된다.Therefore, the
그러나 이로 인해 하나의 박막 트랜지스터가 단위 시간동안 충전해야하는 전하량이 많아지므로, 충전 특성의 저하의 문제가 발생한다. 따라서 리페어 공정이 이루어진 화소의 경우 다른 주변의 화소보다 휘도가 낮아지게 된다.However, this increases the amount of charge that one thin film transistor needs to charge for a unit time, thereby causing a problem of deterioration in charging characteristics. Therefore, in the case of the repair process, the luminance is lower than that of other pixels.
대형 패널의 경우 소형 패널과 비교하여 한 화소 영역의 크기는 더 크게 형성되므로, 단위 화소의 액정 커패시턴스가 더 커지며, 이에 따라 상기와 같은 충전 특성 저하의 문제에는 더 큰 영향을 주게 된다.In the case of the large panel, since the size of one pixel area is larger than that of the small panel, the liquid crystal capacitance of the unit pixel becomes larger, which in turn has a greater influence on the above-mentioned problem of deterioration of charging characteristics.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 리페어 공정이 이루어진 화소에서 충전 특성이 저하되는 것을 방지하기 위한 액정표시장치 및 이의 리페어 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a liquid crystal display device and a repair method thereof for preventing the charging property from deteriorating in the pixel where the repair process is performed.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 각각 상하 부화소를 구비한 복수개의 화소 영역을 정의하며, 서로 대향하여 배치된 제 1 기판 및 제 2 기판, 상기 제 1 기판 상에, 각 화소 영역의 상부화소와 하부화소를 가로질러 형성되는 게이트 라인, 상기 게이트 라인과 교차하여 형성된 데이터 라인, 상기 각 게이트 라인과 데이터 라인의 교차부의 상하로 각각 상기 상부화소와 하부화소를 구동하는 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터, 상기 제 1 및 제 2 박막 트랜지스터에 각각 연결되어 상기 상부화소와 하부화소에 형성되는 제 1 화소 전극 및 제 2 화소 전극, 동일한 화소 영역내의 상기 제 1 화소 전극 및 제 2 화소 전극을 연결하며, 이들과 일체형으로 형성된 연결 패턴, 상기 연결 패턴 하부의 상기 게이트 라인에 형성된 홈, 상기 화소 영역의 상부화소와 이와 인접한 화소 영역의 하부화소에 오버랩되도록 형성된 제 1 더미 패턴, 상기 화소 영역의 하부화소와 이와 인접한 화소 영역의 상부화소에 오버랩되도록 형성된 제 2 더미 패턴, 및 제 1 기판과 제 2 기판 사이에 형성되는 액정층을 포함하여 구성됨을 특징으로 한다.The liquid crystal display according to the present invention according to the above object defines a plurality of pixel regions each having an upper and lower sub-pixels, and each of the first and second substrates and the first substrate disposed to face each other, A gate line formed across the upper and lower pixels of the pixel region, a data line formed to intersect the gate line, and a first driving unit of the upper and lower pixels above and below an intersection of the gate lines and the data lines, respectively; A first pixel electrode and a second pixel electrode connected to a thin film transistor and a second thin film transistor, the first and second thin film transistors respectively formed in the upper pixel and the lower pixel, the first pixel electrode and the first pixel in the same pixel region. A connection pattern connected to the two pixel electrodes and integrally formed thereon; a groove formed in the gate line below the connection pattern; A first dummy pattern formed to overlap the upper pixel of the pixel area and a lower pixel of the pixel area adjacent thereto, a second dummy pattern formed to overlap the lower pixel of the pixel area and the upper pixel of the pixel area adjacent thereto, and a first substrate And a liquid crystal layer formed between the second substrate and the second substrate.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 리페어 방법은 상기의 액정표시장치의 리페어 방법에 있어서, 휘점이 발생된 화소 영역의 제 1, 제 2 화소 전극과 각각 이에 연결되는 제 1, 제 2 박막 트랜지스터의 연결부위를 컷팅하는 단계, 상기 휘점이 발생된 화소 영역의 제 1 화소 전극과 제 2 화소 전극을 연결하는 연결 패턴을 컷팅하는 단계, 상기 휘점이 발생된 화소 영역의 제 1 화소 전극과 이와 인접한 다른 화소 영역의 제 2 화소 전극을 전기적으로 연결하는 단계, 및 상기 휘점이 발생된 화소 영역의 제 2 화소 전극과 이와 인접한 다른 화소 영역의 제 1 화소 전극을 전기적으로 연결하는 단계를 포함하여 이루어짐을 특징으로 한다.The repairing method of the liquid crystal display device according to the present invention according to the above object is, in the repair method of the liquid crystal display device, the first and second pixel electrodes of the pixel region where the bright point is generated, respectively, Cutting a connection portion of the second thin film transistor, cutting a connection pattern connecting the first pixel electrode and the second pixel electrode of the pixel region where the bright spot is generated, and the first pixel of the pixel region where the bright spot is generated Electrically connecting an electrode and a second pixel electrode of another pixel region adjacent thereto, and electrically connecting a second pixel electrode of the pixel region where the bright spot is generated and a first pixel electrode of the other pixel region adjacent thereto; It is characterized by including the.
대형 패널에서 2 이상의 박막 트랜지스터를 구비하여 하나의 화소 영역을 구동시, 특정 화소 영역에 휘점이 발생하면 각각 인접한 화소 영역과 불량이 발생한 화소 영역을 전기적으로 연결하여 리페어 한다. 이 경우, 하나의 화소 영역은 적어도 2개의 박막 트랜지스터에 의해 구동되어 액정 캐패시턴스를 확보하는 구조이나, 리페어된 화소 영역은 그 2배의 액정 캐패시턴스를 담당하게 되어 충전 특성 저하가 심해진다.When a single pixel area is driven by using two or more thin film transistors in a large panel and a bright point occurs in a specific pixel area, the adjacent pixel area and the defective pixel area are electrically connected and repaired. In this case, one pixel region is driven by at least two thin film transistors to secure the liquid crystal capacitance, but the repaired pixel region is responsible for twice the liquid crystal capacitance, so that the deterioration in charging characteristics is severe.
본 발명의 액정표시장치는 이러한 대형 패널에서 불량이 발생된 화소 영역의 상하로 리페어하여 리페어가 이루어진 화소 영역이 부담하는 액정 캐패시턴스의 양을 줄여, 리페어가 이루어진 화소 영역에 충전 특성 저하가 일어남을 방지할 수 있다.The liquid crystal display of the present invention reduces the amount of liquid crystal capacitance of the repaired pixel region by repairing up and down the pixel region in which the defect occurs in such a large panel, thereby preventing deterioration of charging characteristics in the repaired pixel region. can do.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 의한 액정표시장치 및 이의 리페어 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a repair method thereof according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 액정표시장치를 나타낸 회로도이고, 도 3은 도 2의 A부분을 확대한 평면도이며, 도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이고, 도 5는 도 2의 B부분을 확대한 평면도이며, 도 6은 도 5의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 또한, 도 7은 도 2의 C부분을 확대한 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.2 is a circuit diagram illustrating a liquid crystal display according to the present invention, FIG. 3 is an enlarged plan view of a portion A of FIG. 2, FIG. 4 is a cross-sectional view taken along the line II ′ of FIG. 3, and FIG. 2 is an enlarged plan view of part B of FIG. 2, and FIG. 6 is a cross-sectional view taken along the line II-II ′ of FIG. 5. 7 is an enlarged plan view of portion C of FIG. 2, and FIG. 8 is a cross-sectional view taken along line III-III ′ of FIG. 7.
본 발명에 의한 액정표시장치는 도 2에 도시된 바와 같이, 각각 상하 부화소를 구비한 복수개의 화소 영역(P)을 정의하며, 서로 대향하여 배치된 제 1 기판 및 제 2 기판(도시하지 않음)과, 제 1 기판 상에, 각 화소 영역(P)의 상부화소와 하부화소를 가로질러 형성되는 게이트 라인(GL)과, 상기 게이트 라인(GL)과 교차하여 형성된 데이터 라인(DL)과, 각 게이트 라인(GL)과 데이터 라인(DL)의 교차부의 상하로 각각 상부화소와 하부화소를 구동하는 제 1 박막 트랜지스터(110) 및 제 2 박막 트랜지스터(112)와, 제 1 및 제 2 박막 트랜지스터(110, 112)에 각각 연결되어 상기 상부화소와 하부화소에 형성되는 제 1 화소 전극(120) 및 제 2 화소 전극(122)와, 동일한 화소 영역(P) 내의 상기 제 1 화소 전극(120) 및 제 2 화소 전극(122)을 연결하며, 이들과 일체형으로 형성된 연결 패턴(121)과, 연결 패턴(121) 하부의 상기 게이트 라인(GL)에 형성된 홈(도 5의 150)과, 화소 영역(P)의 상부화소와 이와 인접한 화소 영역(P)의 하부화소에 오버랩되도록 형성된 더미 패턴(도 7의 160)을 포함하여 구성된다.As shown in FIG. 2, the liquid crystal display according to the present invention defines a plurality of pixel regions P having upper and lower subpixels, respectively, and includes a first substrate and a second substrate disposed opposite to each other (not shown). ), A gate line GL formed across the upper and lower pixels of each pixel region P on the first substrate, a data line DL formed to intersect the gate line GL, A first
본 발명의 실시예에서는 상기에서 설명한 바와 같이, 제 1 기판 상에 복수개의 게이트 라인(GL)과 복수개의 데이터 라인(DL)이 교차되어 형성되고, 상기 게이트 라인(GL)은 각 화소 영역의 상하부화소를 나누도록 지나가고 각 교차 부위에는 상하로 두 개의 박막 트랜지스터가 형성되어 하나의 화소 영역의 각 상부화소와 하부화소를 제어하게 된다. 이는 액정표시장치가 점점 대형화됨에 따라 한 화소 영역의 크기가 커지고 있으므로, 단위 화소 영역의 커패시턴스도 커지게 되어, 하나의 화소 영역에 한 개의 박막 트랜지스터로는 단위 시간 동안 충분히 충전시키는 것이 어렵기 때문이며, 이에 따라 하나의 화소 영역을 두 개의 박막 트랜지스터를 이용하여 충전하게 된다.In the exemplary embodiment of the present invention, as described above, a plurality of gate lines GL and a plurality of data lines DL are formed on the first substrate, and the gate lines GL are formed on upper and lower portions of each pixel area. The pixels pass through each other and two thin film transistors are formed at each intersection to control each upper pixel and the lower pixel of one pixel area. This is because the size of one pixel area is increased as the liquid crystal display device becomes larger and larger, and thus the capacitance of the unit pixel area is also increased, and it is difficult to sufficiently charge one pixel area for one time with one thin film transistor. Accordingly, one pixel region is charged using two thin film transistors.
도 2에서는 n번째 데이터 라인(DL)과 n-1번째 게이트 라인(GLn -1), n번째 게이트 라인(GLn), n+1번째 게이트 라인(GLn +1)의 교차부의 상하로 각각 상부화소와 하부화소로 이루어진 n-1번째 화소 영역(Pn -1), n번째 화소 영역(Pn), n+1번째 화소 영역(Pn +1)이 도시되어 있다.In FIG. 2, the intersections of the n-th data line DL, the n-th gate line GL n -1 , the n-th gate line GL n , and the n + 1 th gate line GL n +1 An n-1 th pixel region P n -1 , an n th pixel region P n , and an n + 1 th pixel region P n +1 each of an upper pixel and a lower pixel are illustrated.
도 3에서는 도 2의 A부분을 확대하여 나타내고 있으며, 도 4에서는 Ⅰ-Ⅰ'선에 따른 단면도를 나타내고 있다. 이를 통해 n번째 게이트 라인(GLn)과 n번째 데이 터 라인(DL)의 상하 교차 부분에 형성되는 제 1, 제 2 박막 트랜지스터(110, 112)에 대해 더 자세히 설명한다.In FIG. 3, part A of FIG. 2 is enlarged, and in FIG. 4, a cross-sectional view taken along line II ′ is illustrated. This will be described in more detail with respect to the first and second
제 1 박막 트랜지스터(110)는 제 1 기판(100) 상에 일방향으로 형성되는 게이트 라인(130) 및 이로부터 위로 돌출되는 제 1 게이트 전극(130a)과, 게이트 라인(130)과 교차하여 형성되는 데이터 라인(136) 및 이로부터 제 1 게이트 전극(130a)의 상부로 돌출되는 제 1 소스 전극(136a)과, 제 1 소스 전극(136a)과 이격되어 형성되는 제 1 드레인 전극(138a)으로 구성되어 있다. The first
제 2 박막 트랜지스터(112)는 제 1 기판(100) 상에 일방향으로 형성되는 게이트 라인(130) 및 이로부터 아래로 돌출되는 제 2 게이트 전극(130b)과, 게이트 라인(130)과 교차하여 형성되는 데이터 라인(136) 및 이로부터 제 2 게이트 전극(130b)의 상부로 돌출되는 제 2 소스 전극(136b)과, 제 2 소스 전극(136b)과 이격되어 형성되는 제 2 드레인 전극(138b)으로 구성되어 있다. The second
제 1, 제 2 게이트 전극(130a, 130b), 제 1, 제 2 소스 전극(136a, 136b), 제 1, 제 2 드레인 전극(138a, 138b)을 포함한 제 1 기판(100) 전면에는 유기 또는 무기 절연물질로 이루어진 보호막(142)이 형성되고, 제 1, 제 2 드레인 전극(138a, 138b) 상부의 보호막(142)에는 제 1, 제 2 콘택홀(140a, 140b)이 형성되어 있다. The first or
그리고, 제 1, 제 2 콘택홀(140a, 140b)을 통하여 제 1 및 제 2 박막 트랜지스터(110, 112)에 각각 연결되어 상부화소와 하부화소에 제 1 화소 전극(120)과 제 2 화소 전극(122)이 형성되어 있다.The
설명하지 않은 부호인 132는 게이트 절연막이고, 134는 반도체층이다.
다음으로 도 5에서는 도 2의 B부분을 확대하여 나타내고 있으며, 도 6에서는 Ⅱ-Ⅱ'선에 따른 단면도를 나타내고 있다. 이를 통해 n번째 화소 영역(Pn) 내의 상부화소와 하부화소에 형성된 제 1 화소 전극(120) 및 제 2 화소 전극(122)의 연결부분에 대해 더 자세히 설명한다.Next, in FIG. 5, the portion B of FIG. 2 is enlarged, and FIG. 6 is a cross-sectional view taken along the line II-II '. Accordingly, the connection portion of the
먼저, 제 1 기판(100) 상에 n번째 화소 영역(Pn)의 상부화소와 하부화소를 가로 질러 게이트 라인(130)이 형성되어 있고, 게이트 라인(130)을 포함한 기판 전면에는 게이트 절연막(132) 및 보호막(142)이 형성되어 있다. 그리고, 각각의 상부화소와 하부화소에는 제 1 화소 전극(120)과 제 2 화소 전극(122)이 형성되어 있으며, n번째 화소 영역(Pn) 내의 제 1, 제 2 화소 전극(120, 122)을 연결하도록 이들과 일체형으로 연결 패턴(121)이 형성되어 있다. First, the
이때 상기 연결 패턴(121)과 게이트 라인(130)은 서로 크로스 되어 오버랩되는 부분이 있는데, 이 부분의 게이트 라인(130)에, 상기 연결 패턴(121)의 폭보다 큰 홈(150)이 형성되어 있다. 게이트 라인(130)에 형성된 홈은 게이트 라인(130)을 패터닝할 때 함께 형성한다.In this case, the
다음으로 도 7에서는 도 2의 C부분을 확대하여 나타내고 있으며, 도 8에서는 Ⅲ-Ⅲ'선에 따른 단면도를 나타내고 있다. 이를 통해 n번째 화소 영역(Pn)의 상부화소와 n-1번째 화소 영역(Pn -1)의 하부화소의 서로 인접한 부분을 더 자세히 설명한다.Next, in FIG. 7, the portion C of FIG. 2 is enlarged, and FIG. 8 is a cross-sectional view taken along line III-III '. Thus, adjacent portions of the upper pixel of the n th pixel region P n and the lower pixel of the n−1 th pixel region P n −1 will be described in more detail.
n번째 화소 영역(Pn)의 상부화소와 n-1번째 화소 영역(Pn -1)의 하부화소의 서로 인접한 부분은 n번째 화소 영역(Pn)의 상부화소에 형성된 제 1 화소 전극(120)과, n-1번째 화소 영역(Pn -1)의 하부화소에 형성된 제 2 화소 전극(118)과, 상기 두 화소 전극(118, 120)과 오버랩되도록 그 하부에 형성된 더미 패턴(160)으로 구성되어 있다.Adjacent portions of the upper pixel of the n th pixel region P n and the lower pixel of the n−1 th pixel region P n −1 are formed on the first pixel electrode formed on the upper pixel of the n th pixel region P n . 120, the
이때, 제 1 기판(100)과 더미 패턴(160) 사이에는 게이트 절연막(132)이 개재되어 있고, 더미 패턴(160)과 상기 두 화소 전극(118, 120) 사이에는 보호막(142)이 개재되어 있어서 절연되고 있다. In this case, a
더미 패턴(160)은 화소 영역(P) 내에 형성되므로 개구율의 감소에 영향을 줄 수 있는바, 그 크기를 되도록 작게 형성한다.Since the
상기에서, 더미 패턴(160)은 제 1, 제 2 박막 트랜지스터(110, 112)의 데이터 라인(도 3의 136), 제 1, 제 2 소스 전극(136a, 136b), 제 1, 제 2 드레인 전극(138a, 138b)과 동일한 금속으로 동일층에 형성된다. 즉, 하나의 마스크를 사용하여 동시에 패터닝할 수 있다. In the above, the
또한, 다른 방법으로 더미 패턴(160)은 제 1, 제 2 박막 트랜지스터(110, 112)의 게이트 라인(도 3의 130), 제 1, 제 2 게이트 전극(130a, 130b)과 동일한 금속으로 동일층에 형성할 수도 있다. Alternatively, the
이상에서 설명한 박막 트랜지스터와 화소 전극이 형성된 제 1 기판(100)을 박막 트랜지스터 어레이 기판이라 한다.The
도면에서는 생략하였으나, 제 1 기판에 대향하는 제 2 기판에는 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 화상을 구현하기 위한 공통 전극이 형성되어 있다. 이러한 컬러 필터층이 형성된 제 2 기판을 컬러 필터 어레이 기판이라 한다.Although not shown in the drawing, the second substrate facing the first substrate includes a black matrix layer for blocking light except portions of the pixel region, an R, G, and B color filter layer for expressing color colors, and an image. The common electrode for this is formed. The second substrate on which the color filter layer is formed is called a color filter array substrate.
박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판은 서로 합착되고, 그 사이에는 액정층이 형성되어 있다. 그리고, 화소 전극과 공통 전극 사이의 전계에 의해 양 기판 사이에 형성된 액정층의 액정이 배향되고, 그 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절함으로써 화상을 표시하게 된다. The thin film transistor array substrate and the color filter array substrate are bonded to each other, and a liquid crystal layer is formed therebetween. And the liquid crystal of the liquid crystal layer formed between both board | substrates is oriented by the electric field between a pixel electrode and a common electrode, and an image is displayed by adjusting the quantity of the light which permeate | transmits a liquid crystal layer according to the orientation degree.
이와 같이, 화소 전극과 공통 전극이 서로 다른 기판에 형성되어 두 전극 사이에 전계가 형성되는 액정표시장치를 TN형(Twisted Nematic mode) 액정표시장치라 한다. As described above, the liquid crystal display device in which the pixel electrode and the common electrode are formed on different substrates and an electric field is formed between the two electrodes is called a twisted nematic mode liquid crystal display device.
실시예에서는 TN형 액정표시장치를 기준으로 본 발명을 서술하였으나, 이와 달리, 제 1 기판 상의 화소 영역에 화소 전극과 공통 전극을 서로 교번하도록 형성하여 두 전극 사이에 횡전계(수평 전계)가 형성되는 횡전계형(In-Plane Switching(IPS) mode) 액정표시장치에서도 본 발명은 적용 가능하다.In the embodiment, the present invention has been described with reference to a TN type liquid crystal display device. Alternatively, a transverse electric field (horizontal electric field) is formed between the two electrodes by alternately forming the pixel electrode and the common electrode in the pixel area on the first substrate. The present invention is also applicable to an In-Plane Switching (IPS) mode liquid crystal display device.
다음으로 도 2 내지 도 8을 참고하여 본 발명의 실시예에 의한 액정표시장치의 리페어 방법에 대해 설명한다.Next, a repair method of the liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 8.
박막 트랜지스터 어레이가 형성된 제 1 기판과 컬러필터 어레이가 형성된 제 2 기판을 합착한 후에는, 출시 전 각 화소의 동작이 제대로 이루어지는지 검사하는 과정을 거친다.After the first substrate on which the thin film transistor array is formed and the second substrate on which the color filter array is formed are bonded, a process of inspecting the operation of each pixel is performed before release.
이때, 상대적으로 타 화소 영역에 비해 밝게 보이는 화소를 휘점이라 판단하며, 이 부위에 리페어를 실시한다. 상기 휘점이 발생하는 원인은 박막 트랜지스터의 형성시 소스/드레인 전극의 패터닝이 정상적으로 이루어지지 않아, 소오스/드레인 전극간의 분리가 되지 않거나, 혹은 박막 트랜지스터 부위에 전도성 이물이 남아 박막 트랜지스터의 구동 불량 및 단선 등의 영향으로, 블랙 상태(black state)에서, 휘점이 발생할 수 있다. At this time, a pixel that appears to be relatively bright compared to other pixel areas is determined as a bright point, and repair is performed at this area. The cause of the bright spots is that the source / drain electrodes are not patterned properly when the thin film transistor is formed, so that the source / drain electrodes cannot be separated, or conductive foreign substances remain in the thin film transistors. And the like, in the black state, bright spots may occur.
n번째 화소 영역(Pn)의 상부화소에서만 휘점이 발생하는 경우에는 제 1 박막 트랜지스터(110)와 제 1 화소 전극(120)의 연결 부분을 컷팅(cutting)하면, 제 1 화소 전극(120)과 제 2 화소 전극(122)이 연결 패턴(121)에 의해 서로 전기적으로 연결되어 있으므로, 제 2 박막 트랜지스터(112)에 의해 구동이 이루어진다. 또한, n번째 화소 영역(Pn)의 하부화소에서만 휘점이 발생하는 경우에도 마찬가지로 제 2 박막 트랜지스터(112)와 제 2 화소 전극(122)의 연결 부분을 컷팅(cutting)하면, 제 2 화소 전극(122)과 제 1 화소 전극(120)이 연결 패턴(121)에 의해 서로 전기적으로 연결되어 있으므로, 제 1 박막 트랜지스터(112)에 의해 구동이 이루어진다.In the case where bright spots occur only in the upper pixel of the n-th pixel region P n , the
그러나, n번째 화소 영역(Pn)의 상부화소와 하부화소 모두에 휘점이 발생하는 경우에는 상기와 같은 방법으로 리페어를 할 수 없다.However, when bright spots occur in both the upper and lower pixels of the n-th pixel region P n , repair cannot be performed in the same manner as described above.
따라서 제 1 박막 트랜지스터(110)와 n번째 화소 영역(Pn)의 상부화소에 형성된 제 1 화소 전극(120)의 연결 부분을 컷팅(cutting)하고, 제 2 박막 트랜지스 터(112)와 n번째 화소 영역(Pn)의 하부화소에 형성된 제 2 화소 전극(122)의 연결 부분을 컷팅(cutting)하며, 제 1 화소 전극(120)과 제 2 화소 전극(122)을 연결하는 연결 패턴(121)을 컷팅(cutting)한다.Therefore, the connection portion of the first
이어, n번째 화소 영역(Pn)의 상부화소에 형성된 제 1 화소 전극(120)과 n-1번째 화소 영역(Pn -1)의 하부화소에 형성된 제 2 화소 전극(118)을 서로 전기적으로 연결하고, n번째 화소 영역(Pn)의 하부화소에 형성된 제 2 화소 전극(122)과 n+1번째 화소 영역(Pn +1)의 상부화소에 형성된 제 1 화소 전극(124)을 서로 전기적으로 연결한다.Following, n-th pixel area (P n), the
상기 컷팅(cutting)와 연결 공정을 거치고 나면, 데이터 라인(DL)과 n번째 게이트 라인(GLn)이 교차하는 부위에 형성된 제 1, 제 2 박막 트랜지스터(110, 112)는 n번째 화소 영역(Pn)에 형성된 제 1, 제 2 화소 전극(120, 122)과 절연된다. After the cutting and connecting process, the first and second
그리고 n번째 화소 영역(Pn)에 형성된 제 1 화소 전극(120)과 n-1번째 화소 영역(Pn -1)에 형성된 제 2 화소 전극(118)은 서로 전기적으로 연결되어 데이터 라인(DL)과 n-1번째 게이트 라인(GLn -1)이 교차하는 부위에 형성된 박막 트랜지스터에 의해 구동된다. 또한, n번째 화소 영역(Pn)에 형성된 제 2 화소 전극(122)과 n+1번째 화소 영역(Pn +1)에 형성된 제 1 화소 전극(124)은 서로 전기적으로 연결되어 데 이터 라인(DL)과 n+1번째 게이트 라인(GLn +1)이 교차하는 부위에 형성된 박막 트랜지스터에 의해 구동된다. The
다음으로 도 3 및 도 4를 참고하여 제 1, 제 2 박막 트랜지스터(110)와 n번째 화소 영역(Pn)에 형성된 제 1, 제 2 화소 전극(120, 122)의 연결 부분을 컷팅하는 공정을 설명한다.Next, a process of cutting the connection portions of the first and second
제 1 기판(100)과 제 2 기판(도시하지 않음)이 합착되고, 그 사이에 액정층이 형성되어 액정표시장치가 완성된 상태에서 제 1 기판(100)의 하부에서 레이저(laser)를 조사하여 컷팅한다. 이때, 제 1, 제 2 박막 트랜지스터(110, 112)와 제 1, 제 2 화소 전극(120, 122)를 연결하는 제 1, 제 2 드레인 전극(138a, 138b)의 하부에서 레이저를 조사하면 제 1, 제 2 드레인 전극(138a, 138b)이 녹아서 서로 끊어지게 된다.The
제 1 기판(100)의 하부에서 레이저를 조사하는 이유는, 제 2 기판의 경우 그 상부에 블랙 매트릭스와 컬러 필터층이 형성되어 있으므로, 레이저가 광이 불투과되는 블랙 매트릭스를 지나 제 1, 제 2 드레인 전극(138a, 138b)까지 도달하기 어렵기 때문이다.The reason for irradiating the laser from the lower part of the
다음으로 도 5 및 도 6을 참고하여 제 1 화소 전극(120)과 제 2 화소 전극(122)을 연결하는 연결 패턴(121)을 컷팅(cutting)하는 공정을 설명한다.Next, a process of cutting the
연결 패턴(121) 하부에 형성된 게이트 라인(132)의 홈(150)에 대응하여 제 1 기판(100)의 하부에서 레이저를 조사하면 제 1 화소 전극(120)과 제 2 화소 전 극(122)을 연결하는 연결 패턴(121)이 녹아서 끊어지게 된다.When the laser is irradiated from the lower portion of the
게이트 라인(132)에 홈(150)을 형성해 둔 이유는, 제 1 기판(100)의 하부에서 연결 패턴(121)을 컷팅하기 위해 레이저를 조사하는 경우 게이트 라인(132)에 가려 레이저가 연결 패턴(121)에 도달하지 못하는 것을 방지하기 위한 것이다.The reason why the
다음으로 도 7 및 도 8을 참고하여 n번째 화소 영역(Pn)에 형성된 제 1 화소 전극(120)과 n-1번째 화소 영역(Pn -1)에 형성된 제 2 화소 전극(118)을 서로 전기적으로 연결하는 공정을 설명한다.Next the
n번째 화소 영역(Pn)에 형성된 제 1 화소 전극(120)과 그 하부에 형성된 더미 패턴(160)이 서로 오버랩되는 부분에 대응하여 제 1 기판(100)의 하부에서 레이저를 조사하면, n번째 화소 영역(Pn)에 형성된 제 1 화소 전극(120)과 더미 패턴(160)이 녹아서 서로 웰딩(welding)된다.When the laser is irradiated from the lower portion of the
n-1번째 화소 영역(Pn -1)에 형성된 제 2 화소 전극(118)과 그 하부에 형성된 더미 패턴(160)이 서로 오버랩되는 부분에 대응하여 제 1 기판(100)의 하부에서 레이저를 조사하면, n-1번째 화소 영역(Pn -1)에 형성된 제 2 화소 전극(118)과 더미 패턴(160)이 녹아서 서로 웰딩(welding)된다.The laser is applied under the
따라서 더미 패턴(160)에 의해 n번째 화소 영역(Pn)에 형성된 제 1 화소 전극(120)과 n-1번째 화소 영역(Pn -1)에 형성된 제 2 화소 전극(118)이 서로 전기적으로 연결된다.Therefore, the
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible in the art that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 이의 리페어 방법은 다음과 같은 효과가 있다.As described above, the liquid crystal display and the repair method thereof according to the present invention have the following effects.
액정표시장치에서 리페어 공정이 이루어진 화소의 충전 특성이 저하되는 것을 방지할 수 있는 효과가 있다.In the liquid crystal display, the charging characteristic of the pixel subjected to the repair process may be prevented from being lowered.
즉, 게이트 라인과 데이터 라인이 교차하는 부위에서 상하로 박막 트랜지스터가 2개 형성되고, 이에 각각 연결되는 화소 전극이 하나의 화소 영역에 2개 형성되는 액정표시장치에서 한 화소 영역의 상부화소와 하부화소가 모두 휘점으로 나타나는 경우에, 각각의 박막 트랜지스터와 화소 전극의 연결 부위를 컷팅하고, 상부화소 또는 하부화소의 화소 전극을 다른 화소 영역의 화소 전극과 연결하여 리페어 하는 경우에, 리페어된 화소 영역에서는 리페어 되기 전과 비교하여 두 배의 액정 커패시턴스를 담당하게 된다.That is, in a liquid crystal display device in which two thin film transistors are formed up and down at a portion where a gate line and a data line cross each other, and two pixel electrodes connected to each other are formed in one pixel area, an upper pixel and a lower part of one pixel area. In the case where all the pixels appear as bright spots, the connection region of each thin film transistor and the pixel electrode is cut, and when the pixel electrode of the upper pixel or the lower pixel is repaired by connecting to the pixel electrode of another pixel region, the repaired pixel region Essau is responsible for twice the liquid crystal capacitance as before repair.
반면에 본 발명에서는 각각의 박막 트랜지스터와 화소 전극의 연결 부위를 컷팅하고, 한 화소 내의 2개의 화소 전극 간의 연결 부위를 컷팅하며, 상부화소 및 하부화소 각각의 화소 전극을 다른 화소 영역의 화소 전극과 연결함으로써, 리페어 공정이 이루어진 화소 영역에서는 리페어 되기 전과 비교하여 1.5배의 액정 커패시 턴스를 담당하여 상기의 경우와 비교하여 충전 특성이 저하되는 것을 방지할 수 있는 효과가 있다.On the other hand, in the present invention, the connection portion of each thin film transistor and the pixel electrode is cut, the connection portion between two pixel electrodes in one pixel is cut, and each pixel electrode of the upper pixel and the lower pixel is connected to the pixel electrode of the other pixel region. By connecting, in the pixel region where the repair process is performed, the liquid crystal capacitance is 1.5 times higher than before the repair process, and thus the charging characteristic is prevented from being lowered as compared with the above case.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060129856A KR101407287B1 (en) | 2006-12-19 | 2006-12-19 | Liquid crystal display device and method for repairing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060129856A KR101407287B1 (en) | 2006-12-19 | 2006-12-19 | Liquid crystal display device and method for repairing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080056830A true KR20080056830A (en) | 2008-06-24 |
KR101407287B1 KR101407287B1 (en) | 2014-06-16 |
Family
ID=39802851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060129856A KR101407287B1 (en) | 2006-12-19 | 2006-12-19 | Liquid crystal display device and method for repairing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101407287B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225444B1 (en) * | 2009-12-08 | 2013-01-22 | 엘지디스플레이 주식회사 | Liquid crystal display device and Method for manufacturing the same and Method for Repairing the same |
KR20150139028A (en) * | 2014-05-30 | 2015-12-11 | 엘지디스플레이 주식회사 | Organic light emitting display device and repair method of pixel |
CN107703657A (en) * | 2017-11-23 | 2018-02-16 | 武汉华星光电半导体显示技术有限公司 | Array base palte defect mending method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324524A (en) * | 1989-06-21 | 1991-02-01 | Sharp Corp | Active matrix display device |
JP3102819B2 (en) * | 1992-06-02 | 2000-10-23 | 富士通株式会社 | Liquid crystal display device and driving method thereof |
WO1997034190A1 (en) * | 1996-03-12 | 1997-09-18 | Seiko Epson Corporation | Liquid crystal display device |
KR20060020474A (en) * | 2004-08-31 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | Liquid crystal dislay panel having redunancy structure and method thereof |
-
2006
- 2006-12-19 KR KR1020060129856A patent/KR101407287B1/en active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225444B1 (en) * | 2009-12-08 | 2013-01-22 | 엘지디스플레이 주식회사 | Liquid crystal display device and Method for manufacturing the same and Method for Repairing the same |
US8502932B2 (en) | 2009-12-08 | 2013-08-06 | Lg Display Co., Ltd. | Liquid crystal display device and manufacturing and repairing methods thereof |
KR20150139028A (en) * | 2014-05-30 | 2015-12-11 | 엘지디스플레이 주식회사 | Organic light emitting display device and repair method of pixel |
CN107703657A (en) * | 2017-11-23 | 2018-02-16 | 武汉华星光电半导体显示技术有限公司 | Array base palte defect mending method |
Also Published As
Publication number | Publication date |
---|---|
KR101407287B1 (en) | 2014-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768584B2 (en) | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device | |
JP4175482B2 (en) | Liquid crystal display element and manufacturing method thereof | |
US8345211B2 (en) | Display apparatus and manufacturing method therefor, and active matrix substrate | |
KR101224456B1 (en) | In-plane switching mode liquid crystal display and method for repairing the same | |
KR101429904B1 (en) | Liquid crystal display device and method for repairing the same | |
KR100806811B1 (en) | Liquid Crystal Display Device and Method for Repairing the Same | |
KR101407287B1 (en) | Liquid crystal display device and method for repairing the same | |
JP3335567B2 (en) | Active matrix type liquid crystal display device and its defect repair method | |
JPH0545034B2 (en) | ||
KR101224455B1 (en) | In-plane switching mode liquid crystal display and method for repairing the same | |
KR100487433B1 (en) | Array Substrate in Liquid Crystal Display Device | |
KR20070071796A (en) | Liquid crystal display device and method for repair the same | |
KR20070061976A (en) | Liquid crystal display device and manufacturing for thereof | |
KR101192072B1 (en) | Liquid crystal display device | |
KR20070001702A (en) | Thin film transistor substrate and liquid crystal display device including thereof | |
KR101245892B1 (en) | array substrate for LCD and the fabrication method thereof, the repairing method using this | |
KR101108421B1 (en) | Method of repairing and liquid crystal display device using thereof | |
KR101254797B1 (en) | Liquid crystal display device and method for manufacturing thereof | |
KR20060078238A (en) | Method of repairing and liquid crystal display device using thereof | |
KR20050015343A (en) | Liquid Crystal Display Device and the Method for Repairing the same | |
KR20070071795A (en) | Liquid crystal display device | |
JPH0416929A (en) | Active matrix type display device | |
KR20080078227A (en) | Liquid crystal display and repair method thereof | |
KR20060069755A (en) | Method of repairing liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |