KR20070071795A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20070071795A
KR20070071795A KR1020050135564A KR20050135564A KR20070071795A KR 20070071795 A KR20070071795 A KR 20070071795A KR 1020050135564 A KR1020050135564 A KR 1020050135564A KR 20050135564 A KR20050135564 A KR 20050135564A KR 20070071795 A KR20070071795 A KR 20070071795A
Authority
KR
South Korea
Prior art keywords
electrode
gate line
liquid crystal
pixel
drain electrode
Prior art date
Application number
KR1020050135564A
Other languages
Korean (ko)
Inventor
서기철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050135564A priority Critical patent/KR20070071795A/en
Publication of KR20070071795A publication Critical patent/KR20070071795A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD(Liquid Crystal Display) is provided to minimize a bright spot generation region by minimizing a repair region through change of a gate line pattern, a drain electrode pattern and a pixel electrode pattern. A gate line(61) includes a gate electrode(61a) on a substrate and includes a protruding protrusion(61b) and a recess(61c). A data line(63) intersects the gate line to define a pixel region. A source electrode(63a) protrudes from the data line. A drain electrode(63b) is separated from the source electrode to overlap the protrusion of the gate line. A passivation layer includes a first contact hole(65) that is formed alternately with respect to the protrusion of the gate line so as to expose a portion of the drain electrode. A pixel electrode(66) is formed in the pixel region. The drain electrode extends in a right direction and the extending portion overlaps the protrusion of the gate line.

Description

액정표시장치 {Liquid Crystal Display Device}Liquid Crystal Display Device

도 1은 종래의 액정 표시 장치를 나타낸 분해사시도1 is an exploded perspective view showing a conventional liquid crystal display device

도 2는 종래의 액정 표시 장치에 있어서, 블랙 상태에서 관찰시 발생되는 휘점 불량을 나타낸 평면도FIG. 2 is a plan view illustrating a bright point defect generated when observed in a black state in a conventional liquid crystal display device. FIG.

도 3은 도 2의 휘점 불량부 및 이의 인접 화소를 나타낸 단면도FIG. 3 is a cross-sectional view illustrating a bright spot failing part of FIG. 2 and adjacent pixels thereof; FIG.

도 4는 종래에 따른 액정표시장치의 단위 화소의 확대한 평면도 4 is an enlarged plan view of a unit pixel of a liquid crystal display according to the related art.

도 5는 도 4에서 리페어 마진 부족에 따른 단위 화소의 휘점 발생을 나타낸 도면 FIG. 5 is a diagram illustrating a bright point generation of a unit pixel according to a lack of a repair margin in FIG. 4.

도 6은 본 발명에 따른 액정표시장치의 단위 화소의 확대한 평면도 6 is an enlarged plan view of a unit pixel of a liquid crystal display according to the present invention;

도 7은 본 발명에 따른 단위 화소 구조 변경시 리페어 후의 단위 화소의 도면 7 is a diagram of a unit pixel after repairing when changing the unit pixel structure according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

61 : 게이트 라인 61a : 게이트전극 61 gate line 61a gate electrode

61b : 돌출부 61c : 홈부 61b: protrusion 61c: groove

63 : 데이터 라인 63a : 소오스전극 63: data line 63a: source electrode

63b : 드레이전극 65 : 제 1 콘택홀 63b: drain electrode 65: first contact hole

66 : 화소전극 66 pixel electrode

본 발명은 액정표시장치에 대한 것으로, 특히 리페어 영역을 최소화하여 휘점 발생 영역을 최소화하기에 알맞은 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device suitable for minimizing the repair area to minimize the bright spot generation area.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같 다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 액정 표시 장치를 나타낸 분해사시도이다.1 is an exploded perspective view showing a conventional liquid crystal display device.

종래의 액정 표시 장치(10)는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.The conventional liquid crystal display device 10 has the 1st board | substrate 1 and the 2nd board | substrate 2, and the said 1st board | substrate 1 and the 2nd board | substrate 2 which were bonded together with the fixed space as shown in FIG. It consists of the liquid crystal layer 3 injected in between.

보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 게이트 라인(4)에 인가되는 신호에 따라 상기 데이터 라인(5)의 데이터 신호를 상기 각 화소 전극(6)에 인가한다.In more detail, the first substrate 1 may have a plurality of gate lines 4 in one direction and constant in a direction perpendicular to the gate lines 4 at regular intervals to define the pixel region P. FIG. A plurality of data lines 5 are arranged at intervals. In addition, a pixel electrode 6 is formed in each pixel region P, and a thin film transistor T is formed at a portion where the gate line 4 and the data line 5 cross each other to form the gate line 4. A data signal of the data line 5 is applied to each of the pixel electrodes 6 according to a signal applied to the.

그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.In addition, a black matrix layer 7 is formed on the second substrate 2 to block light in portions other than the pixel region P, and portions R corresponding to the respective pixel regions are formed to express colors. , G, B color filter layers 8 are formed, and a common electrode 9 for realizing an image is formed on the color filter layers 8.

상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)의 액정이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.In the liquid crystal display device as described above, the liquid crystal of the liquid crystal layer 3 formed between the first and second substrates 1 and 2 is aligned by an electric field between the pixel electrode 6 and the common electrode 9, The amount of light passing through the liquid crystal layer 3 may be adjusted according to the degree of alignment of the liquid crystal layer 3 to express an image.

이와 같은 액정 표시 장치를 TN 모드(Twisted Nematic mode) 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치 외에 수평 전계를 이용한 횡전계 모드(In-Plane Switching(IPS) mode) 액정 표시 장치가 개발되었다. 상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.Such a liquid crystal display is called a twisted nematic mode liquid crystal display, and in addition to the TN mode liquid crystal display, an in-plane switching (IPS) liquid crystal display using a horizontal electric field has been developed. In the transverse electric field (IPS) mode liquid crystal display, a pixel electrode and a common electrode are formed parallel to each other at a predetermined distance in a pixel area of the first substrate so that a transverse electric field (horizontal electric field) is generated between the pixel electrode and the common electrode. The liquid crystal layer is aligned by the lateral electric field.

이하에는 종래의 액정 표시 장치에서 휘점이 관찰되는 원인을 살펴본다.Hereinafter, the causes of the bright spots in the conventional liquid crystal display will be described.

도 2는 종래의 액정 표시 장치에 있어서, 블랙 상태에서 관찰시 발생되는 휘점 불량을 나타낸 평면도이며, 도 3은 도 2의 휘점 불량부 및 이의 인접 화소를 나타낸 단면도이다.FIG. 2 is a plan view illustrating a bright spot defect generated when the black liquid crystal is observed in a conventional liquid crystal display, and FIG. 3 is a cross-sectional view illustrating the bright spot defect of FIG. 2 and an adjacent pixel thereof.

도 2 및 도 3과 같이, TN 모드로 구현되는 액정 표시 장치는 도 1에 대해 설명한 바와 같이, 서로 대향된 제 1, 제 2 기판(1, 2)과, 제 1 기판(1)의 매 화소 영역마다 형성된 화소 전극(6)과, 상기 제 2 기판(2) 전면에 형성된 공통 전극(9)을 포함하여 이루어진다. 또한, 제 2 기판(2) 상의 비화소 영역에 대하여는 블랙 매트릭스층(7)이 대응되며, 화소 영역에 대하여서는 컬러 필터층(8)이 대응되어 형성된다. As shown in FIG. 2 and FIG. 3, the liquid crystal display device implemented in the TN mode includes the first and second substrates 1 and 2 facing each other and each pixel of the first substrate 1 as described with reference to FIG. 1. And a common electrode 9 formed on the entire surface of the second substrate 2. In addition, the black matrix layer 7 corresponds to the non-pixel region on the second substrate 2, and the color filter layer 8 corresponds to the pixel region.

그리고, 도시되지는 않았지만, 상기 제 1, 제 2 기판(1, 2)의 서로 대향되는 최상부면 상에는 배향막(미도시)이 형성된다.Although not shown, an alignment film (not shown) is formed on the uppermost surfaces of the first and second substrates 1 and 2 that face each other.

이와 같이 형성된 TN 모드의 액정 표시 장치는 상기 박막 트랜지스터의 형성기 소오스/드레인 전극간의 패터닝이 정상적으로 이루어지지 않아, 소오스/드레인 전극간의 분리가 되지 않거나, 혹은 박막 트랜지스터 부위에 전도성 이물이 남아 박막 트랜지스터의 구동 불량 및 단선 등의 영향으로, 블랙 상태(black state)에서, 휘점(15)이 발생할 수 있다.In the liquid crystal display of the TN mode formed as described above, the patterning between the source / drain electrodes of the thin film transistor is not normally performed, so that the source / drain electrodes cannot be separated, or conductive foreign substances remain in the thin film transistors to drive the thin film transistors. In the black state, the bright spots 15 may occur due to defects or disconnections.

일반적으로 높은 그레이(화이트 상태)를 구현하는 경우 빛샘에 의해 일 영역이 어둡게 보이는 것을 암점이라 하고, 낮은 그레이(블랙 상태)를 구현하는 경우 빛샘에 의해 일 영역이 밝게 보이는 것을 휘점이라 한다. 이 때, 사람의 눈은 밝은 상태에서의 암점보다는 상대적으로 어두운 상태에서의 휘점에 민감하게 됨으로써 액정 패널의 양불 판정시 암점보다는 휘점 불량에 더 엄격한 기준을 부여하게 된다. 이에 따라, 휘점 발생에 의한 패널의 불량률을 최소화하기 위한 방안이 요구되고 있다.In general, when a high gray (white state) is implemented, the dark point is that one region is dark due to light leakage, and when a low gray (black state) is implemented, the bright point is shown by the light leakage. In this case, the human eye is sensitive to bright spots in a relatively dark state rather than dark spots in a bright state, thereby imparting stricter criteria to bright spot defects than dark spots when determining whether the liquid crystal panel is poor. Accordingly, a method for minimizing the defective rate of the panel due to bright spots is required.

종래의 액정 표시 장치의 제 1 기판(1)과 제 2 기판(2)의 각 박막에 불량이 발생하면 리워크(rework) 공정을 진행하여 다시 해당 박막의 증착 공정을 진행하는 등의 리페어하는 공정을 진행한다.When defects occur in each of the thin films of the first substrate 1 and the second substrate 2 of the conventional liquid crystal display device, a process of repairing such as a rework process and a deposition process of the thin film is performed again. Proceed.

그러나, 상술한 리워크 공정을 진행함에도 상기 도 2 및 도 3과 같이, 상기 제 1 기판(1) 상의 박막 트랜지스터에 이물이 남아 박막 트랜지스터의 정상적인 구동이 이루어지지 않는 경우가 발생하기도 하며, 이와 같이, 이물(21)이 남은 상태로 상기 제 1, 제 2 기판(1, 2)이 합착된 상태에서는 리워크(rework)가 불가하며, 리페어 또한 용이하지 않은 실정이다. However, even when the above-described rework process is performed, foreign materials remain in the thin film transistor on the first substrate 1 as shown in FIGS. 2 and 3, so that the normal driving of the thin film transistor may not be performed. In the state where the first and second substrates 1 and 2 are bonded while the foreign material 21 remains, rework is not possible and repair is not easy.

그리고, 도 4는 데이터 라인(43)과 소오스/드레인 전극(43a, 43b)을 패터닝시 소오스 전극(43a)과 드레인 전극(43b)간의 분리가 정상적으로 이루어지지 못하 거나, 소오스 전극(43a)과 드레인 전극(43b) 사이에 이물이나 기타 다른 결함이 발생되었을 때를 도시한 것으로, 이와 같은 경우에는 상기 소오스 전극(43a)과 드레인 전극(43b)이 연결된 해당 박막 트랜지스터는 정상적인 스위칭 기능을 하지 못하게 되고, 이에 따라, 해당 박막 트랜지스터와 연결된 화소 전극(46)에 정상적인 신호가 인가되지 못해 해당 화소 영역이 이상 구동하게 된다. In addition, in FIG. 4, when the data line 43 and the source / drain electrodes 43a and 43b are patterned, separation between the source electrode 43a and the drain electrode 43b may not be normally performed, or the source electrode 43a and the drain may not be properly formed. In this case, a foreign material or other defect is generated between the electrodes 43b. In this case, the thin film transistor to which the source electrode 43a and the drain electrode 43b are connected does not have a normal switching function. As a result, a normal signal is not applied to the pixel electrode 46 connected to the thin film transistor so that the pixel region is abnormally driven.

이러한 이상 구동은 블랙 상태에서는 휘점으로, 화이트 상태에서는 암점으로 관찰될 수 있다. Such abnormal driving can be observed as a bright point in the black state and a dark point in the white state.

이에 의해서 도 4와 도 5에 도시한 바와 같이, 불량이 발생된 박막 트랜지스터는 드레인전극(43b)가 컷팅되도록 레이저 컷팅하여 리페어 시킴에 의해서 암점화시킨다. As a result, as shown in FIGS. 4 and 5, the thin film transistor in which the defect is generated is darkened by laser cutting and repairing the drain electrode 43b to be cut.

그러나, 암점화를 위해 레이저 컷팅되는 리페어 영역이 넓음으로 인해 즉, 리페어 시키기 위한 마진 부족으로 인해 암점화가 실시되더라도 도 5에서와 같이 부분영역에 휘점영역이 발생하는 문제가 여전히 남아 있다. However, even if the darkening is performed due to the large repair area that is laser cut for darkening, that is, the lack of margin for repairing, there still remains a problem that the bright area occurs in the partial region as shown in FIG. 5.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 리페어 영역을 최소화하여 휘점 발생 영역을 최소화하기에 알맞은 액정표시장치를 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and in particular, an object of the present invention is to provide a liquid crystal display device suitable for minimizing the repair area by minimizing the repair area.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판 상에 게이트전극을 구비하고, 일측에 돌출부와 홈부를 갖는 게이트라인과; 상기 게이 트라인과 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 데이터라인에서 돌출된 소오스전극과; 상기 소오스전극과 이격되어 상기 게이트라인의 돌출부와 오버랩된 드레인전극과; 상기 드레인전극의 일영역이 드러나도록 상기 게이트라인의 돌출부와 엇갈린 위치에 제 1 콘택홀을 구비한 보호막과; 상기 화소 영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 한다. According to an aspect of the present invention, there is provided a liquid crystal display device including: a gate line having a gate electrode on a substrate and having a protrusion and a groove at one side thereof; A data line crossing the gate line to define a pixel area; A source electrode protruding from the data line; A drain electrode spaced apart from the source electrode and overlapping the protrusion of the gate line; A passivation layer including a first contact hole at a position intersected with the protrusion of the gate line to expose a region of the drain electrode; And a pixel electrode formed in the pixel area.

상기 드레인 전극은 오른쪽으로 연장 형성되어서 연장된 부분에서 상기 게이트라인의 돌출부와 오버랩됨을 특징으로 한다. The drain electrode extends to the right and overlaps the protrusion of the gate line at the extended portion.

상기 게이트라인의 홈부는 상기 드레인전극과 인접한 일측면에 형성됨을 특징으로 한다. The groove portion of the gate line is formed on one side adjacent to the drain electrode.

상기 게이트라인의 홈부는 대략 5~6㎛ 파여 있는 것을 특징으로 한다. The groove portion of the gate line is characterized in that about 5 ~ 6㎛ dug.

상기 화소전극은 리페어 시작점의 확보를 위해 즉, 상기 게이트전극과의 사이 간격을 확보하기 위해서 오른쪽으로 쉬프트되어 구성됨을 특징으로 한다. The pixel electrode is shifted to the right in order to secure a repair starting point, that is, to secure a gap between the gate electrode and the gate electrode.

상기 화소전극은 대략 2㎛ 정도 쉬프트되어 구성됨을 특징으로 한다. The pixel electrode may be shifted by about 2 μm.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다. Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명에 따른 액정표시장치의 단위 화소의 확대한 평면도이고, 도 7은 본 발명에 따른 단위 화소 구조 변경시 리페어 후의 단위 화소의 도면이다. FIG. 6 is an enlarged plan view of a unit pixel of the liquid crystal display according to the present invention, and FIG. 7 is a view of the unit pixel after repair when changing the unit pixel structure according to the present invention.

본 발명에 따른 액정표시장치는 도 6에 도시한 바와 같이, 제 1 기판(미도시) 상에 서로 교차하여 화소 영역들을 정의하는 게이트 라인(61) 및 데이터 라인(63)과, 상기 게이트 라인(61)과 데이터 라인(63)의 각 교차부에 형성된 박막 트랜 지스터(TFT) 및 상기 각 화소 영역에 형성되며 전단 게이트 라인(미도시)과 소정 부분 오버랩된 화소 전극(66)을 포함하여 이루어진다. As shown in FIG. 6, the liquid crystal display according to the present invention includes a gate line 61 and a data line 63 and pixel lines intersecting each other on a first substrate (not shown), and the gate line ( 61 and a thin film transistor TFT formed at each intersection of the data line 63 and a pixel electrode 66 formed in each pixel area and overlapping a predetermined portion of the front gate line (not shown).

상기 박막 트랜지스터는 채널이 소오스 전극(63a)과 드레인 전극(63b) 사이의 영역에 정의되는 것으로, 소오스전극(63a)은 채널영역 확보를 위해 'U'자형으로 형성되어 있다. 이에 의해서 채널 또한, 소오스 전극(63a)의 형상의 내부를 따라 U'자형으로 정의된다. In the thin film transistor, a channel is defined in a region between the source electrode 63a and the drain electrode 63b, and the source electrode 63a is formed in a 'U' shape to secure a channel region. Thereby, the channel is also defined as U 'shape along the inside of the shape of the source electrode 63a.

이러한 박막 트랜지스터는, 상기 게이트 라인(61)에서 돌출된 게이트 전극(61a)과, 상기 데이터 라인(63)에서 돌출되어 형성된 U'자형의 소오스 전극(63a)과, 상기 U'자형의 소오스 전극(63a)과 소정 간격 이격되어 상기 U'자형의 소오스 전극(63a) 내부로 들어오는 드레인 전극(63b)을 포함하여 형성된다. The thin film transistor includes a gate electrode 61a protruding from the gate line 61, a U ′ shaped source electrode 63a protruding from the data line 63, and the U ′ shaped source electrode ( It is formed to include a drain electrode 63b spaced apart from the predetermined interval 63a) into the U'-shaped source electrode 63a.

이때 게이트 라인(61)은 화소전극(66)과 일부 오버랩되도록 돌출부(61b)를 갖으며, 드레인전극(63b)과 인접한 일측면에 움푹파인 홈부(61c)가 형성되어 있다. In this case, the gate line 61 has a protrusion 61b to partially overlap the pixel electrode 66, and a recessed groove 61c is formed in one side adjacent to the drain electrode 63b.

그리고, 상기 데이터 라인(63), 소오스 전극(63a), 드레인 전극(63b) 하부 및 상기 소오스 전극(63a)과 드레인 전극(63b) 사이의 채널 영역 하부에는 활성층(미도시)과 오믹접촉층(미도시)이 적층 형성되어 있다. 이때 상기 소오스 전극(63a)과 드레인 전극(63b) 사이의 영역에 대응되는 채널 영역에서는 상기 오믹접촉층이 제거되어 있다. In addition, an active layer (not shown) and an ohmic contact layer may be disposed below the data line 63, the source electrode 63a, the drain electrode 63b, and the channel region between the source electrode 63a and the drain electrode 63b. Not shown) is laminated. In this case, the ohmic contact layer is removed in the channel region corresponding to the region between the source electrode 63a and the drain electrode 63b.

참고로, 이러한 상기 활성층은 상기 소오스/드레인 전극(63a, 63b) 및 그 사이의 영역 하부에만 선택적으로 형성되고, 상기 오믹접촉층은 상기 채널 영역을 제외한 상기 소오스 전극(63a) 및 드레인 전극(63b) 하측에 형성될 수도 있다. For reference, the active layer may be selectively formed only under the source / drain electrodes 63a and 63b and the region therebetween, and the ohmic contact layer may include the source electrode 63a and the drain electrode 63b except for the channel region. It may be formed on the lower side.

한편, 도시된 바에 따르면, 상기 소오스 전극(63a)의 형상이 U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(63a)의 형상이 일자('-')이든 어느 경우이든 적용 가능하다. On the other hand, as shown, the shape of the source electrode (63a) is U ', the liquid crystal display having a' U'-shaped channel has been described, the liquid crystal display of the present invention is characterized in that the source electrode (63a) Applicable in any case, whether the shape is a date ('-').

그리고 상기 게이트 라인(61)과 데이터 라인(63)의 층간에는 게이트 절연막(미도시)이 형성되며, 상기 데이터 라인(63)과 화소 전극(66)간의 층간에는 보호막(미도시)이 형성된다. 여기서, 상기 보호막에는 박막 트랜지스터의 드레인 전극(63b)의 일영역의 소정 부위가 드러나도록 제 1 콘택홀(65)이 형성되어 있다. A gate insulating layer (not shown) is formed between the gate line 61 and the data line 63, and a passivation layer (not shown) is formed between the data line 63 and the pixel electrode 66. Here, the first contact hole 65 is formed in the passivation layer so that a predetermined portion of one region of the drain electrode 63b of the thin film transistor is exposed.

상기의 구성을 갖는 본 발명에 따른 액정표시장치는, 불량을 리페어 할때 휘점 발생을 줄이기 위해 도 6에 도시한 바와 같이, 게이트라인(61) 패턴과 드레인전극(63b) 패턴과 화소전극(66)의 패턴을 변경하였다. In the liquid crystal display according to the present invention having the above structure, as shown in FIG. 6 to reduce the occurrence of bright spots when a defect is repaired, the gate line 61 pattern, the drain electrode 63b pattern, and the pixel electrode 66. ) Pattern was changed.

좀 더 자세하게 설명하면, 먼저, 게이트라인(61) 패턴을 변경하였는데, 상기 게이트라인(61)은 일측에 돌출된 게이트전극(61a)이 형성되어 있고, 드레인전극(63b)과 일부 오버랩되도록 일측에 돌출부(61b)가 구비되어 있고, 상기 드레인전극(63b)과 인접한 일측이 움푹파인 홈부(61c)가 형성되어 있다. In more detail, first, the pattern of the gate line 61 is changed. The gate line 61 has a gate electrode 61a protruding from one side thereof, and is partially overlapped with the drain electrode 63b. A protruding portion 61b is provided, and a groove portion 61c in which one side adjacent to the drain electrode 63b is recessed is formed.

이때, 돌출부(61b)는 정전용량 확보를 위한 보상 패턴으로, 드레인 전극(63b)에 형성된 제 1 콘택홀(65) 형성영역과 엇갈리게 형성되어 있다. 이와 같이 하면 추가적으로 제 1 콘택홀(65)의 쉬프트 마진이 확보되어 쇼트가 발생하는 것을 방지할 수 있다. In this case, the protrusion 61b is a compensation pattern for securing the capacitance, and is formed to cross the region in which the first contact hole 65 is formed in the drain electrode 63b. In this way, the shift margin of the first contact hole 65 is additionally secured, thereby preventing short circuits from occurring.

그리고, 게이트라인(61)의 일측면의 홈부(61c)는 차후에 레이저 컷팅시 마진 을 충분히 확보하기 위해서 형성한 것으로, 5~6㎛ 이상 홈이 파여 있다. The groove 61c on one side of the gate line 61 is formed in order to sufficiently secure a margin during laser cutting later, and the groove is 5 to 6 µm or more.

다음에, 드레인 전극(63b) 패턴은 게이트라인(61)을 따라 그 길이를 늘렸다. Next, the drain electrode 63b pattern was lengthened along the gate line 61.

이에 의해서 게이트라인(61) 일측의 돌출부(61b)를 제 1 콘택홀(65)과 엇갈리게 형성하기 위해 오른쪽 방향으로 쉬프트 시키는 구성이 용이해진다. As a result, a configuration in which the protrusion 61b on one side of the gate line 61 is shifted in the right direction so as to cross the first contact hole 65 is facilitated.

이와 같이 드레인 전극(63b) 패턴의 길이를 늘리는 이유는 소오스전극(63a)과 게이트전극(61a)에 최대한 인접한 부분을 레이저 컷팅하여 휘점을 줄이기 위해서 이다. The reason for increasing the length of the drain electrode 63b pattern is to reduce the bright point by laser cutting a portion as close as possible to the source electrode 63a and the gate electrode 61a.

다음에, 화소전극(66) 패턴을 변경하였는데, 화소전극(66)을 오른쪽 방향으로 쉬프트 시켜서 게이트전극(61a)과 인접한 영역에서 종래의 'L1'보다 큰 'L2'의 간격을 갖도록 한다. 즉, 화소전극(66) 패턴을 변경한 것은 리페어 시작 지점을 확보하기 위함이다. 이때 화소전극(66)은 대략 2㎛정도 쉬프트 시킨다. Next, the pattern of the pixel electrode 66 is changed, and the pixel electrode 66 is shifted to the right to have a distance of 'L2' larger than the conventional 'L1' in the region adjacent to the gate electrode 61a. That is, the pattern of the pixel electrode 66 is changed to secure a repair starting point. At this time, the pixel electrode 66 is shifted by about 2 μm.

상기와 같이 게이트라인(61) 패턴과 드레인전극(63b) 패턴과 화소전극(66)의 패턴을 변경하면, 리페어 영역을 최소화할 수 있으므로, 도 7에서와 같이 리페어시 부분 휘점 발생영역을 최소화 시킬 수 있다. As described above, when the gate line 61 pattern, the drain electrode 63b pattern, and the pattern of the pixel electrode 66 are changed, the repair area can be minimized. Thus, as shown in FIG. Can be.

그리고 도면에는 도시되지 않았지만, 소오스,드레인전극(63a, 63b) 사이에 불량이 발생하였을 경우에는, 상기 드레인 전극(63b)을 레이저 컷팅한 후, 화소전극(66)을 이전단의 게이트전극에 레이저를 이용하여 용접시켜서 도 7에 도시한 바와 같이 암점화 시켰다. 이때 휘점영역은 박막 트랜지스터 형성영역에만 나타나므로 휘점이 거의 없는 리페어를 시킬 수 있다. Although not shown in the drawing, when a defect occurs between the source and drain electrodes 63a and 63b, after cutting the drain electrode 63b, the pixel electrode 66 is lasered to the gate electrode of the previous stage. It was welded using and darkening was carried out as shown in FIG. At this time, since the bright spot region appears only in the thin film transistor formation region, repair with little bright spot can be performed.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the above embodiments, but should be defined by the claims.

상기와 같은 본 발명에 따른 액정표시장치는 다음과 같은 효과가 있다. The liquid crystal display according to the present invention as described above has the following effects.

첫째, 게이트라인(61) 패턴과 드레인전극(63b) 패턴과 화소전극(66)의 패턴을 변경하면, 리페어 영역을 최소화할 수 있으므로, 도 7에서와 같이 리페어시 부분 휘점 발생영역을 최소화 시킬 수 있다. First, when the gate line 61 pattern, the drain electrode 63b pattern, and the pattern of the pixel electrode 66 are changed, the repair area can be minimized. Thus, as shown in FIG. 7, the partial bright spot generating area can be minimized. have.

둘째, 종래 구조 대비 리페어 마진 확보를 통해 리페어 실패에 의한 불량 발생을 감소시킬 수 있다. Second, it is possible to reduce the occurrence of defects due to the repair failure through the repair margin compared to the conventional structure.

셋째, 리페어 라인(레이저 컷팅) 단축으로 인해 불량 발생을 감소시킬 수 있다. Third, the occurrence of defects can be reduced due to the shortening of the repair line (laser cutting).

넷째, 제 1 콘택홀과 정전용량 보상 패턴인 게이트라인의 돌출부를 엇갈리게 구성함으로써 쇼트로 인한 자동 암점 불량이 발생하는 것을 줄일 수 있다. Fourth, by configuring the protrusions of the first contact hole and the gate line which is the capacitance compensation pattern, the occurrence of automatic dark spot failure due to a short can be reduced.

Claims (6)

기판 상에 게이트전극을 구비하고, 일측에 돌출부와 홈부를 갖는 게이트라인과; A gate line having a gate electrode on the substrate, the gate line having a protrusion and a groove on one side; 상기 게이트라인과 교차하여 화소 영역을 정의하는 데이터 라인과;A data line crossing the gate line to define a pixel area; 상기 데이터라인에서 돌출된 소오스전극과; A source electrode protruding from the data line; 상기 소오스전극과 이격되어 상기 게이트라인의 돌출부와 오버랩된 드레인전극과; A drain electrode spaced apart from the source electrode and overlapping the protrusion of the gate line; 상기 드레인전극의 일영역이 드러나도록 상기 게이트라인의 돌출부와 엇갈린 위치에 제 1 콘택홀을 구비한 보호막과; A passivation layer including a first contact hole at a position intersected with the protrusion of the gate line to expose a region of the drain electrode; 상기 화소 영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치. And a pixel electrode formed in the pixel area. 제 1 항에 있어서, The method of claim 1, 상기 드레인 전극은 오른쪽으로 연장 형성되어서 연장된 부분에서 상기 게이트라인의 돌출부와 오버랩됨을 특징으로 하는 액정표시장치. And the drain electrode extends to the right and overlaps the protrusion of the gate line at the extended portion. 제 1 항에 있어서, The method of claim 1, 상기 게이트라인의 홈부는 상기 드레인전극과 인접한 일측면에 형성됨을 특징으로 하는 액정표시장치. And a groove portion of the gate line is formed on one side adjacent to the drain electrode. 제 1 항에 있어서, The method of claim 1, 상기 게이트라인의 홈부는 대략 5~6㎛ 파여 있는 것을 특징으로 하는 액정표시장치. And a groove portion of the gate line is approximately 5 to 6 µm. 제 1 항에 있어서, The method of claim 1, 상기 화소전극은 리페어 시작점의 확보를 위해 즉, 상기 게이트전극과의 사이 간격을 확보하기 위해서 오른쪽으로 쉬프트되어 구성됨을 특징으로 하는 액정표시장치. And the pixel electrode is shifted to the right to secure a repair starting point, that is, to secure a gap between the gate electrode and the gate electrode. 제 5 항에 있어서,The method of claim 5, 상기 화소전극은 대략 2㎛ 정도 쉬프트되어 구성됨을 특징으로 하는 액정표시장치. And the pixel electrode is shifted by about 2 μm.
KR1020050135564A 2005-12-30 2005-12-30 Liquid crystal display device KR20070071795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135564A KR20070071795A (en) 2005-12-30 2005-12-30 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135564A KR20070071795A (en) 2005-12-30 2005-12-30 Liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20070071795A true KR20070071795A (en) 2007-07-04

Family

ID=38506898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135564A KR20070071795A (en) 2005-12-30 2005-12-30 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20070071795A (en)

Similar Documents

Publication Publication Date Title
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US6950165B2 (en) In-plane switching mode liquid crystal display device
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
KR100600686B1 (en) Liquid crystal display device and defect correction method therefor
EP1837842B1 (en) Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system
US7365365B2 (en) Thin film transistor substrate of a horizontal electric field type
EP1087255A2 (en) Liquid crystal display device
JP5148819B2 (en) Liquid crystal display element
JP2002162914A (en) Method for darkening pixel
KR20060107872A (en) In-plane switching mode liquid crystal display device
JP2008501127A (en) Display device substrate, method for correcting the same, method for correcting the display device, and liquid crystal display device
KR100701474B1 (en) Defect correcting method for liquid crystal panal
KR101429904B1 (en) Liquid crystal display device and method for repairing the same
JP2001330850A (en) Liquid crystal display device and its defect rectifying method
KR100806811B1 (en) Liquid Crystal Display Device and Method for Repairing the Same
KR101407287B1 (en) Liquid crystal display device and method for repairing the same
KR20070071796A (en) Liquid crystal display device and method for repair the same
KR20070071795A (en) Liquid crystal display device
JP4121357B2 (en) Liquid crystal display
KR100918651B1 (en) Liquid Crystal Display Device in In-Plane Switching mode and method for Manufacturing the same
KR101023731B1 (en) Liquid Crystal Display Device
KR101233728B1 (en) Liquid crystal display device
KR20050015343A (en) Liquid Crystal Display Device and the Method for Repairing the same
KR20090003608A (en) Thin film transitor substrate and the method for fabricating and repair of the same
KR20060077433A (en) In-plane switching mode liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination