JPH0416930A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH0416930A
JPH0416930A JP2121788A JP12178890A JPH0416930A JP H0416930 A JPH0416930 A JP H0416930A JP 2121788 A JP2121788 A JP 2121788A JP 12178890 A JP12178890 A JP 12178890A JP H0416930 A JPH0416930 A JP H0416930A
Authority
JP
Japan
Prior art keywords
conductive layer
display device
picture element
electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2121788A
Other languages
Japanese (ja)
Other versions
JPH0820646B2 (en
Inventor
Ken Kanamori
金森 謙
Mikio Katayama
幹雄 片山
Kiyoshi Nakazawa
中沢 清
Hiroaki Kato
博章 加藤
Kozo Yano
耕三 矢野
Yutaka Fujiki
裕 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14819911&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0416930(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12178890A priority Critical patent/JPH0820646B2/en
Priority to DE69122162T priority patent/DE69122162T2/en
Priority to DE69133246T priority patent/DE69133246T2/en
Priority to EP96200206A priority patent/EP0717303B1/en
Priority to EP91301303A priority patent/EP0456338B1/en
Priority to US07/656,845 priority patent/US5335102A/en
Priority to KR1019910005675A priority patent/KR0149447B1/en
Publication of JPH0416930A publication Critical patent/JPH0416930A/en
Publication of JPH0820646B2 publication Critical patent/JPH0820646B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To correct a pixel defect unobtrusively in a state where a display device is assembled even when the pixel defect due to the defect of a switching element occurs by providing a conductive layer superimposed on the lower side of a signal line and a pixel electrode holding insulating film therebetween, and a conductive piece formed between the pixel electrode and the insulating film. CONSTITUTION:When a TFT is defective or a weak leakage current occurs between a source bus line 23 and the pixel electrode 41, the pixel defect occurs. In such a case, the source bus line 23, the conductive layer 34, and the conductive piece 35 are connected electrically with each other by irradiating the superposition area of the source bus line 23 with the conductive layer 34, and the superposition area 62 of the conductive layer 34 with the conductive piece 35 with light energy first. Since the conductive piece 35 is connected electrically to the pixel electrode 41, it follows that the pixel electrode 41 is connected electrically to the source bus line 23. In such a manner, it is possible to correct the pixel defect unobtrusively in a state where the display device capable of easily detecting the pixel defect is assembled.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表示用絵素電極にスイッチング素子を介して
駆動信号を印加することにより、表示を実行する表示装
置に関し、特に絵素電極をマドl/クス状に配列して高
密度表示を行うアクティブマトリクス駆動方式の表示装
置に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a display device that performs display by applying a drive signal to a display pixel electrode via a switching element, and particularly relates to a display device that performs display by applying a drive signal to a display pixel electrode via a switching element. The present invention relates to an active matrix drive type display device that is arranged in a grid pattern and performs high-density display.

(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、これらの電極の間に介在す
る液晶等の表示媒体の光学的変調が行われる。この光学
的変調が表示パター ンとして視認される。絵素電極の
駆動方式として、個々の独立した絵素電極を配列し、こ
の絵素電極のそれぞれにスイッチング素子を連結して駆
動するアクティブマトリクス駆動方式が知られている。
(Prior Art) Conventionally, in liquid crystal display devices, EL display devices, plasma display devices, etc., display patterns are formed on the screen by selectively driving pixel electrodes arranged in a matrix. . A voltage is applied between a selected picture element electrode and a counter electrode facing the selected picture element electrode, and optical modulation of a display medium such as a liquid crystal interposed between these electrodes is performed. This optical modulation is visually recognized as a display pattern. As a method for driving picture element electrodes, an active matrix driving method is known in which individual independent picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes and driven.

絵素電極を選択駆動するスイッチング素子としては、T
FT(4膜トランジスタ)素子、MIM(金属−絶縁層
−金属)素子、MOSトランジスタ素子、タイオード、
バリスタ等が一般的に知られている。アクティブマトリ
クス駆動方式は、高コントラストの表示が可能であり、
液晶テレビジョン、ワードプロセンサ、コンピュータの
端末表示装置等に実用化されている。
As a switching element for selectively driving the picture element electrode, T
FT (four-film transistor) element, MIM (metal-insulating layer-metal) element, MOS transistor element, diode,
Barista etc. are generally known. The active matrix drive method allows for high contrast display.
It has been put to practical use in LCD televisions, word processing sensors, computer terminal display devices, etc.

第12図に従来のアクティブマトリクス型表示装置に用
いられるアクティブマトリクス基板の平面図を示す。第
12図の基板では、互いに平行に配列されたゲートバス
配線21に直交して、ソースバス配線23が配設されて
いる。2本のゲートバス配線21及び2本のソースバス
配線23に囲まれた矩形の各領域には、絵素電極41が
配されている。ゲートバス配線21から分岐したゲート
バス支線22上には、スイッチング素子として機能する
TFT31が形成されている。ゲートバス支線22の一
部がTFT31のゲート電極として機能している。TF
T31のドレイン電極は絵素電極41に電気的に接続さ
れている。TFT31のソース電極はソースバス配線2
3に接続されている。
FIG. 12 shows a plan view of an active matrix substrate used in a conventional active matrix display device. In the substrate shown in FIG. 12, source bus lines 23 are arranged perpendicularly to gate bus lines 21 arranged parallel to each other. A picture element electrode 41 is arranged in each rectangular area surrounded by two gate bus lines 21 and two source bus lines 23. A TFT 31 functioning as a switching element is formed on a gate bus branch line 22 branched from the gate bus wiring 21 . A part of the gate bus branch line 22 functions as a gate electrode of the TFT 31. TF
The drain electrode of T31 is electrically connected to the picture element electrode 41. The source electrode of TFT31 is source bus wiring 2
Connected to 3.

(発明が解決しようとする課題) このような表示装置を用いて高密度の表示を行う場合、
非常に多数の絵素電極41とTFT31とを配列するこ
とが必要となる。ところが、TFT31は基板上に作製
した時点で動作不良素子として形成されることがある。
(Problem to be solved by the invention) When performing high-density display using such a display device,
It is necessary to arrange a very large number of picture element electrodes 41 and TFTs 31. However, the TFT 31 may be formed as a malfunctioning element at the time it is manufactured on the substrate.

このような不良素子に連結された絵素電極は、表示に寄
与しない点欠陥として認められる。点欠陥は表示装置の
画像品位を著しく損ない、製品の歩留りを大きく低下さ
せる。
A picture element electrode connected to such a defective element is recognized as a point defect that does not contribute to display. Point defects significantly impair the image quality of display devices and greatly reduce product yield.

点欠陥の主な原因は、大別すると2種類ある。There are two main causes of point defects.

1つは走査信号によって絵素電極が選択されている時間
内に、絵素電極に十分な充電が行われないために起こる
不良(以下では「オン不良」と称す)である。他の1つ
は、充電された絵素電極の電荷が非選択時間内に漏洩し
てしまう不良(以下では「オフ不良」と称す)である。
One is a defect (hereinafter referred to as "ON defect") that occurs because the picture element electrode is not sufficiently charged during the time when the picture element electrode is selected by the scanning signal. The other one is a defect in which the charge of the charged picture element electrode leaks during a non-selection time (hereinafter referred to as an "off defect").

オン不良はTPTの不良に起因する。オフ不良はTPT
を介する電気的漏洩によって生ずる場合と、絵素電極と
バス配線との間の電気的漏洩によって生じる場合とかあ
る。何れの不良が生じても、絵素電極と対向電極との間
に必要な電圧が印加されないため、点欠陥を生じること
になる。このような不良は、絵素電極と対向電極との間
に印加される電圧がOvのときに光の透過率が最大とな
るノーマリホワイトモードでは輝点として現れ、該電圧
がOVのときに光の透過率が最低となるノーマリブラッ
クモードでは黒点として現れる。
The ON failure is caused by a TPT failure. Off failure is TPT
In some cases, this is caused by electrical leakage between the picture element electrode and the bus wiring, and in other cases, it is caused by electrical leakage between the picture element electrode and the bus wiring. No matter which defect occurs, a point defect will occur because a necessary voltage is not applied between the picture element electrode and the counter electrode. Such defects appear as bright spots in the normally white mode where the light transmittance is maximum when the voltage applied between the picture element electrode and the counter electrode is Ov; In normally black mode, where the light transmittance is the lowest, it appears as a black spot.

このような欠陥は、レーザトリミング等を行うことによ
り修正し得る。しかし、この欠陥修正は、表示装置を組
み立てる前のアクティブマトリクス基板の段階で行われ
なければならない。絵素欠陥を表示装置として組み立て
た後に検出することは容易であるが、絵素欠陥をアクテ
ィブマトリクス基板の段階で検出することは極めて困難
である。
Such defects can be corrected by laser trimming or the like. However, this defect correction must be performed at the active matrix substrate stage before the display device is assembled. Although it is easy to detect pixel defects after the display device is assembled, it is extremely difficult to detect pixel defects at the active matrix substrate stage.

特に絵素数が10万個〜50万個以上もある大型表示装
置では、全ての絵素電極の電気的特性を検出して不良T
PTを発見するには、極めて高精度の測定機器等を使用
しなければな・らない。このため、検査工程が繁雑とな
り、量産性が阻害される。
In particular, in large display devices with 100,000 to 500,000 or more picture elements, the electrical characteristics of all picture element electrodes are detected to detect defects.
To discover PT, it is necessary to use extremely high-precision measuring equipment. Therefore, the inspection process becomes complicated and mass productivity is hindered.

従って、コスト高になるという結果を招く。このような
理由で、絵素数の多い大型表示装置では、上述のレーザ
光を用いた基板の状態での絵素欠陥の修正を行なうこと
ができないというのが実情である。
This results in increased costs. For these reasons, the reality is that in large display devices with a large number of picture elements, it is not possible to correct pixel defects in the substrate using the above-mentioned laser beam.

本発明はこのような問題点を解決するものであり、本発
明の目的は、スイッチング素子の不良による絵素欠陥が
生じても、表示装置を組み立てた状態で該欠陥を目立た
ないように修正し得るアクティブマトリクス型表示装置
を提供することである。
The present invention solves these problems, and an object of the present invention is to correct the defect so that it is not noticeable when the display device is assembled, even if a pixel defect occurs due to a defective switching element. An object of the present invention is to provide an active matrix type display device that obtains the desired results.

(課題を解決するための手段) 本発明のアクティブマトリクス型表示装置は、少なくと
も一方が透光性を有する一対の絶縁性基板と、該一対の
基板の何れか一方の基板上に縦横に配線された走査線及
び信号線と、該走査線及び該信号線とにスイッチング素
子を介して接続された絵素電極と、を備えたアクティブ
マトリクス型表示装置であって、該信号線及び該絵素電
極の下方に絶縁膜を挟んで重畳された導電層と、該絵素
電極と該絶縁膜との間に形成された導電片と、を備えて
おり、そのことによって上記目的が達成される。
(Means for Solving the Problems) An active matrix display device of the present invention includes a pair of insulating substrates, at least one of which is translucent, and wires arranged vertically and horizontally on one of the pair of substrates. An active matrix display device comprising a scanning line and a signal line, and a picture element electrode connected to the scanning line and the signal line via a switching element, the signal line and the picture element electrode The above-mentioned object is achieved by comprising a conductive layer superimposed below with an insulating film interposed therebetween, and a conductive piece formed between the picture element electrode and the insulating film.

また、本発明のアクティブマトリクス型表示装置は、少
なくとも一方が透光性を有する一対の絶縁性基板と、該
一対の基板の何れか一方の基板上に縦横に配線された走
査線及び信号線と、該走査線及び該信号線とにスイッチ
ング素子を介して接続された絵素電極と、を備えたアク
ティブマトリクス型表示装置であって、該信号線及び互
いに隣接する一対の該絵素電極の下方に絶縁膜を挟んで
重畳された導電層と、該一対の絵素電極と該絶縁膜との
間にそれぞれ形成された導電片と、を備えており、その
ことによって上記目的が達成される。
Further, the active matrix display device of the present invention includes a pair of insulating substrates, at least one of which is translucent, and scanning lines and signal lines wired vertically and horizontally on one of the pair of substrates. , a picture element electrode connected to the scanning line and the signal line via a switching element, the active matrix display device comprising: a picture element electrode connected to the scanning line and the signal line through a switching element, the display device being below the signal line and the pair of picture element electrodes adjacent to each other; The above-mentioned object is achieved by comprising a conductive layer superimposed on the electrodes with an insulating film in between, and conductive pieces formed between the pair of picture element electrodes and the insulating film.

更に、前記導電層が、前記絵素電極に接続された前記走
査線に隣接する走査線に電気的に接続され、該導電層上
には陽極酸化膜が形成されている構成とすることもでき
る。
Furthermore, the conductive layer may be electrically connected to a scanning line adjacent to the scanning line connected to the picture element electrode, and an anodic oxide film may be formed on the conductive layer. .

更に、前記絵素電極に前記絶縁膜を挟んで対向する付加
容量用電極を更に備え、前記導電層が、該付加容量用電
極に電気的に接続され、該導電層上には陽極酸化膜が形
成されている構成とすることもできる。
Furthermore, an additional capacitance electrode is provided which faces the picture element electrode with the insulating film in between, the conductive layer is electrically connected to the additional capacitance electrode, and an anodic oxide film is provided on the conductive layer. It is also possible to have a configuration in which it is formed.

(作用) 本発明のアクティブマトリクス型表示装置に於て、スイ
ッチング素子の不良、信号線と絵素電極との間の弱いリ
ーク電流の発生等により、オン不良又はオフ不良が生じ
た場合には、表示装置を組み立てた状態で修正を行うこ
とかできる。まず、信号線と導電層との重畳部に光エネ
ルギーが照射され、信号線と導電層との間が電気的に接
続される。次に、導電層と導電片との重畳部に光エネル
ギーが照射され、導電層と導電片との間が電気的に接続
される。これにより、信号線と絵素電極とがスイッチン
グ素子を介することなく直接電気的に接続される。更に
、導電層が走査線又は付加容量用電極に電気的に接続さ
れている構成では、導電層と走査線又は付加容量用電極
との間の電気的接続が、光エネルギー照射によって絶た
れる。
(Function) In the active matrix display device of the present invention, if an on-failure or an off-failure occurs due to a defective switching element, generation of a weak leakage current between a signal line and a picture element electrode, etc. Modifications can be made while the display device is assembled. First, light energy is irradiated onto the overlapping portion of the signal line and the conductive layer, thereby electrically connecting the signal line and the conductive layer. Next, the overlapping portion of the conductive layer and the conductive piece is irradiated with light energy, and the conductive layer and the conductive piece are electrically connected. Thereby, the signal line and the picture element electrode are directly electrically connected without using a switching element. Further, in a configuration in which the conductive layer is electrically connected to the scanning line or the additional capacitance electrode, the electrical connection between the conductive layer and the scanning line or the additional capacitance electrode is severed by irradiation with light energy.

以上のようにして信号線に直接に接続された絵素電極(
以下では「修正絵素電極」と称する〉に印加される電圧
について、第11図を参照しながら説明する。第11図
に於て、G、はn番目の走査線の信号電圧(縦軸)と時
間(横軸)との関係を表わし、S、はm番目の信号線の
信号電圧(縦軸)と時間(横軸)との関係を表わす。p
n、は、n番目の走査線とm番目の信号線とに接続され
た、正常な絵素電極に印加される電圧を表す。P ’n
cは、n番目の走査線とm番目の信号線とに接続された
、修正絵素電極に印加される電圧を表わす。
The picture element electrode (
The voltage applied to the "corrected picture element electrode" will be explained below with reference to FIG. In FIG. 11, G represents the relationship between the signal voltage of the n-th scanning line (vertical axis) and time (horizontal axis), and S represents the relationship between the signal voltage of the m-th signal line (vertical axis) and Represents the relationship with time (horizontal axis). p
n represents a voltage applied to a normal picture element electrode connected to the nth scanning line and the mth signal line. P'n
c represents the voltage applied to the modified picture element electrode connected to the nth scanning line and the mth signal line.

走査線にはG。、G1+1に示すように順次スイッチン
グ素子を選択する信号(Vgh)が選択時間T。、の聞
出力される。走査線の選択時間T0゜に対応して、信号
線には映像信号電圧■8が出力され、正常な絵素電極で
はP。、に示すように、この信号電圧■8が非選択時間
T。trの間保持される。そして、次に選択信号電圧■
ghが印加されると、信号線には、−vaの映像信号が
印加される。
G on the scan line. , G1+1, the signal (Vgh) that sequentially selects the switching elements has a selection time T. , will be output. Corresponding to the scanning line selection time T0°, a video signal voltage 8 is output to the signal line, and is P for a normal picture element electrode. As shown in , this signal voltage ■8 is the non-selection time T. It is held for tr. Then, the selection signal voltage ■
When gh is applied, a -va video signal is applied to the signal line.

これに対し、修正絵素電極には、P’n。に示すように
、信号線からの映像信号か常に印加されるため、修正絵
素電極は正常には機能し得ない。しかし、この修正絵素
電極によって表示される絵素は、1周期を通してみると
この1周期の間に信号線に印加された映像信号の実効値
に相当する表示を行う。従って、この絵素は完全な輝点
又は黒点となることはなく、信号線に沿って並ぶ絵素の
平均的な明るさの表示を行う。従って、この絵素はきわ
めて判別し難い絵素欠陥となる。
On the other hand, the corrected picture element electrode has P'n. As shown in FIG. 2, since the video signal from the signal line is always applied, the modified picture element electrode cannot function normally. However, the picture element displayed by this modified picture element electrode performs a display corresponding to the effective value of the video signal applied to the signal line during one cycle when viewed over one cycle. Therefore, this picture element does not become a perfect bright spot or a black spot, but displays the average brightness of the picture elements arranged along the signal line. Therefore, this picture element becomes a picture element defect that is extremely difficult to identify.

上述のようにして光二不ルギー照射によって接続された
部分に於ける電気抵抗は、スイ・7チング素子の選択状
態での抵抗(以下では「オン抵抗」と称する)よりも小
さいことが必要である。その理由は以下のようである。
It is necessary that the electrical resistance at the part connected by optical irradiation as described above is smaller than the resistance in the selected state of the switching element (hereinafter referred to as "on resistance"). . The reason is as follows.

スイッチング素子のオン抵抗の値は、スイッチング素子
が選択されている時間内に絵素電、極に電荷を充電し得
るだけの電流が流れるように設定されている。従って、
上記の接続を行った部分での抵抗がオン抵抗より大きい
と、修正絵素電極にはスイッチング素子の選択時間毎に
変化する信号電圧が確実に書き込まれず、修正絵素電極
に印加される電圧の実効値が小さくなってしまう。この
ような状態では、修正絵素電極によって表示される絵素
と他の正常な絵素との間で明るさの違いが大きくなり、
絵素欠陥とじて視覚的に認識されることになる。
The value of the on-resistance of the switching element is set so that a current sufficient to charge the picture element electrodes and electrodes flows within the time period during which the switching element is selected. Therefore,
If the resistance at the part where the above connection is made is greater than the on-resistance, the signal voltage that changes at each switching element selection time will not be reliably written to the modified picture element electrode, and the voltage applied to the modified picture element electrode will not be reliably written. The effective value becomes small. In such a state, the difference in brightness between the picture element displayed by the corrected picture element electrode and other normal picture elements becomes large,
This will be visually recognized as a pixel defect.

(実施例) 本発明の実施例について以下に説明する。(Example) Examples of the present invention will be described below.

第1図に本発明の表示装置の一実施例に用いられるアク
ティブマトリクス基板の平面図を示す。
FIG. 1 shows a plan view of an active matrix substrate used in an embodiment of the display device of the present invention.

第2A図に第1図の導電層34近傍の拡大図を、第2B
図に第1図のn−n線に沿った断面図を示す。第3図に
第1図の基板を用いた表示装置の第1図に於ける■−■
線に沿った断面図を示す。本実施例のアクティブマトリ
クス型表示装置を製造工程に従って説明する。本実施例
では、絶縁性基板として透明のガラス基板を用いた。ガ
ラス基板l上に走査線として機能するゲートバス配線2
1と、該ゲートバス配線21から分岐するゲートバス支
線22と、導電層34とを形成した。ゲートバス配線2
1、及びゲートバス支線22は一般にTa、Ti、AI
、Cr等の単層又はこれらの多層金属で形成されるが、
本実施例ではTaを使用した。導電層34もゲートバス
配線21と同じ金属によって形成した。ゲートバス配線
21、ゲートバス支線22及び導電層34は、スパッタ
リング法により形成されたTa金属層をバターニングす
ることにより形成される。ゲートバス配線21、ゲート
バス支線22及び導電層34を形成する前に、ガラス基
板l上にTa205等から成るベースコート膜を形成し
てもよい。
FIG. 2A shows an enlarged view of the vicinity of the conductive layer 34 in FIG. 1, and FIG.
The figure shows a sectional view taken along line nn in FIG. 1. ■-■ in FIG. 1 of a display device using the substrate of FIG. 1 in FIG.
A cross-sectional view along the line is shown. The active matrix display device of this example will be explained according to the manufacturing process. In this example, a transparent glass substrate was used as the insulating substrate. Gate bus wiring 2 functioning as a scanning line on the glass substrate l
1, a gate bus branch line 22 branching from the gate bus wiring 21, and a conductive layer 34 were formed. Gate bus wiring 2
1, and the gate bus branch line 22 are generally Ta, Ti, AI
, formed of a single layer of metal such as Cr or a multilayer metal of these,
In this example, Ta was used. The conductive layer 34 was also formed of the same metal as the gate bus wiring 21. The gate bus line 21, gate bus branch line 22, and conductive layer 34 are formed by patterning a Ta metal layer formed by sputtering. Before forming the gate bus wiring 21, the gate bus branch line 22, and the conductive layer 34, a base coat film made of Ta205 or the like may be formed on the glass substrate l.

ゲートバス配線21、ゲートバス支線22及び導i層3
4上には、SiNxからなるベース絶縁膜11を全面に
形成した。ゲート絶縁膜11は、プラズマCVD法によ
り3000人の厚さに形成されている。
Gate bus wiring 21, gate bus branch line 22 and conductive i layer 3
4, a base insulating film 11 made of SiNx was formed over the entire surface. The gate insulating film 11 is formed to a thickness of 3,000 wafers by plasma CVD.

次に、ゲートバス支線22の先端部に、スイッチング素
子として機能するTFT31を形成した。
Next, a TFT 31 functioning as a switching element was formed at the tip of the gate bus branch line 22.

ゲートバス支線22の一部がTFT31のゲート電極2
5として機能する。上述のようにゲート絶縁膜11を形
成した後、後にチャネル層12となるアモルファスンリ
フン(a−3i)層と、後にエツチングストツバ層13
となるSiN、層とを堆積させた。a−3i層の厚さは
300人、SiN8層の厚さは2000人である。次に
、SiN、層のバターニングを行い、エツチングスト’
)Iバ層■3を形成した。更に、a−3i層及び工、チ
ンゲストツバ層13上の全面に、後にコンタクト層14
.14となる、P(リン)を添加したn′″型aSi層
を、プラズマCVD法により800人の厚さに堆積させ
た。次に、上記a−3i層及びn“型a−3i層のバタ
ーニングを同時に行い、チャネル層12及びコンタクト
層14.14を形成した。
A part of the gate bus branch line 22 is the gate electrode 2 of the TFT 31
Functions as 5. After forming the gate insulating film 11 as described above, an amorphous thin layer (a-3i) layer that will later become the channel layer 12 and an etching stopper layer 13 are formed.
A layer of SiN was deposited. The thickness of the a-3i layer is 300 layers, and the thickness of the SiN8 layer is 2000 layers. Next, the SiN layer is buttered and etched.
) I-bar layer 3 was formed. Furthermore, a contact layer 14 is later formed on the entire surface of the a-3i layer and the chingest rib layer 13.
.. An n''' type aSi layer doped with P (phosphorus), No. 14, was deposited to a thickness of 800 nm by plasma CVD.Next, the above a-3i layer and n'' type a-3i layer were Buttering was performed simultaneously to form the channel layer 12 and contact layers 14 and 14.

次に、後にソース電極32、信号線として機能するソー
スバス配線23、ドレイン電極33及び導電片35とな
るTi金属層を形成した。上記ソースバス配線23等は
、一般に、T1、AI、Mo、Cr等の単層又はこれら
の多層金属で形成されるが、本実施例ではT1を使用し
た。T1金属層はスパッタリング法により形成される。
Next, a Ti metal layer which will later become the source electrode 32, the source bus wiring 23 functioning as a signal line, the drain electrode 33, and the conductive piece 35 was formed. The source bus wiring 23 and the like are generally formed of a single layer of metal such as T1, AI, Mo, Cr, or a multilayer metal thereof, but T1 was used in this embodiment. The T1 metal layer is formed by sputtering.

このTi金属層をバターニングすることにより、ソース
電極32、ソースバス配線23、ドレイン電極33、及
び導電片35を形成した。ソースバス配線23はゲート
バス配線21と、前述のゲート絶縁膜11を挟んで交差
している。また、第2B図に示すように、ソースバス配
線23は導電層34の一方の端部にゲート絶縁膜11を
挟んで重畳されるように形成される。導電片35は導電
層34のソースバス配線23とは重畳されていない端部
の上にゲート絶縁膜11を挟んで形成される。
By patterning this Ti metal layer, a source electrode 32, a source bus wiring 23, a drain electrode 33, and a conductive piece 35 were formed. The source bus wiring 23 intersects with the gate bus wiring 21 with the aforementioned gate insulating film 11 in between. Further, as shown in FIG. 2B, the source bus wiring 23 is formed so as to overlap one end of the conductive layer 34 with the gate insulating film 11 in between. The conductive piece 35 is formed on the end of the conductive layer 34 that does not overlap with the source bus wiring 23, with the gate insulating film 11 interposed therebetween.

次に、第1図に示すように、ゲートバス配線21とソー
スバス配線23とに囲まれた矩形の領域に、I To 
(Indium tin oxide)から成る絵素電
極41を形成した。絵素電極41はTFT31のドレイ
ン電極33の端部に重畳され、ドレイン電極33に電気
的に接続されている。また、第2B図に示すように、絵
素電極41は導電片35上にも重畳されて形成される。
Next, as shown in FIG. 1, I To
A picture element electrode 41 made of (indium tin oxide) was formed. The picture element electrode 41 overlaps the end of the drain electrode 33 of the TFT 31 and is electrically connected to the drain electrode 33. Furthermore, as shown in FIG. 2B, the picture element electrode 41 is also formed to overlap the conductive piece 35.

更に、絵素電極41を形成した基板上の全面に、SiN
xからなる保護膜17を堆積した。保護膜17は、絵素
電極41の中央部の上で除去した窓状の形状としてもよ
い。保護膜17上には配向膜19を形成した。ガラス基
板lに対向するガラス基板2上には、対向電極3及び配
向膜9が形成されている。これらの基板1及び2上の間
に液晶層18を挟み、本実施例のアクティブマトリクス
型表示装置が完成する。
Furthermore, SiN is applied to the entire surface of the substrate on which the picture element electrode 41 is formed.
A protective film 17 made of x was deposited. The protective film 17 may have a window-like shape that is removed above the center portion of the picture element electrode 41. An alignment film 19 was formed on the protective film 17. A counter electrode 3 and an alignment film 9 are formed on a glass substrate 2 facing the glass substrate l. A liquid crystal layer 18 is sandwiched between these substrates 1 and 2, and the active matrix display device of this embodiment is completed.

以上の構成を有するアクティブマトリクス型表示装置に
於いて、TFT31が不良となったり、ソースバス配線
23と絵素電極41との間に弱いリーク電流が発生した
場合には、絵素欠陥が生じる。このような場合には、次
のようにして修正が行われる。まず、第2A図に破線で
示すソースバス配線23と導電層34との重畳領域61
 (第2B図の矢印65で示す部分)、及び導電層34
と導電片35との重畳領域62(第2B図の矢印64で
示す部分)に光エネルギーを照射する。これにより、ソ
ースバス配線23と導電層34と導電片35とは電気的
に接続される。導電片35と絵素電極41とは電気的に
接続されているので、絵素電極41はソースバス配線2
3に電気的に接続されることになる。本実施例では光エ
ネルギーとして、Y A、 Gレーザ光(波長1010
64nを用いた。レーザ光は基板l及び2の何れの基板
から照射してもよいが、基板2には遮光膜が形成されて
いる場合が多く、その場合には基板1側から照射する。
In the active matrix display device having the above configuration, if the TFT 31 becomes defective or a weak leakage current occurs between the source bus wiring 23 and the picture element electrode 41, a picture element defect occurs. In such a case, corrections are made as follows. First, an overlapping region 61 of the source bus wiring 23 and the conductive layer 34 shown by a broken line in FIG. 2A
(the part indicated by the arrow 65 in FIG. 2B), and the conductive layer 34
Light energy is irradiated onto the overlapping region 62 (the portion indicated by the arrow 64 in FIG. 2B) of the conductive piece 35 and the conductive piece 35. Thereby, the source bus wiring 23, the conductive layer 34, and the conductive piece 35 are electrically connected. Since the conductive piece 35 and the picture element electrode 41 are electrically connected, the picture element electrode 41 is connected to the source bus wiring 2.
It will be electrically connected to 3. In this example, YA, G laser light (wavelength: 1010 nm) is used as optical energy.
64n was used. The laser light may be irradiated from either of the substrates 1 and 2, but in many cases a light shielding film is formed on the substrate 2, and in that case, the laser light is irradiated from the substrate 1 side.

本実施例でも基板1側から照射した。In this example as well, irradiation was performed from the substrate 1 side.

以上のようにしてソースバス配線23に直接接続された
絵素電極41 (修正絵素電極)には、ソースバス配線
23の信号が常に印加されるため、修正絵素電極は正常
には機能することはできない。
Since the signal from the source bus wiring 23 is always applied to the picture element electrode 41 (corrected picture element electrode) directly connected to the source bus wiring 23 as described above, the corrected picture element electrode functions normally. It is not possible.

しかし、修正絵素電極によって表示される絵素は、ソー
スバス配線23に印加される信号の実効値に相当する表
示を行うので、この絵素は完全な輝点又は黒点となるこ
とはなく、ソースバス配線23に沿って並ぶ絵素の平均
的な明るさの表示を行うことになる。従って、この絵素
は、きわめて判別し難い絵素欠陥となる。
However, since the picture element displayed by the modified picture element electrode performs a display corresponding to the effective value of the signal applied to the source bus wiring 23, this picture element does not become a complete bright spot or black spot. The average brightness of the picture elements arranged along the source bus wiring 23 is displayed. Therefore, this picture element becomes a picture element defect that is extremely difficult to identify.

上述のようにレーザ光原射を行っても、導電層34とソ
ースバス配線23との重畳部、及び導電層34と導電片
35との重畳部の上には保護膜17が形成されているの
で、溶融した金属等が表示媒体である液晶層18に混入
することもなく、表示には影響しない。
Even when the laser beam is emitted as described above, the protective film 17 is still formed on the overlapping portion of the conductive layer 34 and the source bus wiring 23 and the overlapping portion of the conductive layer 34 and the conductive piece 35. Therefore, molten metal or the like does not mix into the liquid crystal layer 18, which is a display medium, and does not affect the display.

第4A図〜第4C図に本発明の表示装置に用いられるア
クティブマトリクス基板の他の実施例を示す。第4A図
の基板では、ソースバス配線23に突出部23aが設け
られ、導電層34はこの突出部23aに重畳されている
。他の導電片35等の構成は第1図のそれと同様である
FIGS. 4A to 4C show other embodiments of the active matrix substrate used in the display device of the present invention. In the substrate of FIG. 4A, the source bus wiring 23 is provided with a protrusion 23a, and the conductive layer 34 is superimposed on the protrusion 23a. The configurations of the other conductive pieces 35 and the like are similar to those shown in FIG.

第1図の実施例では導電層34及び導電片35はTFT
31から離れた位置に設けられているが、ソースバス配
線23に近接する位置であれば何れの位置に設けてもよ
い。第4B図はTFT31近傍に導電層34を形成した
例を示している。
In the embodiment of FIG. 1, the conductive layer 34 and the conductive piece 35 are TFTs.
31, but it may be provided at any position as long as it is close to the source bus wiring 23. FIG. 4B shows an example in which a conductive layer 34 is formed near the TFT 31.

iA C図の実施例では、ソースバス配置%23から分
岐するソースバス支線23bが形成されている。導電層
34はソースバス配線23に並行して形成され、ソース
バス支線23bに重畳されている。
In the embodiment shown in FIG. iA C, a source bus branch line 23b is formed that branches off from the source bus arrangement %23. The conductive layer 34 is formed in parallel to the source bus wiring 23 and overlaps the source bus branch line 23b.

第4A図〜第4C図の何れの基板を用いた表示装置に於
いても、第1図の実施例と同様にして、絵素欠陥が修正
される。尚、図示していないが、導電層34及び導電片
35等を、第4A図〜第4C図に示すソースバス配線2
3とは絵素電極41を挟んで反対側のソースバス配線2
3に設けた構成とすることもできる。
In a display device using any of the substrates shown in FIGS. 4A to 4C, pixel defects are corrected in the same manner as in the embodiment shown in FIG. Although not shown, the conductive layer 34, the conductive piece 35, etc. are connected to the source bus wiring 2 shown in FIGS. 4A to 4C.
3 is the source bus wiring 2 on the opposite side of the pixel electrode 41.
It is also possible to adopt a configuration provided in 3.

第5A図及び第5B図に、本発明の表示装置に用いられ
るアクティブマトリクス基板の他の実施例を示す。前述
の第1図及び第4A図〜第4C図のアクティブマトリク
ス基板では、導電層34とソースバス配l1I23との
間には、ゲート絶縁膜11が存在するのみなので、ソー
スバス配線23と導電層34との間、及び導電層34と
導電片35との間が自然に短絡してしまうことがある。
FIGS. 5A and 5B show other embodiments of the active matrix substrate used in the display device of the present invention. In the active matrix substrate of FIG. 1 and FIGS. 4A to 4C described above, only the gate insulating film 11 exists between the conductive layer 34 and the source bus wiring 11I23, so that the source bus wiring 23 and the conductive layer 34 and between the conductive layer 34 and the conductive piece 35 may spontaneously short-circuit.

この点を解消したのが第5A図及び第5B図に示すアク
ティブマトリクス基板である。第5A図に示す基板の導
電層34は、該導電層34に重畳されている絵素電極4
1に接続されたゲートバス配線に隣接するゲートバス配
線21に接続されて形成されている。ゲートバス配線2
1上には、ケートハス配線21の絶縁を確実にするため
、しばしば陽極酸化膜が形成される。本実施例のように
、導電層34をゲートバス配線21に接続して形成する
ことにより、導電層34上にも陽極酸化膜を形成するこ
とが可能となる。導電層34上に陽極酸化膜が形成され
ていると、ソースバス配線23と導電層34との間、及
び導電層34と導電片35との間の短絡が防止される。
The active matrix substrate shown in FIGS. 5A and 5B solves this problem. The conductive layer 34 of the substrate shown in FIG. 5A has a pixel electrode 4 superimposed on the conductive layer 34.
The gate bus wiring 21 is connected to the gate bus wiring 21 adjacent to the gate bus wiring 21 connected to the gate bus wiring 1. Gate bus wiring 2
1, an anodic oxide film is often formed on it to ensure insulation of the cathode wiring 21. By forming the conductive layer 34 connected to the gate bus wiring 21 as in this embodiment, it is possible to form an anodic oxide film also on the conductive layer 34. When the anodic oxide film is formed on the conductive layer 34, short circuits between the source bus wiring 23 and the conductive layer 34 and between the conductive layer 34 and the conductive piece 35 are prevented.

第5B図の基板では、導電層34及び導電片35は、T
FT31とは反対側の角に設けられている。従って、本
実施例では導電層34は該導電層34に重畳される絵素
電極に接続されたソースバス配線に隣接するソースバス
配線23に重畳されている。
In the substrate of FIG. 5B, the conductive layer 34 and the conductive piece 35 are T
It is provided at the corner opposite to FT31. Therefore, in this embodiment, the conductive layer 34 overlaps the source bus wiring 23 adjacent to the source bus wiring connected to the picture element electrode overlaid on the conductive layer 34.

第5A図及び第5B図の基板を用いた表示装置に於て絵
素欠陥が生じた場合には、前述の第1図の実施例と同様
にして、導電層34とソースバス配線23との間、及び
導電層34と導電片35との間が接続される。更に、こ
れらの基板では第5A図及び第5B図に破線で示す領域
63に光エネルギーが照射され、導電層34とゲートバ
ス配線21との間が切断される。以上のようにして光エ
ネルギー照射による接続と切断とを行うことにより、絵
素電極41はソースバス配線23に直接接続される。尚
、このような修正を行うと、第5A図の基板では、第1
図の基板と同様に、絵素電極41はTFT31を介して
接続されていたソースバス配線23に直接接続されるが
、第5B図の基板では、絵素電極41はTFT31を介
して接続されいたソースバス配線23に隣接スるソース
バス配線23に接続されることになる。
If a pixel defect occurs in a display device using the substrates shown in FIGS. 5A and 5B, the connection between the conductive layer 34 and the source bus wiring 23 is similar to the embodiment shown in FIG. and between the conductive layer 34 and the conductive piece 35. Furthermore, in these substrates, light energy is irradiated to a region 63 indicated by a broken line in FIGS. 5A and 5B, and the conductive layer 34 and the gate bus wiring 21 are disconnected. By performing the connection and disconnection by light energy irradiation as described above, the picture element electrode 41 is directly connected to the source bus wiring 23. Note that if such correction is made, the first board in FIG. 5A will be
Similar to the substrate shown in the figure, the picture element electrode 41 is directly connected to the source bus wiring 23 which was connected through the TFT 31, but in the board shown in FIG. 5B, the picture element electrode 41 was connected through the TFT 31. It is connected to the source bus wiring 23 which is adjacent to the source bus wiring 23.

第6図に本発明の表示装置に用いられるアクティブマト
リクス基板の他の実施例を示す。本実施例では、導電層
34は、互いに隣接する絵素電極41a及び41b、並
びにソースバス配線23の下方に形成されている。本実
施例では導電層34は絵素電極2個に対して1個の割合
で設けられている。導1134の両端部上にはゲート絶
縁膜11を挟んで導電片35a及び35bが形成されて
いる。絵素電極41a及び411)は、それぞれ導電片
35a及び35t)上に直接重畳されている。
FIG. 6 shows another embodiment of the active matrix substrate used in the display device of the present invention. In this embodiment, the conductive layer 34 is formed below the mutually adjacent picture element electrodes 41a and 41b and the source bus wiring 23. In this embodiment, one conductive layer 34 is provided for every two picture element electrodes. Conductive pieces 35a and 35b are formed on both ends of the conductor 1134 with the gate insulating film 11 in between. The picture element electrodes 41a and 411) are directly superimposed on the conductive pieces 35a and 35t), respectively.

また、導電層34は、該導電層34上方に重畳された絵
素電極41a及び41bに接続されているゲートバス配
線に隣接するゲートバス配線21に電気的に接続されて
形成されている。導電層34をゲートバス配線21に接
続して形成したことにより、導電層34上には陽極酸化
膜を形成することかできる。
Further, the conductive layer 34 is formed to be electrically connected to the gate bus wiring 21 adjacent to the gate bus wiring connected to the picture element electrodes 41a and 41b superimposed above the conductive layer 34. By forming the conductive layer 34 connected to the gate bus wiring 21, an anodic oxide film can be formed on the conductive layer 34.

本実施例の基板を用いた表示装置に於て、絵素電極41
a又は1bに絵素欠陥が発生した場合には、まず、ソー
スバス配線23.と導電層34との重畳部にレーザ光が
照射される。次に、絵素電極41aに絵素欠陥が生じて
いる場合には導電層34と導電片35aとの重畳部に、
絵素電極41bに絵素欠陥が生じている場合には導電層
34と導電片351)との重畳部に、レーザ光が照射さ
れる。
In the display device using the substrate of this embodiment, the picture element electrode 41
When a pixel defect occurs in the source bus wiring 23.a or 1b, the source bus wiring 23. A laser beam is irradiated onto the overlapping portion of the conductive layer 34 and the conductive layer 34 . Next, if a pixel defect has occurred in the pixel electrode 41a, a portion where the conductive layer 34 and the conductive piece 35a overlap,
If a pixel defect occurs in the pixel electrode 41b, a laser beam is irradiated onto the overlapping portion of the conductive layer 34 and the conductive piece 351).

更に、第6図の破線で示す領域63にレーザ光照射を行
い、導電層34とゲートバス配線21との電気的接続が
絶たれる。以上の修正により、絵素欠陥を生七ている絵
素電極41a又は、41bは、ソースバス配線23に直
接接続されることになる。
Further, a region 63 indicated by a broken line in FIG. 6 is irradiated with laser light, and the electrical connection between the conductive layer 34 and the gate bus wiring 21 is severed. With the above modification, the picture element electrode 41a or 41b that is causing the picture element defect is directly connected to the source bus wiring 23.

尚、上記に於て絵素電極41a及び41bの両方に絵素
欠陥か生じた場合には、絵素電極41a及び41bの両
方をソースバス配線23に直接接続することにより、何
れの絵素欠陥も修正される。
In the above case, if a pixel defect occurs in both the pixel electrodes 41a and 41b, by directly connecting both the pixel electrodes 41a and 41b to the source bus wiring 23, any pixel defect can be removed. will also be corrected.

また、本実施例では導電層34をゲートバス配線21に
接続した構成を示したが、導電層34をゲートバス配線
21に接続しない構成としてもよい。
Further, although the present embodiment shows a configuration in which the conductive layer 34 is connected to the gate bus wiring 21, a configuration in which the conductive layer 34 is not connected to the gate bus wiring 21 may be adopted.

第1図の構成は、第7図に示すように、付加容量42を
有するアクティブマトリクス型表示装置にも適用できる
。第7図の表示装置は、前述の第4B図に示す実施例に
付加容fi42を設けたものである。付加容142は、
基板l上にゲートバス配線21と平行に設けられた付加
容量用電極24と、絵素電極41との重畳部(斜線部)
に形成されている。第7図の表示装置に於いても前述の
第1図の実施例と同様に絵素欠陥を修正することができ
る。導電層34及び導電片35並びにソースバス配線2
3の構成は、前述の第1図、第4A図、及び第4C図に
示すものとすることもできる。更に、第7図に於て、導
電層34及び導電片35は、第5A図、第5B図、及び
第6図に示す構成とすることもできる。導電層34及び
導電片35をこれらの図に示す構成とする場合には、導
電層34はゲートバス配線21ではなく付加容量用電極
24に電気的に接続される。−例として、導電層34及
び導電片35を第6図に示す構成とした場合を第9図に
示した。第9図のアクティブマトリクス基板では1、導
電層34は付加容量用電極24に接続されて形成されて
いる。付加容量用電極24上にも陽極酸化膜がしばしば
形成される。従って、導電層34を付加容量用電極24
に接続することにより、導電層34上にも陽極酸化膜が
形成され得る。
The configuration of FIG. 1 can also be applied to an active matrix display device having an additional capacitance 42, as shown in FIG. The display device shown in FIG. 7 is obtained by adding an additional volume fi42 to the embodiment shown in FIG. 4B described above. The additional capacity 142 is
Overlapping portion (shaded portion) of the additional capacitance electrode 24 provided on the substrate l in parallel with the gate bus wiring 21 and the pixel electrode 41
is formed. In the display device shown in FIG. 7 as well, pixel defects can be corrected in the same way as in the embodiment shown in FIG. 1 described above. Conductive layer 34, conductive piece 35, and source bus wiring 2
The configuration of No. 3 may also be as shown in FIG. 1, FIG. 4A, and FIG. 4C described above. Furthermore, in FIG. 7, the conductive layer 34 and the conductive piece 35 may have the configurations shown in FIGS. 5A, 5B, and 6. When the conductive layer 34 and the conductive piece 35 are configured as shown in these figures, the conductive layer 34 is electrically connected not to the gate bus wiring 21 but to the additional capacitance electrode 24. - As an example, FIG. 9 shows a case where the conductive layer 34 and the conductive piece 35 are configured as shown in FIG. 6. In the active matrix substrate shown in FIG. 9, the conductive layer 34 is connected to the additional capacitance electrode 24. An anodic oxide film is often formed on the additional capacitance electrode 24 as well. Therefore, the conductive layer 34 is connected to the additional capacitance electrode 24.
By connecting to the conductive layer 34, an anodic oxide film can also be formed on the conductive layer 34.

更に、本発明は第8図の構成を宵するアクティブマトリ
クス型表示装置にも適用することができる。この表示装
置は、第7図の表示装置に於いて、付加容j142の占
める部分による開口部の面積の減少を抑えたものである
。即ち、この表示装置では、ゲートバス配線21の幅を
広げ、絵素電極41の一部と重畳されている。この構成
では、隣接する非選択状態のゲートバス配線21を付加
容量用電極として用いることができる。しかも、第7図
のようにゲートバス配線21と付加容量用電極24との
間に隙間が存在しないので、開口部の面積の減少を抑え
ることができる。この表示装置に於いても、第1図の実
施例と同様に絵素欠陥が修正される。本実施例に於いて
も、導電層34及び導電片35並びにソースバス配線2
3の構成は、前述の第1図、第4A図、及び第4C図に
示すものとするごともできる。更に、第8図に於て、導
電層34及び導電片35は、第5A図、第5B図、及び
第6図に示す構成とすることもできる。−例として、第
8図の導電層34及び導電片35を、第6図に示す構成
とした基板を第10図に示した。
Furthermore, the present invention can also be applied to an active matrix display device having the configuration shown in FIG. This display device is similar to the display device shown in FIG. 7, but the reduction in the area of the opening due to the portion occupied by the additional volume j142 is suppressed. That is, in this display device, the width of the gate bus wiring 21 is increased so that it overlaps with a part of the picture element electrode 41. In this configuration, the adjacent non-selected gate bus wiring 21 can be used as an electrode for additional capacitance. Moreover, since there is no gap between the gate bus wiring 21 and the additional capacitance electrode 24 as shown in FIG. 7, it is possible to suppress a reduction in the area of the opening. In this display device as well, pixel defects are corrected in the same manner as in the embodiment shown in FIG. Also in this embodiment, the conductive layer 34, the conductive piece 35, and the source bus wiring 2
The configuration of No. 3 may also be as shown in FIGS. 1, 4A, and 4C described above. Furthermore, in FIG. 8, the conductive layer 34 and the conductive piece 35 may have the configurations shown in FIGS. 5A, 5B, and 6. - As an example, FIG. 10 shows a substrate in which the conductive layer 34 and conductive piece 35 of FIG. 8 are configured as shown in FIG. 6.

上記の実施例では、TFT31のゲート電極が下に、ソ
ース電極及びドレイン電極が上に形成されている例を示
したが、ゲート電極が上に、ソース電極及びドレイン電
極が下に形成されたタイツのTPTを用いることもでき
る。また、TFT31をゲートバス支線22上に形成し
たが、TFT31をケートバス配線21上に形成し、ソ
ースバス配線23からの支線をソース電極に接続した構
成としてもよい。
In the above embodiment, an example was shown in which the gate electrode of the TFT 31 was formed on the bottom and the source and drain electrodes were formed on the top. It is also possible to use a TPT of Further, although the TFT 31 is formed on the gate bus branch line 22, it may be formed on the gate bus line 21 and the branch line from the source bus line 23 is connected to the source electrode.

また、上記の実施例では何れもスイッチング素子として
TPTを用いたが、TPT以外の例えばM I M素子
、MOS)ランジスタ素子、ダイオード、バリスタ等を
用いてもよい。
Further, in the above embodiments, a TPT is used as a switching element, but other than TPT, for example, an MIM element, a MOS (MOS) transistor element, a diode, a varistor, etc. may be used.

(発明の効果) 本発明のアクティブマトリクス型表示装置では、絵素欠
陥を容易に検出することができる表示装置の状態で、該
絵素欠陥を目立たないように修正することができる。従
って、本発明によれば、高い歩留りで表示装置を生産す
ることができ、表示装置のコスト低下に寄与することが
できる。
(Effects of the Invention) In the active matrix display device of the present invention, pixel defects can be corrected in a way that makes them inconspicuous while the display device is in a state where pixel defects can be easily detected. Therefore, according to the present invention, it is possible to produce display devices with high yield, and it is possible to contribute to reducing the cost of display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のアクティブマトリクス型表
示装置に用いられるアクティブマトリクス基板の平面図
、第2A図は第1図の導電層近傍の拡大平面図、第2B
図は第1図の■−■線に沿った断面図、第3図は第1図
の基板を用いた表示装置の第1図に於ける■−m線に沿
った断面図、第4A図〜第4C図、第5A図〜第5B図
、及び第6図は本発明の表示装置に用いられる基板の他
の実施例の平面図、第7図及び第8図はそれぞれ本発明
の表示装置を構成する付加容量用電極を有する基板の他
の実施例の平面図、第9図及び第10図はそれぞれ本発
明の表示装置を構成する付加容量用電極を有する基板の
更に他の実施例の平面図、第11図は走査線及び信号線
に印加される信号と絵素電極の電圧との関係を示す図、
第12図は従来のアクティブマトリクス型表示装置に用
いられるアクティブマトリクス基板の平面図である。 1、 2・・・ガラス基板、3・・・対向電極、9,1
9・・・配向膜、11・・・ゲート絶縁膜、12・・・
チャネルfi、13・・・エツチングストッパ[,14
・・・コンタクト層、18・・・液晶層、21・・・ゲ
ートバス配線、22・・・ゲートバス支線、23・・・
ソースバス配線、24・・・付加容量用電極、25・・
・ゲート電極、31・・・TFT、32・・・ソース電
極、33・・・ドレイン電極、34−・・導電層、35
,35a、35b・−導電片、41.41a、41b・
−絵素電極、42−・・付加容量。 以上 第2A回 第2B図 第1 第3図 第5A図 第5B霞 第6圓 第9 圓 第7図 第8 図 第11図
FIG. 1 is a plan view of an active matrix substrate used in an active matrix display device according to an embodiment of the present invention, FIG. 2A is an enlarged plan view of the vicinity of the conductive layer in FIG. 1, and FIG.
The figure is a cross-sectional view taken along the line ■-■ in FIG. 1, FIG. 3 is a cross-sectional view taken along the line ■-m in FIG. 1 of a display device using the substrate in FIG. 1, and FIG. 4A. ~ Figures 4C, 5A ~ 5B, and 6 are plan views of other embodiments of the substrate used in the display device of the present invention, and Figures 7 and 8 are plan views of the display device of the present invention, respectively. FIGS. 9 and 10 are plan views of other embodiments of the substrate having additional capacitance electrodes constituting the display device of the present invention, respectively. A plan view, FIG. 11 is a diagram showing the relationship between the signals applied to the scanning line and the signal line and the voltage of the picture element electrode,
FIG. 12 is a plan view of an active matrix substrate used in a conventional active matrix display device. 1, 2...Glass substrate, 3...Counter electrode, 9,1
9... Orientation film, 11... Gate insulating film, 12...
Channel fi, 13... Etching stopper [, 14
... Contact layer, 18... Liquid crystal layer, 21... Gate bus wiring, 22... Gate bus branch line, 23...
Source bus wiring, 24... electrode for additional capacitance, 25...
- Gate electrode, 31... TFT, 32... Source electrode, 33... Drain electrode, 34-... Conductive layer, 35
, 35a, 35b・-conductive piece, 41.41a, 41b・
-Picture element electrode, 42-...additional capacitance. Above 2A 2B Figure 1 3 Figure 5A Figure 5B Kasumi 6 En 9 Circle Figure 7 8 Figure 11

Claims (1)

【特許請求の範囲】 1、少なくとも一方が透光性を有する一対の絶縁性基板
と、該一対の基板の何れか一方の基板上に縦横に配線さ
れた走査線及び信号線と、該走査線及び該信号線とにス
イッチング素子を介して接続された絵素電極と、を備え
たアクティブマトリクス型表示装置であって、 該信号線及び該絵素電極の下方に絶縁膜を挟んで重畳さ
れた導電層と、該絵素電極と該絶縁膜との間に形成され
た導電片と、を備えたアクティブマトリクス型表示装置
。 2、少なくとも一方が透光性を有する一対の絶縁性基板
と、該一対の基板の何れか一方の基板上に縦横に配線さ
れた走査線及び信号線と、該走査線及び該信号線とにス
イッチング素子を介して接続された絵素電極と、を備え
たアクティブマトリクス型表示装置であって、 該信号線及び互いに隣接する一対の該絵素電極の下方に
絶縁膜を挟んで重畳された導電層と、該一対の絵素電極
と該絶縁膜との間にそれぞれ形成された導電片と、を備
えたアクティブマトリクス型表示装置。 3、前記導電層が、前記絵素電極に接続された前記走査
線に隣接する走査線に電気的に接続され、該導電層上に
は陽極酸化膜が形成されている、請求項1又は2に記載
のアクティブマトリクス型表示装置。 4、前記絵素電極に前記絶縁膜を挟んで対向する付加容
量用電極を更に備え、前記導電層が、該付加容量用電極
に電気的に接続され、該導電層上には陽極酸化膜が形成
されている、請求項1又は2に記載のアクティブマトリ
クス型表示装置。
[Claims] 1. A pair of insulating substrates, at least one of which is translucent, scanning lines and signal lines wired vertically and horizontally on one of the pair of substrates, and the scanning lines and a pixel electrode connected to the signal line via a switching element, the active matrix display device comprising: a pixel electrode connected to the signal line via a switching element, the signal line and the pixel electrode being superimposed below the signal line and the pixel electrode with an insulating film interposed therebetween. An active matrix display device comprising a conductive layer and a conductive piece formed between the picture element electrode and the insulating film. 2. A pair of insulating substrates, at least one of which is translucent, scanning lines and signal lines wired vertically and horizontally on one of the pair of substrates, and the scanning lines and the signal lines. An active matrix display device comprising: picture element electrodes connected via a switching element, wherein conductive conductors are superposed below the signal line and the pair of adjacent picture element electrodes with an insulating film interposed therebetween. An active matrix display device comprising: a layer; and conductive pieces formed between the pair of picture element electrodes and the insulating film. 3. Claim 1 or 2, wherein the conductive layer is electrically connected to a scanning line adjacent to the scanning line connected to the picture element electrode, and an anodic oxide film is formed on the conductive layer. The active matrix display device described in . 4. Further comprising an additional capacitor electrode facing the picture element electrode with the insulating film in between, the conductive layer being electrically connected to the additional capacitor electrode, and an anodic oxide film on the conductive layer. The active matrix type display device according to claim 1 or 2, wherein the active matrix display device is formed.
JP12178890A 1990-05-11 1990-05-11 Active matrix display device Expired - Lifetime JPH0820646B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP12178890A JPH0820646B2 (en) 1990-05-11 1990-05-11 Active matrix display device
US07/656,845 US5335102A (en) 1990-05-11 1991-02-19 Liquid crystal display element and method for treating defective pixels therein
EP91301303A EP0456338B1 (en) 1990-05-11 1991-02-19 An active matrix display device and a method of manufacturing the same
DE69133246T DE69133246T2 (en) 1990-05-11 1991-02-19 Active matrix display device, method of manufacturing the same, and method of treating defective pixels
EP96200206A EP0717303B1 (en) 1990-05-11 1991-02-19 An active matrix display device, a method of manufacturing the same and a method to treat defective pixels
DE69122162T DE69122162T2 (en) 1990-05-11 1991-02-19 Active matrix display device and method for its manufacture
KR1019910005675A KR0149447B1 (en) 1990-05-11 1991-04-09 An active matrix display device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12178890A JPH0820646B2 (en) 1990-05-11 1990-05-11 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH0416930A true JPH0416930A (en) 1992-01-21
JPH0820646B2 JPH0820646B2 (en) 1996-03-04

Family

ID=14819911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12178890A Expired - Lifetime JPH0820646B2 (en) 1990-05-11 1990-05-11 Active matrix display device

Country Status (1)

Country Link
JP (1) JPH0820646B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
US5434686A (en) * 1991-05-08 1995-07-18 Sharp Kabushiki Kaisha Active matrix display device
WO1996007122A1 (en) * 1994-08-30 1996-03-07 Hitachi, Ltd. Method of production of active matrix type liquid crystal display device
JP2001281688A (en) * 2000-03-29 2001-10-10 Fujitsu Ltd Liquid crystal display device and its defect-restoring method
WO2002065203A1 (en) * 2001-02-15 2002-08-22 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its repairing method
JP2007003709A (en) * 2005-06-22 2007-01-11 Sharp Corp Active matrix substrate, display apparatus and its defect correction method
US7515243B2 (en) 2002-07-23 2009-04-07 Mitsubishi Electric Corporation Display device and method for repairing line disconnection thereof
US8330886B2 (en) 2006-10-11 2012-12-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and repair method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (en) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 Active matrix substrate
JPH02124538A (en) * 1988-11-02 1990-05-11 Fujitsu Ltd Active matrix type liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (en) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 Active matrix substrate
JPH02124538A (en) * 1988-11-02 1990-05-11 Fujitsu Ltd Active matrix type liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
US5434686A (en) * 1991-05-08 1995-07-18 Sharp Kabushiki Kaisha Active matrix display device
WO1996007122A1 (en) * 1994-08-30 1996-03-07 Hitachi, Ltd. Method of production of active matrix type liquid crystal display device
JP2001281688A (en) * 2000-03-29 2001-10-10 Fujitsu Ltd Liquid crystal display device and its defect-restoring method
WO2002065203A1 (en) * 2001-02-15 2002-08-22 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its repairing method
US7515243B2 (en) 2002-07-23 2009-04-07 Mitsubishi Electric Corporation Display device and method for repairing line disconnection thereof
JP2007003709A (en) * 2005-06-22 2007-01-11 Sharp Corp Active matrix substrate, display apparatus and its defect correction method
US8330886B2 (en) 2006-10-11 2012-12-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and repair method thereof

Also Published As

Publication number Publication date
JPH0820646B2 (en) 1996-03-04

Similar Documents

Publication Publication Date Title
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
US5469025A (en) Fault tolerant active matrix display device
JP2669954B2 (en) Active matrix display
JPH0416930A (en) Active matrix type display device
JP2001330850A (en) Liquid crystal display device and its defect rectifying method
US5508591A (en) Active matrix display device
JPH0519294A (en) Line defect correcting method for active matrix display device
JPH0419618A (en) Production of active matrix type display device
JPH0437823A (en) Active matrix type display device
JP2760459B2 (en) Active matrix type substrate
JPH0324524A (en) Active matrix display device
JPH0358024A (en) Liquid crystal display device
JPH04265943A (en) Active matrix display device
JP2589867B2 (en) Active matrix display device
JPH04265946A (en) Active matrix display device
JPH0416929A (en) Active matrix type display device
JP2013246250A (en) Tft array substrate and liquid crystal panel with the same
JP3519275B2 (en) Active matrix type liquid crystal display
JPH06289426A (en) Correcting method for active matrix display device
JPH0359534A (en) Liquid crystal display device
JPH02284120A (en) Active matrix substrate and active matrix display device
JPH0750278B2 (en) Liquid crystal display
KR20040017638A (en) Array Substrate in Liquid Crystal Display Device
JPH055895A (en) Active matrix display device
JPH02294623A (en) Active matrix display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 15