JPH0519294A - Line defect correcting method for active matrix display device - Google Patents

Line defect correcting method for active matrix display device

Info

Publication number
JPH0519294A
JPH0519294A JP3170127A JP17012791A JPH0519294A JP H0519294 A JPH0519294 A JP H0519294A JP 3170127 A JP3170127 A JP 3170127A JP 17012791 A JP17012791 A JP 17012791A JP H0519294 A JPH0519294 A JP H0519294A
Authority
JP
Japan
Prior art keywords
line
electrode
signal
active matrix
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3170127A
Other languages
Japanese (ja)
Other versions
JP2698239B2 (en
Inventor
Ken Kanamori
謙 金森
Yoshihisa Yamaguchi
善久 山口
Katsumi Irie
勝美 入江
Eiji Marumoto
英治 丸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17012791A priority Critical patent/JP2698239B2/en
Publication of JPH0519294A publication Critical patent/JPH0519294A/en
Application granted granted Critical
Publication of JP2698239B2 publication Critical patent/JP2698239B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To correct the line defect caused by the disconnection of a signal line of an active matrix display device and to improve the yield of a product. CONSTITUTION:The tip part of a gate bus branch line 22 protruded toward a picture element electrode 41 from a gate bus line 21 becomes a gate electrode of a TPT 31, and the TFT 31 is formed by superposing a source electrode 32 and a drain electrode 33 by placing a gate insulating film between them thereon. On the other hand, in a source bus line 23, a source bus line protruding part 46 is formed toward the picture element electrode 41, and a redundant structure is formed by inserting and holding the gate insulating film and superposing a first conductive body piece 47 and a second conductive body piece 48 thereon. When a line defect caused by disconnection is detected, the base end part of the gate bus branch line 22, the superposed part of the gate bus branch line 22, the source electrode 32 and the drain electrode, a superposed part of the source bus line protruding part 46 and a first conductive body piece 47, and a superposed of a first and a second conductive body pieces 47, 48 are irradiated with a laser light, and by forming a bypass line on the side of a disconnection generated part, the line defect is obviated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより表
示を実行する表示装置の線欠陥修正方法に関し、より詳
しくは絵素電極をマトリクス状に配列して高密度表示を
行うアクティブマトリクス駆動方式の表示装置に生じる
線欠陥を修正するアクティブマトリクス表示装置の線欠
陥修正方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line defect repairing method for a display device which executes display by applying a drive signal to a display pixel electrode through a switching element, and more particularly to a matrix of pixel electrodes. The present invention relates to a line defect repairing method for an active matrix display device, which repairs a line defect occurring in an active matrix driving type display device which is arranged in a matrix and performs high density display.

【0002】[0002]

【従来の技術】従来より、液晶表示装置、EL表示装
置、プラズマ表示装置等においては、マトリクス状に配
設された絵素電極を選択駆動することにより、画面上に
表示パターンが形成される。表示絵素の選択方式とし
て、個々の独立した絵素電極を配設し、この絵素電極の
それぞれにスイッチング素子を接続して表示駆動するア
クティブマトリクス駆動方式が知られている。絵素電極
を選択駆動するスイッチング素子としては、TFT(薄
膜トランジスタ)素子、MIM(金属−絶縁層−金属)
素子、MOSトランジスタ素子、ダイオード、バリスタ
等が一般的に使用され、絵素電極とこれに対向する対向
電極間に印加される電圧をスイッチング素子でスイッチ
ングして、両電極間に介在させた液晶、EL発光層ある
いはプラズマ発光体等の表示媒体を光学的に変調して、
該光学的変調が表示パターンとして視認される。このよ
うな、アクティブマトリクス駆動方式は、高コントラス
トの表示が可能であり、液晶テレビジョン、ワードプロ
セッサ、コンピュータの端末表示装置等に実用化されて
いる。
2. Description of the Related Art Conventionally, in a liquid crystal display device, an EL display device, a plasma display device, etc., a display pattern is formed on a screen by selectively driving picture element electrodes arranged in a matrix. As a method of selecting display picture elements, an active matrix drive method is known in which individual picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes to perform display driving. As a switching element for selectively driving the pixel electrode, a TFT (thin film transistor) element, MIM (metal-insulating layer-metal)
An element, a MOS transistor element, a diode, a varistor, or the like is generally used, and a voltage applied between a pixel electrode and a counter electrode facing the pixel electrode is switched by a switching element, and a liquid crystal is interposed between both electrodes. By optically modulating a display medium such as an EL light emitting layer or a plasma light emitter,
The optical modulation is visually recognized as a display pattern. Such an active matrix drive system is capable of high-contrast display, and has been put to practical use in liquid crystal televisions, word processors, terminal display devices of computers, and the like.

【0003】図6はアクティブマトリクス液晶表示装置
の従来例を示しており、対向配置される一対の基板の内
の一方の基板上に、ゲートバスライン21、21…を横
方向に配線し、これと直交する縦方向にソースバスライ
ン23、23…を配線してなる。隣接するゲートバスラ
イン21、21およびソースバスライン23、23で囲
まれた矩形の各領域には、絵素電極41が配設される。
FIG. 6 shows a conventional example of an active matrix liquid crystal display device, in which gate bus lines 21, 21 ... Are horizontally arranged on one of a pair of substrates arranged opposite to each other. Source bus lines 23, 23 ... Are wired in the vertical direction orthogonal to the. A pixel electrode 41 is provided in each rectangular area surrounded by the adjacent gate bus lines 21 and 21 and source bus lines 23 and 23.

【0004】加えて、ゲートバスライン21から分岐
(突出)したゲートバス支線22上には、スイッチング
素子として機能するTFT31が形成されている。TF
T31のドレイン電極33は絵素電極41に電気的に接
続され、ソース電極32はソースバスライン23に接続
される。
In addition, a TFT 31 functioning as a switching element is formed on the gate bus branch line 22 branched (projected) from the gate bus line 21. TF
The drain electrode 33 of T31 is electrically connected to the pixel electrode 41, and the source electrode 32 is connected to the source bus line 23.

【0005】[0005]

【発明が解決しようとする課題】)ところで、上記アク
ティブマトリクス表示装置において、ソースバスライン
23が一方向のみから各絵素電極41に駆動信号を伝達
する信号伝達方式をとる場合に、ソースバスライン23
の中途に断線が発生すると、断線部分の先端側に位置す
る絵素電極41には本来与えられるべき駆動信号が入力
されず、結果的に表示上の線欠陥として認識されること
になる。このような線欠陥は、表示装置の品位を著しく
損い、製品歩留の観点から大きな問題になる。
By the way, in the above active matrix display device, when the source bus line 23 adopts a signal transmission system for transmitting a drive signal to each pixel electrode 41 from only one direction, the source bus line 23
If a disconnection occurs midway, the drive signal that should be given originally is not input to the pixel electrode 41 located on the tip side of the disconnection portion, and as a result, it is recognized as a line defect on the display. Such line defects significantly impair the quality of the display device, which is a serious problem from the viewpoint of product yield.

【0006】該線欠陥は、スイッチング素子としてのT
FT31が配設される基板の作製段階で発見されれば、
レーザートリミング等で修正可能である。しかしなが
ら、該基板の作製途中で膨大な数の絵素の中からかかる
線欠陥を検出するのは極めて困難であり、製造時間や製
造コストを考慮すると、量産レベルでは不可能といって
よい。
The line defect is caused by T as a switching element.
If it is discovered during the manufacturing stage of the substrate on which FT31 is placed,
It can be corrected by laser trimming. However, it is extremely difficult to detect such line defects from a huge number of picture elements during the production of the substrate, and it may be impossible at the mass production level in view of the production time and the production cost.

【0007】その一方、該基板に対向側基板を貼り合わ
せ、液晶を封入した段階でソースバスライン23に検査
用の電気信号を加えて線欠陥を目視で検出する方法があ
り、この方法によれば線欠陥を容易に検出できる。しか
るに、この方法によれば、線欠陥の修正が困難であるた
め、結局、線欠陥を検出した表示装置を破棄しなければ
ならず、コストダウンを図る上でのネックになってい
た。
On the other hand, there is a method of visually detecting a line defect by applying an inspection electric signal to the source bus line 23 when the opposite side substrate is attached to the substrate and the liquid crystal is sealed. For example, line defects can be easily detected. However, according to this method, since it is difficult to correct the line defect, the display device in which the line defect is detected must be discarded after all, which is a bottleneck in cost reduction.

【0008】上記した理由により従来技術では、製品の
歩留りの向上を図る上で大きな制約があったのが現状で
ある。
For the above-mentioned reason, the conventional technique has a great limitation in improving the yield of products.

【0009】本発明は、このような従来技術の欠点を解
決するものであり、信号線の断線に起因する線欠陥を確
実に修正でき、結果的に製品歩留りを格段に向上できる
アクティブマトリクス表示装置の線欠陥修正方法を提供
することを目的とする。
The present invention solves the above-mentioned drawbacks of the prior art, and can reliably correct line defects due to disconnection of signal lines, resulting in a marked improvement in product yield. It is an object of the present invention to provide a method for repairing line defects.

【0010】[0010]

【課題を解決するための手段】本発明のアクティブマト
リクス表示装置の線欠陥修正方法は、絶縁性基板上に走
査線および信号線を格子状に配線し、該走査線および信
号線で囲まれた領域に絵素電極をそれぞれ配設すると共
に、該走査線から該絵素電極に向けて突出形成された走
査線支線の上又は下に該走査線、該信号線および該絵素
電極にそれぞれ接続されたスイッチング素子を有するア
クティブマトリクス基板であって、該スイッチング素子
が該走査線支線とソース電極および該絵素電極とが絶縁
膜を挟んで重畳された立体構造をとり、かつ該信号線か
ら該絵素電極に向けて突出形成され、該絵素電極と電気
的に非接触の信号線突出部と、一端部が絶縁膜を挟んで
該信号線突出部に重畳された第1導電体片と、該第1導
電体片の他端部に絶縁膜を挟んで重畳され、該絵素電極
と電気的に接触し、該信号線突出部と電気的に非接触の
第2導電体片とで形成される冗長構造を有するアクティ
ブマトリクス基板を作製する工程と、該アクティブマト
リクス基板に対向電極が形成された対向電極側基板を貼
り合わせ、両基板間に表示媒体を封入してアクティブマ
トリクス表示装置を作製する工程と、両基板を貼り合わ
せた状態の該信号線に信号電圧を印加して該スイッチン
グ素子を駆動し、これにより該アクティブマトリクス表
示装置を作動させて動作不良の信号線を光学的に検出す
る工程と、検出工程で動作不良の信号線の断線が検出さ
れると、断線部に最近接する該絵素電極を駆動する該ス
イッチング素子の該走査線支線とソース電極が重畳する
領域、該走査支線とドレイン電極が重畳する領域、該走
査線支線の該走査線から分岐された部分、該信号線突出
部と該第1導電体片との重畳部および該第1導電体片と
該第2導電体片との重畳部に光エネルギを照射する工程
とを含んでなり、そのことにより上記目的が達成され
る。
According to a method of correcting a line defect of an active matrix display device of the present invention, scanning lines and signal lines are arranged in a grid pattern on an insulating substrate and surrounded by the scanning lines and the signal lines. A pixel electrode is arranged in each area, and connected to the scan line, the signal line, and the pixel electrode above or below a scan line branch line formed to project from the scan line toward the pixel electrode. An active matrix substrate having a switching element formed therein, wherein the switching element has a three-dimensional structure in which the scanning line branch line and the source electrode and the pixel electrode are superposed with an insulating film interposed therebetween, and from the signal line, A signal line projecting portion that is formed so as to project toward the pixel electrode and is not in electrical contact with the pixel electrode; and a first conductor piece having one end overlapping the signal line projecting portion with an insulating film interposed therebetween. , On the other end of the first conductor piece Fabrication of an active matrix substrate having a redundant structure which is overlapped with an edge film, is in electrical contact with the pixel electrode, and is formed of a second conductor piece that is not in electrical contact with the signal line protrusion. And a step of adhering a counter electrode side substrate having a counter electrode formed on the active matrix substrate, encapsulating a display medium between the two substrates to manufacture an active matrix display device, and a state of adhering the both substrates. A step of applying a signal voltage to the signal line to drive the switching element, thereby operating the active matrix display device to optically detect a malfunctioning signal line, and a malfunctioning signal in the detecting step. When a line break is detected, a region where the scan line branch line and the source electrode of the switching element that drives the picture element electrode closest to the break line overlap, the scan branch line and the drain electrode are A region to be folded, a portion of the scanning line branch line branched from the scanning line, an overlapping portion of the signal line protruding portion and the first conductor piece, and the first conductor piece and the second conductor piece Irradiating the overlapping portion with light energy, whereby the above object is achieved.

【0011】また、本発明のアクティブマトリクス表示
装置の線欠陥修正方法は、絶縁性基板上に走査線および
信号線を格子状に配線し、該走査線および信号線で囲ま
れた領域に絵素電極をそれぞれ配設すると共に、該走査
線から該絵素電極に向けて突出形成された走査線支線の
上又は下に該走査線、該信号線および該絵素電極にそれ
ぞれ接続されたスイッチング素子を有するアクティブマ
トリクス基板であって、該スイッチング素子が該走査線
支線とソース電極および該絵素電極とが絶縁膜を挟んで
重畳された立体構造をとり、かつ該信号線から該絵素電
極に向けて突出形成され、該絵素電極と電気的に非接触
の信号線突出部と、該絵素電極に隣接する該走査線から
該絵素電極に向けて突出形成され、絶縁膜を挟んで該信
号線の下に重畳された走査線突出部と、該走査線突出部
の先端に絶縁膜を挟んで重畳され、該絵素電極と電気的
に接触し、該信号線突出部とは電気的に非接触の第1導
電体片とで形成される冗長構造を有するアクティブマト
リクス基板を作製する工程と、該アクティブマトリクス
基板に対向電極が形成された対向電極側基板を貼り合わ
せ、両基板間に表示媒体を封入してアクティブマトリク
ス表示装置を作製する工程と、両基板を貼り合わせた状
態の該信号線に信号電圧を印加して該スイッチング素子
を駆動し、これにより該アクティブマトリクス表示装置
を作動させて動作不良の信号線を光学的に検出する工程
と、検出工程で動作不良の該信号線の断線が検出される
と、断線部に最近接する該絵素電極を駆動する該スイッ
チング素子の該走査線支線とソース電極が重畳する領
域、該走査線支線とドレイン電極が重畳する領域、該走
査線支線の該走査線から分岐された部分、該信号線突出
部と該走査線突出部との重畳部および該第1導電体片と
該走査線突出部との重畳部に光エネルギを照射する工程
とを含んでなり、そのことにより上記目的が達成され
る。
Further, according to the method of repairing line defects of an active matrix display device of the present invention, scanning lines and signal lines are arranged in a grid pattern on an insulating substrate, and picture elements are formed in a region surrounded by the scanning lines and signal lines. Switching elements, each of which is provided with an electrode, is connected to the scanning line, the signal line, and the pixel electrode above or below a scanning line branch line formed to project from the scanning line toward the pixel electrode. An active matrix substrate having: a switching element having a three-dimensional structure in which the scanning line branch line, the source electrode and the pixel electrode are superposed with an insulating film interposed therebetween, and the signal line is connected to the pixel electrode. A signal line projecting portion that is formed so as to project toward the picture element electrode and is not electrically in contact with the picture element electrode, and a projection line that projects toward the picture element electrode from the scanning line adjacent to the picture element electrode, and sandwiches the insulating film Superimposed under the signal line The scanning line projecting portion is superposed on the tip of the scanning line projecting portion with an insulating film interposed therebetween and is in electrical contact with the pixel electrode, and is not electrically in contact with the signal line projecting portion. A process of manufacturing an active matrix substrate having a redundant structure formed with body pieces and a counter electrode side substrate having a counter electrode formed on the active matrix substrate are bonded to each other, and a display medium is sealed between the two substrates to make active. A step of manufacturing a matrix display device, and a signal voltage is applied to the signal line in a state where both substrates are bonded to drive the switching element, and thereby the active matrix display device is operated to cause a malfunctioning signal line. And a scanning line branch line and a source of the switching element that drives the pixel electrode closest to the disconnection portion when a disconnection of the malfunctioning signal line is detected in the detecting step. A region in which the poles overlap, a region in which the scanning line branch line and the drain electrode overlap, a part of the scanning line branch line branched from the scanning line, a overlapping part of the signal line protruding portion and the scanning line protruding portion, and the first portion. 1) A step of irradiating the overlapping portion of the conductor piece and the scanning line projecting portion with light energy, whereby the above object is achieved.

【0012】[0012]

【作用】上記のようにして作製されるアクティブマトリ
クス表示装置における線欠陥の検出および修正方法を図
1を参照しつつ以下に説明する。ゲートバスライン(走
査線)21とソースバスライン(信号線)23をマトリ
クス状に配線し、両バスライン21、23で囲まれた領
域に絵素電極41を配設したアクティブマトリクス表示
装置において、ソースバスライン(信号線)23の中途
に断線90が発生し、該ソースバスライン23には矢印
C方向からソース信号が伝達されている状態を想定する
と、断線90の信号伝達方向先端側に線欠陥が発生する
ことになる。該線欠陥の検出は、液晶等の表示媒体をT
FT31(スイッチング素子)が配設されたTFT側基
板と対向電極が形成される対向電極側基板間に封入した
状態で、TFT側基板に配線されるゲートバスライン
(走査線)21およびソースバスライン23と、対向電
極に適当な信号を印加して行われる。すなわち、該信号
を印加すると、線欠陥に対応した表示状態が得られるの
で、これを目視すれば線欠陥を検出できる。
The method of detecting and correcting line defects in the active matrix display device manufactured as described above will be described below with reference to FIG. In an active matrix display device in which the gate bus lines (scanning lines) 21 and the source bus lines (signal lines) 23 are wired in a matrix, and the picture element electrodes 41 are arranged in a region surrounded by the bus lines 21 and 23, Assuming a state where a disconnection 90 occurs in the middle of the source bus line (signal line) 23 and a source signal is transmitted to the source bus line 23 in the direction of arrow C, the line is located on the tip side of the disconnection 90 in the signal transmission direction. Defects will occur. The line defect is detected by using a display medium such as a liquid crystal as T
A gate bus line (scanning line) 21 and a source bus line, which are wired to the TFT side substrate in a state of being enclosed between the TFT side substrate on which the FT31 (switching element) is arranged and the counter electrode side substrate on which the counter electrode is formed. 23, and an appropriate signal is applied to the counter electrode. That is, when the signal is applied, a display state corresponding to the line defect is obtained, and thus the line defect can be detected by visually observing the display state.

【0013】線欠陥を検出すると、図中51、52、5
3で示される領域および54、55で示される領域に光
エネルギの一例としてレーザー光を照射する。ここで、
領域51はTFT31のソース電極32とゲートバス支
線22(走査線支線)との重畳部に相当し、領域52は
該ゲートバス支線22とTFT31のドレイン電極33
との重畳部に相当する。また、領域53はゲートバス支
線22のゲートバスライン21から分岐された部分、即
ちゲートバス支線22の基端部に相当する。更に、領域
54、55は冗長構造部に相当し、より具体的には、領
域54は第1導電体片47とソースバスライン突出部
(信号線突出部)46との重畳部に相当し、領域55は
第1導電体片47と第2導電体片48との重畳部に相当
する。
When line defects are detected, 51, 52, 5 in the figure are detected.
A region shown by 3 and a region shown by 54, 55 are irradiated with laser light as an example of light energy. here,
A region 51 corresponds to the overlapping portion of the source electrode 32 of the TFT 31 and the gate bus branch line 22 (scan line branch line), and a region 52 is the gate bus branch line 22 and the drain electrode 33 of the TFT 31.
Corresponds to the overlapping portion of The region 53 corresponds to a portion of the gate bus branch line 22 branched from the gate bus line 21, that is, a base end portion of the gate bus branch line 22. Further, the regions 54 and 55 correspond to the redundant structure portion, more specifically, the region 54 corresponds to the overlapping portion of the first conductor piece 47 and the source bus line protruding portion (signal line protruding portion) 46, The region 55 corresponds to the overlapping portion of the first conductor piece 47 and the second conductor piece 48.

【0014】領域53へのレーザー光の照射によって、
ゲートバス支線22が該照射部においてゲートバスライ
ン21から切り離され、これによってTFT31のゲー
ト電極が電気的に浮いた状態になる。一方、領域51、
52へのレーザー光の照射によって、小さなスポットで
照射部分を撃ち抜くと、重畳部における絶縁膜が破壊さ
れ、撃ち抜かれた穴の周辺部を介して上下の導電体間が
電気的に接続される。すなわち、領域51、52へのレ
ーザー光の照射によってゲートバス支線22とソース電
極32が電気的に接続され、ゲートバス支線22とドレ
イン電極33が電気的に接続される。この結果、TFT
31を通してソースバスライン23と絵素電極41が電
気的に接続される。即ち、絵素電極41はソースバスラ
イン23と短絡され、ソース信号と常に同電位になる。
By irradiating the region 53 with laser light,
The gate bus branch line 22 is cut off from the gate bus line 21 at the irradiation portion, whereby the gate electrode of the TFT 31 becomes electrically floating. On the other hand, the area 51,
When the irradiation portion is shot through with a small spot by irradiating the laser beam to 52, the insulating film in the overlapping portion is destroyed, and the upper and lower conductors are electrically connected via the peripheral portion of the punched hole. That is, by irradiating the regions 51 and 52 with laser light, the gate bus branch line 22 and the source electrode 32 are electrically connected, and the gate bus branch line 22 and the drain electrode 33 are electrically connected. As a result, the TFT
The source bus line 23 and the pixel electrode 41 are electrically connected through 31. That is, the picture element electrode 41 is short-circuited with the source bus line 23 and always has the same potential as the source signal.

【0015】この状態から領域54、55にレーザー光
を照射すると、上記同様にしてソースバスライン突出部
46と第1導電体47および第1導電体片47と第2導
電体片48がそれぞれ接続される。従って、領域54、
55へのレーザー光の照射によって、ソースバスライン
23と絵素電極41が電気的に接続される。
When the regions 54 and 55 are irradiated with laser light from this state, the source bus line protrusion 46 and the first conductor 47 and the first conductor piece 47 and the second conductor piece 48 are connected in the same manner as described above. To be done. Therefore, the region 54,
By irradiating the laser beam 55, the source bus line 23 and the pixel electrode 41 are electrically connected.

【0016】以上5箇所のレーザー光の照射により、ソ
ースバスライン23を矢印C方向に伝達されるソース信
号は、ソース電極32→TFT31のゲート電極→ドレ
イン電極→絵素電極41→第1導電体片47→第2導電
体片48→ソースバスライン突出部46を経由してソー
スバスライン23の断線90を発生した部分の先端側に
伝達される。この結果、断線90に起因する線欠陥が解
消される。
The source signal transmitted through the source bus line 23 in the direction of arrow C by the irradiation of the laser light at the above five locations is as follows: source electrode 32 → gate electrode of TFT 31 → drain electrode → pixel electrode 41 → first conductor. It is transmitted to the tip side of the portion of the source bus line 23 where the disconnection 90 has occurred via the piece 47 → the second conductor piece 48 → the source bus line protrusion 46. As a result, line defects caused by the disconnection 90 are eliminated.

【0017】上記のように、本発明では断線90の発生
部側方にレーザー光等の照射により絵素電極41を利用
したバイパスラインが形成可能になった冗長構造を設
け、該バイパスラインを経由してソースバスライン23
の断線90を生じた部分の先端側にソース信号を伝達し
て線欠陥を解消する修正原理をとる。
As described above, according to the present invention, a redundant structure is provided on the side of the portion where the disconnection 90 is generated so that a bypass line utilizing the picture element electrode 41 can be formed by irradiation with laser light or the like, and the bypass line is passed through. Then source bus line 23
The correction principle is adopted to eliminate the line defect by transmitting the source signal to the tip side of the portion where the disconnection 90 occurs.

【0018】[0018]

【実施例】本発明の実施例について以下に説明する。EXAMPLES Examples of the present invention will be described below.

【0019】図1〜図3は本実施例のアクティブマトリ
クス表示装置を示しており、この表示装置は、上下一対
の透明絶縁性の基板間(図面ではTFT31が形成され
る基板1のみを表示してある)に液晶を封入してなる。
基板1上には、走査線として機能する複数本のゲートバ
スライン21、21…および信号線として機能する複数
本のソースバスライン23、…が縦横に配線され、両バ
スライン21、23で囲まれる矩形上の領域それぞれに
絵素電極41がマトリクス状に配設される。ゲートバス
ライン21にはこれから絵素電極41側に向けて突出す
るゲートバス支線22が形成され、該ゲートバス支線2
2の先端寄りの部分にTFT31が形成される。ゲート
バス支線22の先端部は該TFT31のゲート電極とな
る。該ゲート電極22にはTFT31のソース電極32
およびドレイン電極33がゲート絶縁膜11(図2およ
び図3参照)を挟んで重畳される。TFT31はスイッ
チング素子として機能し、絵素電極41に接続される。
1 to 3 show an active matrix display device according to this embodiment, which displays a space between a pair of upper and lower transparent insulating substrates (in the drawing, only the substrate 1 on which a TFT 31 is formed is displayed). Liquid crystal is enclosed in the above).
A plurality of gate bus lines 21, 21 ... That function as scanning lines and a plurality of source bus lines 23, ... That function as signal lines are wired vertically and horizontally on the substrate 1, and are surrounded by both bus lines 21, 23. The pixel electrodes 41 are arranged in a matrix in each of the rectangular regions. A gate bus branch line 22 is formed on the gate bus line 21 so as to project toward the pixel electrode 41 side.
The TFT 31 is formed in a portion near the tip of 2. The tip portion of the gate bus branch line 22 becomes the gate electrode of the TFT 31. The gate electrode 22 has a source electrode 32 of a TFT 31.
And the drain electrode 33 is overlapped with the gate insulating film 11 (see FIGS. 2 and 3) interposed therebetween. The TFT 31 functions as a switching element and is connected to the picture element electrode 41.

【0020】また、ソースバスライン23のTFT31
形成部から適長離隔した位置には、絵素電極41側に向
けてソースバスライン突出部46が形成される。該ソー
スバスライン突出部46の先端部下方には、ゲート絶縁
膜13を挟んで第1導電体片47の一端部が重畳され
る。該第導電体片47はソースバスライン23の配線方
向に長い矩形状をなし、他端部上方には第2導電体片4
8がゲート絶縁膜12を挟んで重畳される。以上の構造
により、この部分に冗長構造が形成される。
In addition, the TFT 31 of the source bus line 23
A source bus line protrusion 46 is formed toward the pixel electrode 41 side at a position separated from the formation portion by an appropriate length. One end of the first conductor piece 47 is overlapped below the tip of the source bus line protrusion 46 with the gate insulating film 13 interposed therebetween. The second conductor piece 47 has a rectangular shape that is long in the wiring direction of the source bus line 23, and the second conductor piece 4 is formed above the other end.
8 are overlapped with the gate insulating film 12 sandwiched therebetween. With the above structure, a redundant structure is formed in this portion.

【0021】以下各部の詳細を制作手順に従って説明す
る。図2に示すように、まず基板1上にゲートバスライ
ン21を作製する。この作製は、一般にTa、Ti、A
l、Cr等の単層又は多層の金属をスパッタリング法に
より基板1上に堆積し、その後にパターニングして作製
される。この時、同時にゲートバス支線22および冗長
構造部における第1導電体片47が作製される。本実施
例では基板1としてガラス基板1を用いた。なお、図2
および図3に示すように、ゲートバスライン21の下に
ベースコート膜としてTa25等の絶縁膜10を形成す
ることにしてもよい。
The details of each part will be described below in accordance with the production procedure. As shown in FIG. 2, first, the gate bus line 21 is formed on the substrate 1. This fabrication is generally done with Ta, Ti, A
It is manufactured by depositing a single-layer metal or a multi-layer metal such as Cr and Cr on the substrate 1 by a sputtering method and then patterning the metal. At this time, at the same time, the gate bus branch line 22 and the first conductor piece 47 in the redundant structure portion are manufactured. In this example, the glass substrate 1 was used as the substrate 1. Note that FIG.
Further, as shown in FIG. 3, an insulating film 10 such as Ta 2 O 5 may be formed as a base coat film under the gate bus line 21.

【0022】次いで、ゲートバスライン21(ゲートバ
ス支線22を含む)上にゲート絶縁膜12を積層する。
本実施例では、プラズマCVD法によりSiNx膜を3
00nm堆積してゲート絶縁膜12とした。なお、ゲー
ト絶縁膜12を形成する前に、ゲートバスライン21を
陽極酸化してTa25からなる酸化膜11を形成しても
よい。
Next, the gate insulating film 12 is laminated on the gate bus line 21 (including the gate bus branch line 22).
In this embodiment, a SiN x film is formed by plasma CVD method.
The gate insulating film 12 was deposited to a thickness of 00 nm. Before forming the gate insulating film 12, the gate bus line 21 may be anodized to form the oxide film 11 made of Ta 2 O 5 .

【0023】次いで、プラズマCVD法により半導体層
13およびエッチングストッパ層15をゲート絶縁膜1
2の上に連続して形成する。半導体層13はアモルファ
スシリコン(a−Si)層で構成され、エッチングスト
ッパ層15はSiNx層で構成される。それぞれの膜厚
は30nm、200nmとする。そして、エッチングス
トッパ層15をパターニングすると、その後、リンを添
加したn+型a−Si層14(コンタクト層)をプラズ
マCVD法で80nmの厚みで積層する。このn+型a
−Si層14は半導体層13と、その後に積層形成され
るソース電極32又はドレイン電極33とのオーミック
コンタクトを良好にするために形成される。
Next, the semiconductor layer 13 and the etching stopper layer 15 are formed on the gate insulating film 1 by the plasma CVD method.
2 is formed continuously. The semiconductor layer 13 is composed of an amorphous silicon (a-Si) layer, and the etching stopper layer 15 is composed of a SiN x layer. The respective film thicknesses are 30 nm and 200 nm. Then, the etching stopper layer 15 is patterned, and thereafter, an n + -type a-Si layer 14 (contact layer) to which phosphorus is added is stacked with a thickness of 80 nm by a plasma CVD method. This n + type a
The -Si layer 14 is formed in order to improve the ohmic contact between the semiconductor layer 13 and the source electrode 32 or the drain electrode 33 that is subsequently formed by lamination.

【0024】次いで、n+型a−Si層14をパターニ
ングし、その後、ソース金属をスパッタリング法により
積層する。ソース金属としては、一般に、Ti、Al、
Mo、Cr等が用いられるが、本実施例ではTiを使用
した。そして、Ti金属層をパターニングし、ソース電
極32およびドレイン電極33を得る。これにより、図
2にその構造を示すTFT31が作成される。この時、
ソースバスライン23、ソースバスライン突出部46お
よび第2導電体片48が同時に形成される。
Next, the n + type a-Si layer 14 is patterned, and then a source metal is laminated by a sputtering method. As the source metal, generally, Ti, Al,
Although Mo, Cr and the like are used, Ti is used in this embodiment. Then, the Ti metal layer is patterned to obtain the source electrode 32 and the drain electrode 33. As a result, the TFT 31 having the structure shown in FIG. 2 is produced. This time,
The source bus line 23, the source bus line protrusion 46, and the second conductor piece 48 are simultaneously formed.

【0025】次いで、絵素電極41となる透明導電性物
質を積層する。本実施例では透明導電性物質として、I
TO(Indium tin oxide)をスパッタリング法により積
層し、これをパターニングして絵素電極41を得る。絵
素電極41はドレイン電極33と導通状態にある。但
し、図2では絵素電極41を省略してある。
Next, a transparent conductive material to be the pixel electrode 41 is laminated. In this embodiment, the transparent conductive material is I
TO (Indium tin oxide) is laminated by a sputtering method and patterned to obtain a pixel electrode 41. The pixel electrode 41 is in conduction with the drain electrode 33. However, the pixel electrode 41 is omitted in FIG.

【0026】絵素電極41を形成したガラス基板1上の
全面には、SiNxからなる保護膜16が堆積される。
該保護膜16は、絵素電極41の中央部で除去した窓あ
き形状にしてもよい。
A protective film 16 made of SiN x is deposited on the entire surface of the glass substrate 1 on which the pixel electrodes 41 are formed.
The protective film 16 may have a window-like shape removed at the central portion of the pixel electrode 41.

【0027】以上のようにして作製されるアクティブマ
トリクス基板には、対向電極が形成された対向電極側基
板が貼り合わされ、両基板間に絵素電極41に印加され
る駆動電圧に応答して光学的特性が変化する表示媒体と
しての液晶が封入される。この液晶分子を配向させるた
めに保護膜16の上に配向膜が形成される。該配向膜
は、ITOからなる対向電極の上にも形成される。以上
のようにしてアクティブマトリクス表示装置が作製され
る。
A counter electrode side substrate having a counter electrode formed thereon is bonded to the active matrix substrate manufactured as described above, and the optical matrix is formed in response to a drive voltage applied to the pixel electrode 41 between the two substrates. Liquid crystal is enclosed as a display medium whose dynamic characteristics change. An alignment film is formed on the protective film 16 to align the liquid crystal molecules. The alignment film is also formed on the counter electrode made of ITO. The active matrix display device is manufactured as described above.

【0028】次に、本実施例のアクティブマトリクス表
示装置において断線90に起因する線欠陥が生じた場合
の修正方法について説明する。まず、線欠陥の検出は、
ゲートバスライン21およびソースバスライン23と、
対向電極に適当な信号を印加して行われる。すなわち、
該信号を印加すると、線欠陥に対応した表示状態が得ら
れるので、これを目視すれば線欠陥を検出できる。
Next, a method of correcting a line defect caused by the disconnection 90 in the active matrix display device of this embodiment will be described. First, the detection of line defects
A gate bus line 21 and a source bus line 23,
It is performed by applying an appropriate signal to the counter electrode. That is,
When the signal is applied, a display state corresponding to the line defect is obtained, so that the line defect can be detected by visually observing the display state.

【0029】続いて、線欠陥を検出すると、まずゲート
バス支線22上の領域53に光エネルギの一例として、
YAGレーザー光を照射する。この照射により、照射部
のゲート導電体が四散し、ゲートバス支線22が照射部
を境にしてゲートバスライン21から切り離される。こ
れにより、ゲートバス支線22における照射部の先端
側、すなわちTFT31がゲートバスライン21から電
気的に絶縁された状態になる。
Subsequently, when a line defect is detected, first, as an example of light energy, an area 53 on the gate bus branch line 22 is provided.
Irradiate YAG laser light. By this irradiation, the gate conductors in the irradiation part are scattered and the gate bus branch line 22 is separated from the gate bus line 21 with the irradiation part as a boundary. As a result, the tip end side of the irradiation portion of the gate bus branch line 22, that is, the TFT 31 is electrically insulated from the gate bus line 21.

【0030】レーザー光の照射は、TFT31側の基板
1の裏側から行ってもよいし、対向側基板の表面側から
行ってもよい。但し、本実施例では、対向側基板は遮光
用の導電体で覆われレーザー光を直接照射することがで
きないため、図2に白抜き矢符で示すように基板1の裏
側から照射した。
Irradiation of the laser light may be performed from the back side of the substrate 1 on the TFT 31 side or from the front side of the counter side substrate. However, in this example, since the counter substrate was covered with the light-shielding conductor and the laser beam could not be directly irradiated, the laser beam was irradiated from the back side of the substrate 1 as shown by the white arrow in FIG.

【0031】次に、領域51、52に上記した方向と同
方向からレーザー光を照射する。ここで、領域51はゲ
ート電極22とTFT31のソース電極32との重畳部
であり、領域52はゲート電極22とTFT31のドレ
イン電極33との重畳部である。領域51、52へのレ
ーザー光の照射によって、小さなスポットで照射部分を
撃ち抜くと、重畳部におけるゲート絶縁膜12が破壊さ
れ、撃ち抜かれた穴の周辺部を介して上下の導電体間が
電気的に接続される。すなわち、領域51、52へのレ
ーザー光の照射によってゲートバス支線22とソース電
極32が電気的に接続され、ゲートバス支線22とドレ
イン電極33が電気的に接続される。この結果、TFT
31を通してソースバスライン23と絵素電極41が電
気的に接続される。即ち、絵素電極41はソースバスラ
イン23と短絡され、ソース信号と常に同電位になる。
Next, the regions 51 and 52 are irradiated with laser light in the same direction as the above. Here, the region 51 is the overlapping portion of the gate electrode 22 and the source electrode 32 of the TFT 31, and the region 52 is the overlapping portion of the gate electrode 22 and the drain electrode 33 of the TFT 31. When the irradiated portion is shot through with a small spot by irradiating the regions 51 and 52 with a laser beam, the gate insulating film 12 in the overlapping portion is destroyed, and the upper and lower conductors are electrically connected through the peripheral portion of the punched hole. Connected to. That is, by irradiating the regions 51 and 52 with laser light, the gate bus branch line 22 and the source electrode 32 are electrically connected, and the gate bus branch line 22 and the drain electrode 33 are electrically connected. As a result, the TFT
The source bus line 23 and the pixel electrode 41 are electrically connected through 31. That is, the picture element electrode 41 is short-circuited with the source bus line 23 and always has the same potential as the source signal.

【0032】続いて、領域54、55にレーザー光を照
射すると、上記同様にしてソースバスライン突出部46
と第1導電体47および第1導電体片47と第2導電体
片48がそれぞれ接続される。従って、領域54、55
へのレーザー光の照射によって、ソースバスライン23
と絵素電極41が電気的に短絡される。
Then, when the regions 54 and 55 are irradiated with laser light, the source bus line protrusions 46 are formed in the same manner as above.
And the first conductor 47 and the first conductor piece 47 and the second conductor piece 48 are connected, respectively. Therefore, the regions 54, 55
By irradiating the laser beam to the source bus line 23
And the pixel electrode 41 is electrically short-circuited.

【0033】以上5箇所のレーザー光の照射により、ソ
ースバスライン23を矢印C方向に伝達されるソース信
号は、ソース電極32→TFT31のゲート電極→ドレ
イン電極→絵素電極41→第1導電体片47→第2導電
体片48→ソースバスライン突出部46を経由してソー
スバスライン23の断線90を発生した部分の先端側に
伝達される。すなわち、上記の経路をたどるバイパスラ
インを通して先端側に伝達されるようになっている。こ
の結果、断線90に起因する線欠陥が解消される。
The source signal transmitted in the direction of arrow C through the source bus line 23 by the irradiation of the laser light at the above-mentioned five locations is as follows: source electrode 32 → gate electrode of TFT 31 → drain electrode → pixel electrode 41 → first conductor. It is transmitted to the tip side of the portion of the source bus line 23 where the disconnection 90 has occurred via the piece 47 → the second conductor piece 48 → the source bus line protrusion 46. That is, it is adapted to be transmitted to the tip side through the bypass line that follows the above path. As a result, line defects caused by the disconnection 90 are eliminated.

【0034】なお、領域53へのレーザー光の照射はゲ
ートバス支線22を切断するために行われ、その他の領
域への照射は導電体を溶融するために行われるが、これ
はレーザー光の照射条件を適宜設定することにより達成
される。また、レーザー光の照射順位については上記順
番に限定されるものではない。
The region 53 is irradiated with the laser beam to cut the gate bus branch line 22, and the other regions are irradiated to melt the conductor. This is the laser beam irradiation. This is achieved by setting the conditions appropriately. Moreover, the irradiation order of the laser light is not limited to the above order.

【0035】更には、重畳部分の接続抵抗は本発明者等
の実験結果によれば、数百Ω以下であることが確認され
ており、この程度の抵抗であればバイパスラインとして
利用するときも問題はない。
Further, according to the experimental results of the inventors of the present invention, it has been confirmed that the connection resistance of the overlapping portion is several hundred Ω or less, and a resistance of this level is also used as a bypass line. No problem.

【0036】次に、図4に従い絵素電極41とソースバ
スライン23を上記のようにして短絡したときの、TF
T31の動作について説明する。図4において、Gnは
n番目のゲートバスライン21の信号(電圧信号)、S
mはm番目のソースバスライン23の信号、Pn、mはn
番目のゲートバスライン21とm番目のソースバスライ
ン23との交差部分に存在する絵素電極41に与えられ
る信号を模式的に示している。
Next, according to FIG. 4, the TF when the pixel electrode 41 and the source bus line 23 are short-circuited as described above.
The operation of T31 will be described. In FIG. 4, Gn is a signal (voltage signal) on the n-th gate bus line 21, S
m is the signal of the m-th source bus line 23, Pn and m are n
The signal given to the pixel electrode 41 existing at the intersection of the th-th gate bus line 21 and the m-th source bus line 23 is schematically shown.

【0037】図4(a)に示すように、ゲートバスライ
ン21の信号の電位がVgh(ハイレベル)の時にTFT
31が選択され、電位がVgl(ローレベル)の時にTF
T31が非選択状態になる。図4(c)に示すように、
TFT31が選択されると、パルス状の信号V0が絵素
電極41に充電される。絵素電極41が正常に作動して
いる時はこの信号を図5(a)に示される非選択時間T
offの間保持し、次の選択時間Tonの時に−V0の信号を
ソースバスライン23に書き込むことになる。
As shown in FIG. 4A, when the potential of the signal on the gate bus line 21 is Vgh (high level), the TFT
When 31 is selected and the potential is Vgl (low level), TF
T31 enters the non-selected state. As shown in FIG. 4 (c),
When the TFT 31 is selected, the pulsed signal V0 is charged in the pixel electrode 41. When the picture element electrode 41 is operating normally, this signal is set to the non-selection time T shown in FIG.
The signal is held for off and the -V0 signal is written to the source bus line 23 at the next selection time Ton.

【0038】図4(b)に示すGn+1は(n+1)番目のゲー
トバスライン21に与えられる信号を示しており、該信
号Gn+1はn番目のゲートバスライン21の選択時間To
nが終了したときに選択状態が開始され、このときにソ
ースバスライン21に−V1の信号を書き込むことにな
る(図4(c)参照)。図4(a)および(b)からわ
かるように、ゲートバスライン21へ入力される信号は
ライン番号と共に順次遅れて行き、次にn番目のゲート
バスライン21に選択状態が循環してくるまで上記時間
Toffにわたって非選択状態が続く。この非選択状態に
おいても、ソースバスライン21には各絵素電極41毎
に書き込むべき信号が絶えず入力されている。
Gn + 1 shown in FIG. 4B represents a signal given to the (n + 1) th gate bus line 21, and the signal Gn + 1 is the selection time of the nth gate bus line 21. To
When n ends, the selected state is started, and at this time, the signal -V1 is written to the source bus line 21 (see FIG. 4C). As can be seen from FIGS. 4A and 4B, the signal input to the gate bus line 21 sequentially delays with the line number until the selected state circulates to the nth gate bus line 21 next. The non-selected state continues for the time Toff. Even in this non-selected state, the signal to be written for each picture element electrode 41 is continuously input to the source bus line 21.

【0039】図4(d)に示すように、正常な絵素電極
41は、ゲート信号Gnが選択状態にあるときに、ソー
スバスライン23から入力される信号Smに応じて絵素
電極41に電荷が充電され、上記基板2側の対向電極3
との間の電位差で液晶の分子配列が変わり、表示機能を
果たしている。このときゲートバスライン21の非選択
時間Toff内にソースバスライン23に入力されている
信号Smは全く表示には寄与しない。
As shown in FIG. 4D, the normal pixel electrode 41 is connected to the pixel electrode 41 according to the signal Sm input from the source bus line 23 when the gate signal Gn is in the selected state. The counter electrode 3 on the side of the substrate 2 that is charged with electric charges
The potential difference between and changes the molecular alignment of the liquid crystal, and fulfills the display function. At this time, the signal Sm input to the source bus line 23 within the non-selection time Toff of the gate bus line 21 does not contribute to the display at all.

【0040】一方、前述のようにレーザー光の照射によ
って絵素電極41とソースバスライン23とが短絡され
ている状態では、ゲートバスライン21の選択・非選択
にかかわらず、絵素電極41はソースバスライン23か
ら入力された信号Smの全てに反応し、その電荷を充電
・放電する。この際の信号を図4(e)にP'n、mで示
す。レーザー光の照射によって修正された絵素電極41
には、非選択時間Toffの間にソースバスライン23の
信号Smがそのまま入力されるため、上記液晶に作用す
る電圧は印加された信号Smの実効値になる。このた
め、ソースバスライン23に与えられた信号Smが全て
V0となるとき以外は、信号P'n、mの実効値がV0にな
ることはあり得ないが、信号電圧P'n、mの実効値の電
圧はm番目のソースバスライン23に接続される全ての
絵素電極41の平均的な値になる。このことは、表示装
置としてはm番目のソースバスライン23に沿って配列
された各絵素電極41の平均的な明るさで点灯すること
を意味し、通常の表示状態においては各絵素電極41の
明るさは表示品位をほとんど損なうことがない。従っ
て、上記修正を施した絵素は、正常に作動しているわけ
ではないが、欠陥としては極めて判別しにくい状態にあ
る。
On the other hand, as described above, in the state where the pixel electrode 41 and the source bus line 23 are short-circuited by the irradiation of the laser beam, the pixel electrode 41 is not affected by the selection or non-selection of the gate bus line 21. It reacts to all of the signal Sm input from the source bus line 23, and charges / discharges the charge. The signal at this time is shown by P'n, m in FIG. Picture element electrode 41 modified by laser light irradiation
Since the signal Sm of the source bus line 23 is input as it is during the non-selection time Toff, the voltage acting on the liquid crystal becomes the effective value of the applied signal Sm. Therefore, the effective value of the signals P'n, m cannot be V0 except when all the signals Sm given to the source bus line 23 are V0, but The effective voltage is an average value of all the pixel electrodes 41 connected to the m-th source bus line 23. This means that the display device lights up with the average brightness of the picture element electrodes 41 arranged along the m-th source bus line 23, and in a normal display state, the picture element electrodes are turned on. The brightness of 41 hardly impairs the display quality. Therefore, although the corrected picture element is not operating normally, it is extremely difficult to identify it as a defect.

【0041】図5は本発明の他の実施例を示しており、
この実施例では上記第1導電体片47に代えて隣接する
ゲートバスライン21から絵素電極41に向けて突出形
成されたゲートバスライン突出部49をソースバスライ
ン突出部46および導電体片48´と重畳させて冗長構
造を形成する構成をとる。
FIG. 5 shows another embodiment of the present invention.
In this embodiment, in place of the first conductor piece 47, the gate bus line protrusion 49 formed so as to protrude from the adjacent gate bus line 21 toward the pixel electrode 41 is replaced with the source bus line protrusion 46 and the conductor piece 48. ′ And a redundant structure is formed by overlapping with ′.

【0042】この実施例によれば上記実施例の効果に加
えて以下の利点を有する。すなわち、この実施例によれ
ば、ゲートバスライン21に陽極酸化膜を形成する段階
で、ゲートバスライン突出部49をゲートバスライン2
1と電気的に接続してあれば、該ゲートバスライン突出
部49にも陽極酸化膜を形成することができるので、こ
れにより2層の絶縁膜を形成することができる。従っ
て、絶縁性の向上が図れ、絶縁膜不良によりゲートバス
ライン突出部49と導電体片48´およびゲートバスラ
イン突出部49とソースバスライン突出部46が初めか
らリーク状態を生じる確率を格段に低減できる。それ
故、アクティブマトリクス表示装置の歩留りの向上を図
る上でより都合のよいものになる。
This embodiment has the following advantages in addition to the effects of the above embodiment. That is, according to this embodiment, at the stage of forming the anodic oxide film on the gate bus line 21, the gate bus line protrusion 49 is formed on the gate bus line 2.
When electrically connected to 1, the anodic oxide film can be formed also on the gate bus line protruding portion 49, so that a two-layer insulating film can be formed. Therefore, the insulating property can be improved, and the probability that the gate bus line projecting portion 49, the conductor piece 48 ′, the gate bus line projecting portion 49, and the source bus line projecting portion 46 will be leaked from the beginning due to a defective insulating film. It can be reduced. Therefore, it is more convenient for improving the yield of the active matrix display device.

【0043】なお、この実施例における線欠陥の修正
は、上記領域51、52、53、54、55に加えてゲ
ートバスライン突出部49の基端部にもレーザー光を照
射して、該ゲートバスライン突出部49をゲートバスラ
イン21から切り離す必要がある。照射方法については
上記実施例と同様であるので説明は省略する。
In the correction of the line defect in this embodiment, laser light is applied to the base end portion of the gate bus line projecting portion 49 in addition to the regions 51, 52, 53, 54 and 55, and the gate is removed. It is necessary to separate the bus line protrusion 49 from the gate bus line 21. The irradiation method is the same as that in the above-mentioned embodiment, and therefore the explanation is omitted.

【0044】図示する実施例の全容は以上の通りである
が、本発明は以下に説明する各種の変更が可能である。
すなわち、表示装置の表示特性を向上するために付加容
量を付設した表示装置が知られているが、このような付
加容量を付設した表示装置についても本発明を同様に適
用できる。
Although the whole of the illustrated embodiment is as described above, the present invention can be variously modified as described below.
That is, a display device provided with an additional capacitance in order to improve the display characteristics of the display device is known, but the present invention can be similarly applied to a display device provided with such an additional capacitance.

【0045】また、上記実施例では、絵素電極を駆動す
るスイッチング素子としてTFTを用いたが、これに限
定されず、MIM素子、MOSトランジスタ素子、ダイ
オード或はバリスタを用いることもできる。また、TF
Tの構造についても上記実施例のものに限定されず、ソ
ースバスラインを下面に配置し、ゲートバスラインを上
面に配置した構造であってもよい。
Further, although the TFT is used as the switching element for driving the pixel electrode in the above embodiment, the invention is not limited to this, and an MIM element, a MOS transistor element, a diode or a varistor may be used. Also, TF
The structure of T is not limited to that in the above embodiment, and may be a structure in which the source bus line is arranged on the lower surface and the gate bus line is arranged on the upper surface.

【0046】[0046]

【発明の効果】以上の本発明アクティブマトリクス表示
装置の線欠陥修正方法によれば信号線の断線に起因する
線欠陥を容易に検出できることはもちろんのこと、レー
ザー光等の光エネルギの照射により、線欠陥を確実に修
正することができる。従って、本発明によれば、アクテ
ィブマトリクス表示装置の歩留りを格段に向上でき、コ
ストダウンの低減に大いに寄与できる。
According to the line defect repairing method of the active matrix display device of the present invention as described above, it is of course possible to easily detect the line defect caused by the disconnection of the signal line, and by applying the light energy such as laser light, The line defect can be reliably corrected. Therefore, according to the present invention, the yield of the active matrix display device can be remarkably improved, and the cost reduction can be greatly reduced.

【0047】また、特に請求項2記載のアクティブマト
リクス表示装置の線欠陥修正方法によれば表示装置の歩
留りを更に一層向上できる利点がある。
In particular, according to the line defect repairing method of the active matrix display device of the second aspect, there is an advantage that the yield of the display device can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明線欠陥修正方法が適用されるアクティブ
マトリクス表示装置の平面図。
FIG. 1 is a plan view of an active matrix display device to which a line defect correcting method of the present invention is applied.

【図2】図1のA−A線断面図。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1のB−B線断面図。FIG. 3 is a sectional view taken along line BB of FIG.

【図4】ゲートバスライン、ソースバスラインおよび絵
素電極に入力される信号を示すタイミングチャート。
FIG. 4 is a timing chart showing signals input to gate bus lines, source bus lines, and picture element electrodes.

【図5】本発明の他の実施例を示す平面図。FIG. 5 is a plan view showing another embodiment of the present invention.

【図6】アクティブマトリクス表示の従来例を示す平面
図。
FIG. 6 is a plan view showing a conventional example of active matrix display.

【符号の説明】[Explanation of symbols]

1 TFTが配設される側の基板 12 ゲート絶縁膜 21 ゲートバスライン 22 ゲートバスライン 23 ソースバスライン 31…TFT 32…ソース電極 33…ドレイン電極 41…絵素電極 46…ソースバスライン突出部 47…第1導電体片 48…第2導電体片 49 ゲートバスライン突出部 49´ 導電体片 51、52、53、54、55…レーザー光の照射領域 90 断線 C ソース信号の伝達方向 1 Substrate on which the TFT is installed 12 Gate insulating film 21 gate bus line 22 gate bus line 23 Source Bus Line 31 ... TFT 32 ... Source electrode 33 ... Drain electrode 41 ... Picture element electrode 46 ... Source bus line protrusion 47 ... First conductor piece 48 ... Second conductor piece 49 Gate bus line protrusion 49 'Conductor piece 51, 52, 53, 54, 55 ... Laser light irradiation area 90 disconnection C Source signal transmission direction

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 A 8728−4M 29/784 (72)発明者 丸本 英治 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication H01L 27/12 A 8728-4M 29/784 (72) Inventor Eiji Marumoto 22 Nagaike-cho, Abeno-ku, Osaka No.22 Sharp Corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に走査線および信号線を格子
状に配線し、該走査線および信号線で囲まれた領域に絵
素電極をそれぞれ配設すると共に、該走査線から該絵素
電極に向けて突出形成された走査線支線の上又は下に該
走査線、該信号線および該絵素電極にそれぞれ接続され
たスイッチング素子を有するアクティブマトリクス基板
であって、該スイッチング素子が該走査線支線とソース
電極および該絵素電極とが絶縁膜を挟んで重畳された立
体構造をとり、かつ該信号線から該絵素電極に向けて突
出形成され、該絵素電極と電気的に非接触の信号線突出
部と、一端部が絶縁膜を挟んで該信号線突出部に重畳さ
れた第1導電体片と、該第1導電体片の他端部に絶縁膜
を挟んで重畳され、該絵素電極と電気的に接触し、該信
号線突出部と電気的に非接触の第2導電体片とで形成さ
れる冗長構造を有するアクティブマトリクス基板を作製
する工程と、 該アクティブマトリクス基板に対向電極が形成された対
向電極側基板を貼り合わせ、両基板間に表示媒体を封入
してアクティブマトリクス表示装置を作製する工程と、 両基板を貼り合わせた状態の該信号線に信号電圧を印加
して該スイッチング素子を駆動し、これにより該アクテ
ィブマトリクス表示装置を作動させて動作不良の信号線
を光学的に検出する工程と、 検出工程で動作不良の信号線の断線が検出されると、断
線部に最近接する該絵素電極を駆動する該スイッチング
素子の該走査線支線とソース電極が重畳する領域、該走
査支線とドレイン電極が重畳する領域、該走査線支線の
該走査線から分岐された部分、該信号線突出部と該第1
導電体片との重畳部および該第1導電体片と該第2導電
体片との重畳部に光エネルギを照射する工程とを含むア
クティブマトリクス表示装置の線欠陥修正方法。
1. A scanning line and a signal line are arranged in a grid pattern on an insulating substrate, and a pixel electrode is arranged in a region surrounded by the scanning line and the signal line. An active matrix substrate having switching elements connected to the scanning lines, the signal lines, and the pixel electrodes above or below a scanning line branch line protruding toward the element electrodes, wherein the switching elements are The scanning line branch line and the source electrode and the picture element electrode have a three-dimensional structure in which they are overlapped with each other with an insulating film interposed therebetween, and are formed so as to project from the signal line toward the picture element electrode and electrically connected to the picture element electrode. A non-contact signal line projecting portion, a first conductor piece whose one end is superposed on the signal line projecting portion with an insulating film sandwiched therebetween, and an other end portion of the first conductor piece is superposed with an insulating film sandwiched therebetween. Are electrically contacted with the pixel electrodes, and are electrically connected to the signal line protrusions. A step of producing an active matrix substrate having a redundant structure formed of a non-contact second conductor piece, and a counter electrode side substrate having a counter electrode formed thereon is bonded to the active matrix substrate, A step of manufacturing an active matrix display device by encapsulating a display medium, and applying a signal voltage to the signal line in a state where both substrates are bonded to drive the switching element, thereby operating the active matrix display device. Optically detecting the malfunctioning signal line by performing the scanning, and when the disconnection of the malfunctioning signal line is detected in the detecting step, the scanning of the switching element that drives the pixel electrode closest to the disconnection portion. A region where the line branch line and the source electrode overlap, a region where the scan branch line and the drain electrode overlap, a portion of the scan line branch line branched from the scan line, and the signal line protruding portion First
A line defect repairing method for an active matrix display device, comprising: irradiating light energy to an overlapping portion with a conductor piece and an overlapping portion with the first conductor piece and the second conductor piece.
【請求項2】絶縁性基板上に走査線および信号線を格子
状に配線し、該走査線および信号線で囲まれた領域に絵
素電極をそれぞれ配設すると共に、該走査線から該絵素
電極に向けて突出形成された走査線支線の上又は下に該
走査線、該信号線および該絵素電極にそれぞれ接続され
たスイッチング素子を有するアクティブマトリクス基板
であって、該スイッチング素子が該走査線支線とソース
電極および該絵素電極とが絶縁膜を挟んで重畳された立
体構造をとり、かつ該信号線から該絵素電極に向けて突
出形成され、該絵素電極と電気的に非接触の信号線突出
部と、該絵素電極に隣接する該走査線から該絵素電極に
向けて突出形成され、絶縁膜を挟んで該信号線の下に重
畳された走査線突出部と、該走査線突出部の先端に絶縁
膜を挟んで重畳され、該絵素電極と電気的に接触し、該
信号線突出部とは電気的に非接触の第1導電体片とで形
成される冗長構造を有するアクティブマトリクス基板を
作製する工程と、 該アクティブマトリクス基板に対向電極が形成された対
向電極側基板を貼り合わせ、両基板間に表示媒体を封入
してアクティブマトリクス表示装置を作製する工程と、 両基板を貼り合わせた状態の該信号線に信号電圧を印加
して該スイッチング素子を駆動し、これにより該アクテ
ィブマトリクス表示装置を作動させて動作不良の信号線
を光学的に検出する工程と、 検出工程で動作不良の該信号線の断線が検出されると、
断線部に最近接する該絵素電極を駆動する該スイッチン
グ素子の該走査線支線とソース電極が重畳する領域、該
走査線支線とドレイン電極が重畳する領域、該走査線支
線の該走査線から分岐された部分、該信号線突出部と該
走査線突出部との重畳部および該第1導電体片と該走査
線突出部との重畳部に光エネルギを照射する工程とを含
むアクティブマトリクス表示装置の線欠陥修正方法。
2. A scanning line and a signal line are arranged in a grid pattern on an insulating substrate, and a pixel electrode is arranged in a region surrounded by the scanning line and the signal line. An active matrix substrate having switching elements connected to the scanning lines, the signal lines, and the pixel electrodes above or below a scanning line branch line protruding toward the element electrodes, wherein the switching elements are The scanning line branch line and the source electrode and the picture element electrode have a three-dimensional structure in which they are overlapped with each other with an insulating film interposed therebetween, and are formed so as to project from the signal line toward the picture element electrode and electrically connected to the picture element electrode. A non-contact signal line projecting portion, and a scanning line projecting portion which is formed to project from the scanning line adjacent to the pixel electrode toward the pixel electrode and is overlapped under the signal line with an insulating film interposed therebetween. , An insulating film is sandwiched at the tip of the scanning line protruding portion, A step of manufacturing an active matrix substrate having a redundant structure formed by a first conductor piece that is in electrical contact with the pixel electrode and is not in electrical contact with the signal line protruding portion; A step of adhering a counter electrode side substrate having a counter electrode formed on a matrix substrate and encapsulating a display medium between the two substrates to manufacture an active matrix display device, and a signal to the signal line in a state where the both substrates are adhered. A step of applying a voltage to drive the switching element, thereby operating the active matrix display device to optically detect a malfunctioning signal line, and a disconnection of the malfunctioning signal line is detected in the detecting step. When done,
A region where the scanning line branch line and the source electrode of the switching element that drive the pixel electrode closest to the disconnection portion overlap, a region where the scanning line branch line and the drain electrode overlap, and a branch from the scanning line of the scanning line branch line Active matrix display device, including: a light-exposed portion, an overlapping portion of the signal line protruding portion and the scanning line protruding portion, and a step of irradiating light energy to an overlapping portion of the first conductor piece and the scanning line protruding portion. Line defect repair method.
JP17012791A 1991-07-10 1991-07-10 Line defect repair method for active matrix display device Expired - Fee Related JP2698239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17012791A JP2698239B2 (en) 1991-07-10 1991-07-10 Line defect repair method for active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17012791A JP2698239B2 (en) 1991-07-10 1991-07-10 Line defect repair method for active matrix display device

Publications (2)

Publication Number Publication Date
JPH0519294A true JPH0519294A (en) 1993-01-29
JP2698239B2 JP2698239B2 (en) 1998-01-19

Family

ID=15899151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17012791A Expired - Fee Related JP2698239B2 (en) 1991-07-10 1991-07-10 Line defect repair method for active matrix display device

Country Status (1)

Country Link
JP (1) JP2698239B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010557A (en) * 1996-07-19 1998-04-30 김광호 Pixel Structure for Pixel Defect Repair in Liquid Crystal Display
US6259494B1 (en) 1997-01-31 2001-07-10 Fujitsu Limited Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof
KR100440711B1 (en) * 1997-02-27 2004-10-06 삼성전자주식회사 Method for repairing high pixel of liquid crystal display device, especially supplying a low dc bias to a pixel electrode
US6975295B2 (en) 2000-11-27 2005-12-13 Hitachi, Ltd. Liquid crystal display device
US6987876B2 (en) 2000-12-15 2006-01-17 Mitutoyo Corporation System and methods for determining the settings of multiple light sources in a vision system
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
KR100922296B1 (en) * 2003-03-28 2009-10-15 엘지디스플레이 주식회사 Liquid crystal display device
US7612840B2 (en) 2005-06-23 2009-11-03 Au Optronics Corporation Active matrix substrate and repair method of pixel unit
US7646019B2 (en) 2005-01-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof
KR980010557A (en) * 1996-07-19 1998-04-30 김광호 Pixel Structure for Pixel Defect Repair in Liquid Crystal Display
US6259494B1 (en) 1997-01-31 2001-07-10 Fujitsu Limited Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus
US6614494B2 (en) 1997-01-31 2003-09-02 Fujitsu Display Technologies Corporation Repairable thin film transistor matrix substrate and method of repairing the substrate
KR100440711B1 (en) * 1997-02-27 2004-10-06 삼성전자주식회사 Method for repairing high pixel of liquid crystal display device, especially supplying a low dc bias to a pixel electrode
US7986289B2 (en) 2000-11-27 2011-07-26 Hitachi, Ltd. Liquid crystal display device
US6975295B2 (en) 2000-11-27 2005-12-13 Hitachi, Ltd. Liquid crystal display device
US7339564B2 (en) 2000-11-27 2008-03-04 Hitachi, Ltd. Liquid crystal display device
US6987876B2 (en) 2000-12-15 2006-01-17 Mitutoyo Corporation System and methods for determining the settings of multiple light sources in a vision system
KR100922296B1 (en) * 2003-03-28 2009-10-15 엘지디스플레이 주식회사 Liquid crystal display device
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
US9613988B2 (en) 2005-01-31 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Display device having narrower wiring regions
US7646019B2 (en) 2005-01-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8629440B2 (en) 2005-01-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Display device with defective pixels correction structure
US9257453B2 (en) 2005-01-31 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device including first to sixth transistors and light-emitting element
US10573705B2 (en) 2005-01-31 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device with defective pixel correction
US10700156B2 (en) 2005-01-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US11362165B2 (en) 2005-01-31 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US11910676B2 (en) 2005-01-31 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7612840B2 (en) 2005-06-23 2009-11-03 Au Optronics Corporation Active matrix substrate and repair method of pixel unit

Also Published As

Publication number Publication date
JP2698239B2 (en) 1998-01-19

Similar Documents

Publication Publication Date Title
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
JP2669954B2 (en) Active matrix display
JPH0519294A (en) Line defect correcting method for active matrix display device
JP4173332B2 (en) Display device, pixel repair method for display device, and method for manufacturing display device
US5508591A (en) Active matrix display device
JP2654258B2 (en) Active matrix display device
JPH0820646B2 (en) Active matrix display device
JP2654259B2 (en) Active matrix display device
JP2994905B2 (en) Modification method of active matrix display device
JPH055896A (en) Active matrix display device
JP2760459B2 (en) Active matrix type substrate
JP2633407B2 (en) Active matrix display device
JPH0792573B2 (en) Display device
JPH055895A (en) Active matrix display device
JPH0830826B2 (en) Method for manufacturing active matrix display device
JP2625267B2 (en) Active matrix display device
JPH07122720B2 (en) Active matrix display device
JP2589867B2 (en) Active matrix display device
JP2664811B2 (en) Active matrix display device
JPH05100237A (en) Line defect correcting method for active matrix display device
JPH0511261A (en) Active matrix display device
JPH07122719B2 (en) Active matrix display device
JP2502400B2 (en) Active matrix display
JPH0534719A (en) Active matrix display device
JPH08220557A (en) Liquid crystal display device, its examination method, and static electricity preventive method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970908

LAPS Cancellation because of no payment of annual fees