JPH0437670B2 - - Google Patents
Info
- Publication number
- JPH0437670B2 JPH0437670B2 JP57027438A JP2743882A JPH0437670B2 JP H0437670 B2 JPH0437670 B2 JP H0437670B2 JP 57027438 A JP57027438 A JP 57027438A JP 2743882 A JP2743882 A JP 2743882A JP H0437670 B2 JPH0437670 B2 JP H0437670B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- input
- voltage
- pff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000010349 pulsation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Control Of Stepping Motors (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、直流電圧を三相の交流電圧に変換す
る三相ブリツジインバータのPWM制御方法に関
する。
る三相ブリツジインバータのPWM制御方法に関
する。
［従来の方法］
従来、負荷である三相交流サーボモータのサー
ボアンプとして使用されている三相出力のブリツ
ジ形インバータは、通例、共通の対称基準三角波
を用いて、いわゆるフリーホイール方式のPWM
制御方法が採用されている。
ボアンプとして使用されている三相出力のブリツ
ジ形インバータは、通例、共通の対称基準三角波
を用いて、いわゆるフリーホイール方式のPWM
制御方法が採用されている。
第３図はフリーホイール方式のPWM制御を行
なう三相ブリツジインバータの従来例の構成を示
す回路図である。インバータの出力部はトランジ
スタTR1，TR2よりなる第１のアーム対と、トラ
ンジスタTR3，TR4よりなる第２のアーム対と、
トランジスタTR5，TR6よりなる第３のアーム対
とより構成され、各トランジスタTR1〜TR6には
ダイオード（ホイーリングダイオードまたは還流
ダイオードと呼ばれる）D1〜D6がそれぞれ逆並
列に設置されている。各トランジスタTR1〜TR6
はそれぞれ、入力されたベース駆動信号によりオ
ンまたはオフとされて定電圧の直流電圧Ｐ，Ｎを
三相交流電圧V1，V2，V3に変換し、三相交流サ
ーボモータ１０を駆動する。設定器ST1，ST2，
ST3はそれぞれ、モータ１０の入力として所望の
三相交流電圧V1，V2，V3にそれぞれ対応する三
相制御用の入力信号e01，e02，e03を設定され出力
する。なお、これら制御用の入力信号群は、第４
図に示すように周波数が比較的に低く、振幅がや
や小さいものである。比較器C1，C2，C3はそれ
ぞれ基準信号eTを入力するとともに、入力信号
e01，e02，e03をそれぞれ入力して比較し、デイジ
タルの各制御信号Ｘ１，Ｘ２，Ｘ３を出力する。
反転器IN1，IN2，IN3はそれぞれ制御信号Ｘ１〜
Ｘ３を入力して反転し、制御信号１，２，
３を出力する。オンデイレイ回路DL1，DL2，
DL3，DL4，DL5，DL6はそれぞれ制御信号X1，
Ｘ１，X2，２，X3，３を入力して、その信
号の立上り時に出力を所定の時間だけ遅延させて
信号X1D，1D，X2D，2D，X3D，3Dをそれぞ
れ出力する。ドライブ回路DR1，DR2，DR3，
DR4，DR5，DR6はそれぞれオンデイレイ回路
DL1〜DL6からの各制御信号X1D〜3Dを入力した
とき、対応する各トランジスタTR1〜TR6をオン
とさせるベース駆動信号を出力する。
なう三相ブリツジインバータの従来例の構成を示
す回路図である。インバータの出力部はトランジ
スタTR1，TR2よりなる第１のアーム対と、トラ
ンジスタTR3，TR4よりなる第２のアーム対と、
トランジスタTR5，TR6よりなる第３のアーム対
とより構成され、各トランジスタTR1〜TR6には
ダイオード（ホイーリングダイオードまたは還流
ダイオードと呼ばれる）D1〜D6がそれぞれ逆並
列に設置されている。各トランジスタTR1〜TR6
はそれぞれ、入力されたベース駆動信号によりオ
ンまたはオフとされて定電圧の直流電圧Ｐ，Ｎを
三相交流電圧V1，V2，V3に変換し、三相交流サ
ーボモータ１０を駆動する。設定器ST1，ST2，
ST3はそれぞれ、モータ１０の入力として所望の
三相交流電圧V1，V2，V3にそれぞれ対応する三
相制御用の入力信号e01，e02，e03を設定され出力
する。なお、これら制御用の入力信号群は、第４
図に示すように周波数が比較的に低く、振幅がや
や小さいものである。比較器C1，C2，C3はそれ
ぞれ基準信号eTを入力するとともに、入力信号
e01，e02，e03をそれぞれ入力して比較し、デイジ
タルの各制御信号Ｘ１，Ｘ２，Ｘ３を出力する。
反転器IN1，IN2，IN3はそれぞれ制御信号Ｘ１〜
Ｘ３を入力して反転し、制御信号１，２，
３を出力する。オンデイレイ回路DL1，DL2，
DL3，DL4，DL5，DL6はそれぞれ制御信号X1，
Ｘ１，X2，２，X3，３を入力して、その信
号の立上り時に出力を所定の時間だけ遅延させて
信号X1D，1D，X2D，2D，X3D，3Dをそれぞ
れ出力する。ドライブ回路DR1，DR2，DR3，
DR4，DR5，DR6はそれぞれオンデイレイ回路
DL1〜DL6からの各制御信号X1D〜3Dを入力した
とき、対応する各トランジスタTR1〜TR6をオン
とさせるベース駆動信号を出力する。
一般にパワートランジスタをスイツチング動作
させる場合、ベース電流を遮断してもすぐにオフ
とすることができず、コレクタ電流がキヤリア蓄
積時間tstgの間、流れ続ける。通常のトランジス
タでは立上がり時間trが数μsecであるのに対して
蓄積時間tstgは数十μsecである。したがつて、各
アーム対の２個のトランジスタを交互にオンオフ
させると蓄積時間tstgの期間に短絡してしまうの
で、通例、上述したようにオンデイレイ回路を設
けて、一方のトランジスタをオフとした後、若干
のオンデイレイ時間Tpffを置いて他方のトランジ
スタをオンとすることにより短絡を防止してい
る。オンデイレイ時間Tpffの大きさは、通常、蓄
積時間tstgの値のばらつきや温度特性を考慮して
これより大きな値に選んでいる。したがつて、蓄
積時間tstgの大きなトランジスタを用いるとオン
デイレイ時間Tpffも大きくしなければならない。
また、キヤリア周期をTcとすると、Tc＜Tpffで
はトランジスタをオンとすることができないの
で、Tc＞Tpffでなければならず、キヤリア周波数
fc（＝１／Tc）を高くするためにはオンデイレイ時 間Tpffを小さく、すなわちターンオフ時間（蓄積
時間tstg＋下降時間tf）の短いトランジスタを用い
てオンデイレイ時間Tpffを小さくする必要があ
る。
させる場合、ベース電流を遮断してもすぐにオフ
とすることができず、コレクタ電流がキヤリア蓄
積時間tstgの間、流れ続ける。通常のトランジス
タでは立上がり時間trが数μsecであるのに対して
蓄積時間tstgは数十μsecである。したがつて、各
アーム対の２個のトランジスタを交互にオンオフ
させると蓄積時間tstgの期間に短絡してしまうの
で、通例、上述したようにオンデイレイ回路を設
けて、一方のトランジスタをオフとした後、若干
のオンデイレイ時間Tpffを置いて他方のトランジ
スタをオンとすることにより短絡を防止してい
る。オンデイレイ時間Tpffの大きさは、通常、蓄
積時間tstgの値のばらつきや温度特性を考慮して
これより大きな値に選んでいる。したがつて、蓄
積時間tstgの大きなトランジスタを用いるとオン
デイレイ時間Tpffも大きくしなければならない。
また、キヤリア周期をTcとすると、Tc＜Tpffで
はトランジスタをオンとすることができないの
で、Tc＞Tpffでなければならず、キヤリア周波数
fc（＝１／Tc）を高くするためにはオンデイレイ時 間Tpffを小さく、すなわちターンオフ時間（蓄積
時間tstg＋下降時間tf）の短いトランジスタを用い
てオンデイレイ時間Tpffを小さくする必要があ
る。
［発明が解決しようとする課題］
一方、上述した従来のフリーホイール方式の三
相ブリツジインバータのPWM制御方法は、制御
用入力信号e01，e02，e03の電圧ゼロ付近に不感帯
について説明する。
相ブリツジインバータのPWM制御方法は、制御
用入力信号e01，e02，e03の電圧ゼロ付近に不感帯
について説明する。
第４図は第３図の従来例に入力される三相制御
用の入力信号e01，e02，e03と共通の基準信号eTの
関係を示すグラフと、本従来例の各部における信
号のタイミング図、第５図は本従来例における不
感帯の発生を説明する信号のタイミング図、第６
図は不感帯の限界値の説明図である。
用の入力信号e01，e02，e03と共通の基準信号eTの
関係を示すグラフと、本従来例の各部における信
号のタイミング図、第５図は本従来例における不
感帯の発生を説明する信号のタイミング図、第６
図は不感帯の限界値の説明図である。
第４図において、比較器C1，C2，C3はそれぞ
れ、入力された入力信号e01，e02，e03の電圧値が
基準信号etの電圧値を超えたとき信号X1，X2，
X3を出力し、オンデイレイ回路DL1，DL3，DL5
からそれぞれ、信号X1，X2，X3よりオンデイレ
イ時間Tpffだけ遅れて信号X1D，X2D，X3Dが出力
される。同様に、オンデイレイ回路DL2，DL4，
DL6それぞれからは、信号1，2，3よりオン
デイレイ時間Tpffだけ遅れて信号X1D，X2D，X3D
が出力される。したがつて、各ドライブ回路DR1
〜DR6を介して各トランジスタTR1〜TR6はこれ
からの信号によりオンまたはオフとされ、出力信
号V1，V2，V3は図のような波形を呈し、各相電
流i1，i2，i3がモータ１０に供給される。各出力
電圧波形の出力ゼロの隙間はオンデイレイ回路
DL1〜DL6によるオンデイレイ時間Tpffのため発
生している。
れ、入力された入力信号e01，e02，e03の電圧値が
基準信号etの電圧値を超えたとき信号X1，X2，
X3を出力し、オンデイレイ回路DL1，DL3，DL5
からそれぞれ、信号X1，X2，X3よりオンデイレ
イ時間Tpffだけ遅れて信号X1D，X2D，X3Dが出力
される。同様に、オンデイレイ回路DL2，DL4，
DL6それぞれからは、信号1，2，3よりオン
デイレイ時間Tpffだけ遅れて信号X1D，X2D，X3D
が出力される。したがつて、各ドライブ回路DR1
〜DR6を介して各トランジスタTR1〜TR6はこれ
からの信号によりオンまたはオフとされ、出力信
号V1，V2，V3は図のような波形を呈し、各相電
流i1，i2，i3がモータ１０に供給される。各出力
電圧波形の出力ゼロの隙間はオンデイレイ回路
DL1〜DL6によるオンデイレイ時間Tpffのため発
生している。
次に、入力信号e01，e02，e03が小さい場合を考
える。いま、e03＝０、e01＞０、e02＞０とし（入
力信号e03のゼロ点）、入力信号e01，e02はいずれ
も小さくて入力信号e03に接近しており、入力信
号e01と入力信号e03とのタイミング差および入力
信号03と入力信号e02とのタイミング差はいずれ
もオンデイレイ時間Tpffに等しいものとする。こ
のときの各部の信号X1〜X3，X1D〜X3D，1D〜
Ｘ3Dおよび出力電圧V1，V2，V3がそれぞれ示さ
れており、特に出力電圧V1，V2，V3の相間電圧
V12、V23，V31に注目すると、オンデイレイ時間
Tpffの存在のため相間電圧V12のみが出力され
（出力幅はオンデイレイ時間Tpffに等しい）、相間
電圧V23，V31は消失直前の線状となつていて、
入力電圧e01，e02がさらに小さくなると消失す
る。もし、オンデイレイ時間Tpffが存在しない場
合を想定すると、第５図最下部に記載のように相
間電圧V12，V23，V31はそれぞれ、パルス幅
2Tpff，Tpff，Tpffを有しており、すなわち、オン
デイレイ時間Tpffの存在する場合はオンデイレイ
時間Tpffの分だけ出力電圧パルスが削られて、不
感帯の発生となることを示している。不感帯の発
生に対する入力信号e01，e02，e03相互間の差の絶
対値は第６図に示すように、 ｜e01−e02｜／ET＝２・｜e01｜／ET＝２・Tpf
f／２／Tc／４＝4Tpff／Tc ∴｜e01−e02｜＝4Tpff／Tc・ET を得る。但し、TCはキヤリア周期、ETは基準信
号eTの波高値とする。
える。いま、e03＝０、e01＞０、e02＞０とし（入
力信号e03のゼロ点）、入力信号e01，e02はいずれ
も小さくて入力信号e03に接近しており、入力信
号e01と入力信号e03とのタイミング差および入力
信号03と入力信号e02とのタイミング差はいずれ
もオンデイレイ時間Tpffに等しいものとする。こ
のときの各部の信号X1〜X3，X1D〜X3D，1D〜
Ｘ3Dおよび出力電圧V1，V2，V3がそれぞれ示さ
れており、特に出力電圧V1，V2，V3の相間電圧
V12、V23，V31に注目すると、オンデイレイ時間
Tpffの存在のため相間電圧V12のみが出力され
（出力幅はオンデイレイ時間Tpffに等しい）、相間
電圧V23，V31は消失直前の線状となつていて、
入力電圧e01，e02がさらに小さくなると消失す
る。もし、オンデイレイ時間Tpffが存在しない場
合を想定すると、第５図最下部に記載のように相
間電圧V12，V23，V31はそれぞれ、パルス幅
2Tpff，Tpff，Tpffを有しており、すなわち、オン
デイレイ時間Tpffの存在する場合はオンデイレイ
時間Tpffの分だけ出力電圧パルスが削られて、不
感帯の発生となることを示している。不感帯の発
生に対する入力信号e01，e02，e03相互間の差の絶
対値は第６図に示すように、 ｜e01−e02｜／ET＝２・｜e01｜／ET＝２・Tpf
f／２／Tc／４＝4Tpff／Tc ∴｜e01−e02｜＝4Tpff／Tc・ET を得る。但し、TCはキヤリア周期、ETは基準信
号eTの波高値とする。
したがつて、キヤリア周期数fC（＝１／TC）を高く
するには、オンデイレイ時間Tpffを短く設定でき
る、すなわち蓄積時間tstgを小さい素子を使わな
いと不感帯が大きくなり、このような不感帯の存
在は、小振巾の正弦波電圧、電流波形を歪ませ２
モータのトルク脈動の原因になり、サーボ性能を
劣化させる。特に容量の大きい交流サーボの場合
は、用いられるパワートランジスタの蓄積時間
tstgが大きく、したがつて、オンデイレイ時間Tpff
が大きくなるのでキヤリア周波数fcを下げる必要
が生じ、このためフイルタの入力コンデンサを大
きくすることになり、結果として電流脈動率が増
加する。これを防止するためにモータに直列にリ
アクトルを入れると力率が低下するので、インバ
ータの容量を大きくしなければならない。
る、すなわち蓄積時間tstgを小さい素子を使わな
いと不感帯が大きくなり、このような不感帯の存
在は、小振巾の正弦波電圧、電流波形を歪ませ２
モータのトルク脈動の原因になり、サーボ性能を
劣化させる。特に容量の大きい交流サーボの場合
は、用いられるパワートランジスタの蓄積時間
tstgが大きく、したがつて、オンデイレイ時間Tpff
が大きくなるのでキヤリア周波数fcを下げる必要
が生じ、このためフイルタの入力コンデンサを大
きくすることになり、結果として電流脈動率が増
加する。これを防止するためにモータに直列にリ
アクトルを入れると力率が低下するので、インバ
ータの容量を大きくしなければならない。
本発明の目的は、上述した不感帯の発生を除去
することにより、電流波形を改善してサーボ性能
の劣化を防ぐ小型軽量の三相ブリツジインバータ
のPWM制御方法を提供することである。
することにより、電流波形を改善してサーボ性能
の劣化を防ぐ小型軽量の三相ブリツジインバータ
のPWM制御方法を提供することである。
［課題を解決するための手段］
本発明は、共通基準信号を用いるフリーホイー
ル方式の三相ブリツジインバータの三相制御用の
入力信号のそれぞれに、互いに等しい所定の振幅
と互いに120°の位相差と前記基準信号の1/3の周
波数とを有し、かつ、基準信号に同期する三相方
形波のデイザ信号を重畳させることとしている。
ル方式の三相ブリツジインバータの三相制御用の
入力信号のそれぞれに、互いに等しい所定の振幅
と互いに120°の位相差と前記基準信号の1/3の周
波数とを有し、かつ、基準信号に同期する三相方
形波のデイザ信号を重畳させることとしている。
［作用］
上述したように三相制御用の入力信号が小とな
り、相互間の差が4Tpff／Tc・ET以下となつたとき、 インバータの出力電圧に不感帯が発生する。した
がつて、予め、各入力信号に上述したデイザ信号
を加算することによりオフセツトしておけば、た
とえ入力信号がゼロとなつてもこのオフセツト量
が残つて不感帯の発生を解消することなる。デイ
ザ信号のオフセツト量としては上述した不感帯発
生の限界値をカバーして、その振幅を2Tpff／Tc・ET を超えるものとすればよい。
り、相互間の差が4Tpff／Tc・ET以下となつたとき、 インバータの出力電圧に不感帯が発生する。した
がつて、予め、各入力信号に上述したデイザ信号
を加算することによりオフセツトしておけば、た
とえ入力信号がゼロとなつてもこのオフセツト量
が残つて不感帯の発生を解消することなる。デイ
ザ信号のオフセツト量としては上述した不感帯発
生の限界値をカバーして、その振幅を2Tpff／Tc・ET を超えるものとすればよい。
［実施例］
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の三相ブリツジインバータの
PWM制御方法の一実施例を用いるフリーホイー
ル方式の三相ブリツジインバータの構成例を示す
回路図、第２図は本実施例におけるデイザ信号の
波形と、動作を説明するための各信号のタイミン
グ図である。
PWM制御方法の一実施例を用いるフリーホイー
ル方式の三相ブリツジインバータの構成例を示す
回路図、第２図は本実施例におけるデイザ信号の
波形と、動作を説明するための各信号のタイミン
グ図である。
第１図の三相ブリツジインバータは第３図に示
した従来例の三相ブリツジインバータにおいて、
三相制御用の入力信号e01，e02，e03を設定する各
設定器ST1，ST2，ST3と各比較器C1，C2，C3と
の間に各加算器A1，A2，A3をそれぞれ挿入し、
各相の入力信号e01，e02，e03にデイザ信号eD1，
eD2，eD3をそれぞれ重畳させており、その他の構
成は全く同様であるので説明を省略する。
した従来例の三相ブリツジインバータにおいて、
三相制御用の入力信号e01，e02，e03を設定する各
設定器ST1，ST2，ST3と各比較器C1，C2，C3と
の間に各加算器A1，A2，A3をそれぞれ挿入し、
各相の入力信号e01，e02，e03にデイザ信号eD1，
eD2，eD3をそれぞれ重畳させており、その他の構
成は全く同様であるので説明を省略する。
次に、第２図を参照して本実施例の動作を説明
する。
する。
いま、三相制御用の入力信号e01，e02，e03が小
となり、すべてゼロとして第１相と第２相との２
相間について考察する。このときの基準信号eTと
第１相のデイザ信号eD1および第２相のデイザ信
号eD2の波形を図に上方に示す。各比較器C1，C2
にはデイザ信号eD1，eD2のみがそれぞれ入力さ
れ、それぞれ基準信号eTの値を上回つたとき信号
X1，X2を出力する。信号X1は直接オンデイレイ
回路DL1に、また反転器IN1を介して信号とし
てオンデイレイ回路DL2に入力されて、それぞれ
立上り時にオンデイレイ時間Tpffだけ遅れた信号
X10と信号1Dが出力され、ドライブ回路DR1，
DR2はそれぞれ信号X1Dと信号1Dを入力してベ
ース駆動信号を出力し、出力回路のトランジスタ
TR1とトランジスタTR2とをオンまたはオフとさ
せる。第２相についても同様で、トランジスタ
TR3とトランジスタTR4とがオンまたはオフとさ
れる。そこで、出力される第１相の電圧V1は信
号X1Dと信号1Dとの差を取つて図示のような波
形をとり、第２相の電圧V2についても信号X2Dと
信号2Dの差を取つて図示の波形を呈する。出力
電圧V1，V2はモータ１０の入力端子に供給され、
図の電圧V12は電圧V1と電圧V2との差、すなわち
モータ１０の端子間電圧を示す。他の２相間につ
いても同様であり、入力信号e01，e02，e03を入力
させればモータ１０の入力端子にはデイザ信号
eD1，eD2，eD3と同一周期の三相交流電圧が与えら
れる。いま、入力信号e01を＋側に、入力信号e02
を−側にそれぞれ増加させると端子間電圧V12の
＋側のパルスの幅が増加し、−側のパルス幅が減
少する。このようにして、各デイザ信号eD1〜eD3
の振幅を2Tpff／Tc・ET以上として入力信号e01〜e03 をオフセツトすることにより、出力電圧の不感帯
の発生を解消することができる。
となり、すべてゼロとして第１相と第２相との２
相間について考察する。このときの基準信号eTと
第１相のデイザ信号eD1および第２相のデイザ信
号eD2の波形を図に上方に示す。各比較器C1，C2
にはデイザ信号eD1，eD2のみがそれぞれ入力さ
れ、それぞれ基準信号eTの値を上回つたとき信号
X1，X2を出力する。信号X1は直接オンデイレイ
回路DL1に、また反転器IN1を介して信号とし
てオンデイレイ回路DL2に入力されて、それぞれ
立上り時にオンデイレイ時間Tpffだけ遅れた信号
X10と信号1Dが出力され、ドライブ回路DR1，
DR2はそれぞれ信号X1Dと信号1Dを入力してベ
ース駆動信号を出力し、出力回路のトランジスタ
TR1とトランジスタTR2とをオンまたはオフとさ
せる。第２相についても同様で、トランジスタ
TR3とトランジスタTR4とがオンまたはオフとさ
れる。そこで、出力される第１相の電圧V1は信
号X1Dと信号1Dとの差を取つて図示のような波
形をとり、第２相の電圧V2についても信号X2Dと
信号2Dの差を取つて図示の波形を呈する。出力
電圧V1，V2はモータ１０の入力端子に供給され、
図の電圧V12は電圧V1と電圧V2との差、すなわち
モータ１０の端子間電圧を示す。他の２相間につ
いても同様であり、入力信号e01，e02，e03を入力
させればモータ１０の入力端子にはデイザ信号
eD1，eD2，eD3と同一周期の三相交流電圧が与えら
れる。いま、入力信号e01を＋側に、入力信号e02
を−側にそれぞれ増加させると端子間電圧V12の
＋側のパルスの幅が増加し、−側のパルス幅が減
少する。このようにして、各デイザ信号eD1〜eD3
の振幅を2Tpff／Tc・ET以上として入力信号e01〜e03 をオフセツトすることにより、出力電圧の不感帯
の発生を解消することができる。
［発明の効果］
以上説明したように本発明は、三相制御用の入
力信号のそれぞれに、所定の波形を有する三相方
形波のデイザ信号を重畳させることにより、出力
電圧のゼロ近傍に発生する不感帯を解消し、同時
にスイツチング損失の許すかぎりキヤリア周波数
を高くることができるので、電流の波形が著しく
改善されて正しい正弦波形が得られ、したがつ
て、駆動するサーボモータの回転を滑らかで静か
なものとすることができて負荷の振動を防ぎ、工
作精度を向上させることができると同時に、小型
軽量の三相ブリツジインバータを得ることができ
るという効果がある。
力信号のそれぞれに、所定の波形を有する三相方
形波のデイザ信号を重畳させることにより、出力
電圧のゼロ近傍に発生する不感帯を解消し、同時
にスイツチング損失の許すかぎりキヤリア周波数
を高くることができるので、電流の波形が著しく
改善されて正しい正弦波形が得られ、したがつ
て、駆動するサーボモータの回転を滑らかで静か
なものとすることができて負荷の振動を防ぎ、工
作精度を向上させることができると同時に、小型
軽量の三相ブリツジインバータを得ることができ
るという効果がある。
第１図は本発明の三相ブリツジインバータの
PWM制御方法の一実施例を用いるフリーホイー
ル方式の三相ブリツジインバータの構成例を示す
回路図、第２図は本実施例におけるデイザ信号の
波形と、動作を説明するための各信号のタイミン
グ図、第３図はフリーホイール方式のPWM制御
を行なう三相ブリツジインバータの従来例の構成
を示す回路図、第４図は第３図の従来例の入力信
号e01〜e03と基準信号eTとの波形と、各部の信号
のタイミング図、第５図は同従来例における不感
帯の発生を説明する各信号のタイミング図、第６
図は不感帯の限界値の説明図である。 ST1，ST2，ST3……設定器、A1，A2，A3…
…加算器、C1，C2，C3……比較器、IN1，IN2，
IN3……反転器、DL1，DL2，DL3，DL4，DL5，
DL6……オンデイレイ回路、DR1，DR2，DR3，
DR4，DR5，DR6……ドライブ回路、TR1，
TR2，TR3，TR4，TR5，TR6……トランジス
タ、D1，D2，D3，D4，D5，D6……フリーホイー
リングダイオード、１０……三相交流サーボモー
タ、eT……基準信号、e01，e02，e03……入力信
号、eD1，eD2，eD3……デイザ信号、X1，X2，X3，
Ｘ1，2，3、X1D，1D，X2D，2D，X3D，3
Ｄ……信号、V1，V2，V3……各相の電圧、Ｐ，Ｎ
……直流電圧、V12，V23，V31……各相間電圧、
Tpff……オンデイレイ時間、ET……基準信号eTの
波高値、TC……キヤリア周期。
PWM制御方法の一実施例を用いるフリーホイー
ル方式の三相ブリツジインバータの構成例を示す
回路図、第２図は本実施例におけるデイザ信号の
波形と、動作を説明するための各信号のタイミン
グ図、第３図はフリーホイール方式のPWM制御
を行なう三相ブリツジインバータの従来例の構成
を示す回路図、第４図は第３図の従来例の入力信
号e01〜e03と基準信号eTとの波形と、各部の信号
のタイミング図、第５図は同従来例における不感
帯の発生を説明する各信号のタイミング図、第６
図は不感帯の限界値の説明図である。 ST1，ST2，ST3……設定器、A1，A2，A3…
…加算器、C1，C2，C3……比較器、IN1，IN2，
IN3……反転器、DL1，DL2，DL3，DL4，DL5，
DL6……オンデイレイ回路、DR1，DR2，DR3，
DR4，DR5，DR6……ドライブ回路、TR1，
TR2，TR3，TR4，TR5，TR6……トランジス
タ、D1，D2，D3，D4，D5，D6……フリーホイー
リングダイオード、１０……三相交流サーボモー
タ、eT……基準信号、e01，e02，e03……入力信
号、eD1，eD2，eD3……デイザ信号、X1，X2，X3，
Ｘ1，2，3、X1D，1D，X2D，2D，X3D，3
Ｄ……信号、V1，V2，V3……各相の電圧、Ｐ，Ｎ
……直流電圧、V12，V23，V31……各相間電圧、
Tpff……オンデイレイ時間、ET……基準信号eTの
波高値、TC……キヤリア周期。
Claims (1)
- 【特許請求の範囲】 １ 三相制御用の入力信号それぞれの電圧値を三
相共通の対称三角波の基準信号の電圧値と比較し
て得られた制御信号により、それぞれ対応するア
ームのスイツチング要素をオンまたはオフとして
直流電圧を三相交流電圧に変換する三相ブリツジ
形インバータのPWM制御方法において、 前記入力信号のそれぞれに、互いに等しい所定
の振幅と互いに120°の位相差と前記基準信号の1/
３の周波数とを有し、かつ、基準信号に同期する
三相方形波のデイザ信号を重畳させることを特徴
とする三相ブリツジインバータのPWM制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027438A JPS58148673A (ja) | 1982-02-24 | 1982-02-24 | 三相ブリッジインバ−タのｐｗｍ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027438A JPS58148673A (ja) | 1982-02-24 | 1982-02-24 | 三相ブリッジインバ−タのｐｗｍ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148673A JPS58148673A (ja) | 1983-09-03 |
| JPH0437670B2 true JPH0437670B2 (ja) | 1992-06-22 |
Family
ID=12221109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027438A Granted JPS58148673A (ja) | 1982-02-24 | 1982-02-24 | 三相ブリッジインバ−タのｐｗｍ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148673A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2554328B2 (ja) * | 1987-03-24 | 1996-11-13 | 財団法人 半導体研究振興会 | パルス幅補正ｐｗｍ電力変換装置 |
| JP4660988B2 (ja) * | 2001-07-03 | 2011-03-30 | 日本精工株式会社 | 電動パワーステアリング装置の制御装置 |
| JP2018174660A (ja) * | 2017-03-31 | 2018-11-08 | オークマ株式会社 | 三相インバータ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5872375A (ja) * | 1981-10-26 | 1983-04-30 | Yaskawa Electric Mfg Co Ltd | 単相ｐｗｍモジユレ−タの制御方法 |
-
1982
- 1982-02-24 JP JP57027438A patent/JPS58148673A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5872375A (ja) * | 1981-10-26 | 1983-04-30 | Yaskawa Electric Mfg Co Ltd | 単相ｐｗｍモジユレ−タの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58148673A (ja) | 1983-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023417A (en) | Generalized discontinuous pulse width modulator | |
| EP0697763B1 (en) | Multi-coupled power converter and its controlling method | |
| Marchesoni | High-performance current control techniques for application to multilevel high-power voltage source inverters | |
| JP7074144B2 (ja) | 回転電機制御装置 | |
| US4748397A (en) | Control device for choppers parallel between a DC power source and a load for producing balanced chopper currents | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| JPS607476B2 (ja) | インバ−タ−交流機駆動装置の制御装置 | |
| WO2020058171A1 (en) | Multi-level inverter | |
| JPH0437670B2 (ja) | ||
| Bhattacharya et al. | Optimizing three phase current regulators for low inductance loads | |
| JP2821181B2 (ja) | インバータ装置 | |
| JPS6036711B2 (ja) | インバ−タ装置 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JP3815034B2 (ja) | 共振形インバータ装置 | |
| JP7466787B2 (ja) | 電力変換装置 | |
| JP3217578B2 (ja) | 中性点電位固定形インバータ装置 | |
| JPH0767351A (ja) | Ｎｐｃインバータの制御装置 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JPH09163755A (ja) | 電力変換装置の制御装置 | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 | |
| JP2006014532A (ja) | ３レベル電力変換装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP6575865B2 (ja) | ３レベルインバータの制御方法及び制御装置 |