JPH0437555B2 - - Google Patents

Info

Publication number
JPH0437555B2
JPH0437555B2 JP62205343A JP20534387A JPH0437555B2 JP H0437555 B2 JPH0437555 B2 JP H0437555B2 JP 62205343 A JP62205343 A JP 62205343A JP 20534387 A JP20534387 A JP 20534387A JP H0437555 B2 JPH0437555 B2 JP H0437555B2
Authority
JP
Japan
Prior art keywords
circuit board
pin
electrical
substrate
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62205343A
Other languages
English (en)
Other versions
JPS63138677A (ja
Inventor
Patoritsuku Shinpuson Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63138677A publication Critical patent/JPS63138677A/ja
Publication of JPH0437555B2 publication Critical patent/JPH0437555B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は電気的組立体に係り、更に具体的に云
えば、電子的構成素子をプリント回路板の表面に
装着する際に用いられる。歪み緩和機構を有する
電気的組立体に係る。
Ｂ 従来技術 電子的回路及びパツケージングの分野において
は、例えばコンピユータ産業において用いられる
如き電子的構成素子又は装置に用いるために、よ
り高密度に実装された回路を開発する必要があつ
た。特に、半導体装置は集積技術の分野における
技術革新の主題であつた。所与のスペースにより
多くの回路を配置させるために、高度な電子的回
路を比較的小さなパツケージに設ける最良の方法
の１つは、１つ又はそれ以上の複雑な集積回路チ
ツプをプリント回路板に結合又は近接させて配置
することであつた。
チツプを例えばはんだにより直接回路板に接合
する方法はしばしば好ましくない結果を生じるこ
とが解つた。或る動作状況においては、接合部が
その関係するチツプ又は回路板よりも早く故障す
る。従つて、１つの解決方法は、集積回路チツプ
を基板に装着し、その基板をプリント回路板の表
面に装着することである。
そのための１つの方法は金属化されたセラミツ
ク基板を用いており、例えば米国特許第3921285
号明細書は、硬いシリコン集積回路チツプを取付
けられた硬い平坦なセラミツク・チツプ・キヤリ
アを用いている。
或る状況においては、プリント回路板の両面を
用いてプリント回路板の表面の大きさを節約する
ために、又謂ゆる貫通孔中のピンに関連する電気
的及び機械的問題を減少させるために、構成素子
を回路板の表面に装着することが有利であること
が解つた。
ジユアル・イン−ライン・パツケージ（DIP）
は、従来、プリント回路板の表面に装着されてい
る。一般的には、それらの装置は矩形であり、２
つの長い縁端部の各々に取付けられた１列の導電
性リード線を有している。回路の量及び複雑さ
は、それらの平行な２列のリード線に適合する範
囲に限定されることは勿論である。
周辺部全体に接続体を装着された装置は、DIP
の場合よりも多くの接続体を用いることができる
ことは勿論である。同様に、２次元配列体のパタ
ーンの接続体を有する高密度集積回路チツプの如
き、より高度の電子的構成素子は、周辺部にリー
ド線を有する構造体の場合よりも更に多くの回路
接続体を同じスペースに形成することができると
いう利点を有する。
リード線又はピンは２つの機能を果たさねばば
ならず、即ち、セラミツク基板を経てチツプと回
路板との間に機械的な物理的接続を設け、又チツ
プ上の回路が回路板の表面上又は回路板内の導電
路とコミユニケートできるように電気的接続を設
けねばならない。
配列体を有する基板が直接プリント回路板に装
着される場合には、１つの問題が生じる。基板自
体は比較的硬く、非可撓性であるが、プリント回
路板を成す材料と装着される基板を成す材料との
間で熱膨張率が異なり、それらの間に歪みが生じ
る。例えば、温度変化にさらされると、エポキシ
のプリント回路板は、基板を形成するために用い
られるセラミツクの速度の５倍の速度で膨張しよ
うとする。更に、プリント回路板のたわみ並びに
機械的振動、衝撃、及びトルクの如き他の応力も
生じて、歪みを生ぜしめることがある。
電子的製品の全寿命に亘つて生じがちである前
述の応力の性質上、基板が装着されている回路板
に関する基板の移動はＸ及びＹ方向（即ち、プリ
ント回路板の平面に沿つた方向）又はＺ方向（即
ち、上記平面に垂直な方向）に生じることがあ
る。そのような移動は、適当な歪み緩和機構がな
ければ、表面装着技術において許容されない。
歪み緩和機構の形状は、弾性率を越えずに、構
造体の両端の相対的移動を得る場合に、極めて重
要である。例えば、自動車のスプリングの螺旋構
造は、比較的小さなスペースにおいてそのような
衝撃吸収機能を達成する。本発明による電子的パ
ツケージングの場合には、短絡回路の生じ易さを
減少させ且つＺ軸に沿つて移動を生ぜしめる（即
ち、妥当な長さの範囲内で縦方向のコンプライア
ンスを生ぜしめる）ために、以下に詳述する本発
明に従つて、歪みを緩和するために充分な長さの
ピンを折り曲げることができる。しかし、螺旋形
の巻線は製造が難しく、又電気的な欠点を有す
る。
以上において暗示された寸法的制乱、即ちプリ
ント回路板の表面からの高さに関する制約は、謂
ゆる装置を装着された回路板をラツク又はケージ
中に容易に装填させるための他のパツケージング
条件によつて生じることが多い。装置を装着され
た１つの回路板と他の回路板との間又は装置を装
着された回路板とケージの壁面との間のスペース
は、回路板の厚さに制限を加えることがある。従
つて、たわみ、トルク、熱膨張等により生じる歪
みを許容するが、大きなスペースを要しない表面
装着技術又は装置が必要とされている。
IBM Technical Dusclosure Bulletin、第15
巻、第１号、第307頁（1972年６月）におけるW.
R.DeBoskeyによる。“Directly Attached
Integrated Circuit Lead Frame”と題する論文
は、はんだ再溶融（solder−reflow）接合部によ
り直接集積回路チツプに取付けられたリード・フ
レームを開示している。そのような機構はチツプ
とリード・フレームとの間の熱的不適合効果を最
小限にし又は除く。しかし、その開示された装置
においては、熱的効果が除かれ且つ電気的接続が
設けられるが、機械的接続は何ら形成さないよう
に、チツプがフレームのハウジングに固定されて
る。
IBM Technical Disclosure Bulletin、第26
巻、第3B号、第1548頁（1983年８月）における
H.Andres等による、“Cooling System For
Semiconductor Modules”と題する論文は、半
導体チツプがはんだボールによりはんだ付けされ
たセラミツク基板を開示している。チツプのはん
だボールを基板表面上のパツドに接続するため
に、弾性のピン又はワイヤが用いられている。こ
の場合も、チツプ自体がフレーム構造体に接続さ
れている。弾性のピンによつて、機械的接続は何
ら形成されない。
IBM Technical Disclosure Bulletin、第277、
第８号、第4855頁（1985年１月）における、K.
Hinrichsmeyer等による、“Solder−Filled
Elastomeric Spacer”と題する論文は、半導体
材料の熱膨張率と異なる熱膨張率を有する基板へ
の半導体チツプのはんだ付けを可能にする、はん
だを充填されたエラストマ・スペーサを開示して
いる。はんだの列は、異なる熱膨張率から生じる
機械的張力を調整する。はんだの柔軟性
（ductility）即ち可塑性変形現象がその構造体の
張力を緩和させる。
IBM Technical Disclosure Bulletin、第21
巻、第９号、第3724頁（1979年２月）おける、L.
Baffaroによる、“Pin Structure For Heatless
Replacement of Pin−Type Modules”と題す
る論文は、修理又は設計変更のために熱を用いず
にモジユールを置換えることを可能にする、モジ
ユール及びプリント回路板とともに用いられるピ
ン構造体を開示している。その構造体の目的は、
チツプを置換える簡単な方法を提供することであ
る。それらの接続ピンの形状は実際には再使用の
ための余分の導体を提供する。そのピンは、チツ
プの上面においてそのピン自体の上に戻るように
形成されており、従つて必要なときに加熱せず又
プリント回路板からピンを除かずにピンを切断及
び置換えることができる。
米国特許第4396935号明細書は、チツプの如き
平坦な回路素子のための集積回路パツケージ及び
そのようなパツケージを受取るための電気的接続
体を開示している。その電気的接続体は円筒形の
中空のソケツトである。その円筒形の内壁は、集
積回路パツケージの対応する導体に接触するため
に円形に配置された弾性のピン状接続体を含む。
通常、そのようなピンの構造は、１つ又は１群の
接点が他の１つ又は１群の接点を拭う拭い接触を
形成するために用いられる。通常、固定した接続
は、そのような接続体装置とは関連付けられな
い。
Ｃ 発明が解決しようとする問題点 本発明の目的は、集積回路チツプを２次元のマ
トリツクス又は配列体を有する基板によつてプリ
ント回路板の表面に装着するために用いることが
できる電気的組立体であつて、上記チツプと上記
プリント回路板の表面との間に接続を形成する複
数の電気的導体を含み、上記基板が力を受けて該
基板の装着されている上記プリント回路板の表面
に関して移動しても該表面との間に電気的及び機
械的接続を維持し続けるために歪みに耐えるよう
に適合され、且つ電気的、機械的、及び寸法的条
件を調整するために高さが制限されている。歪み
緩和機構を有する電気的組立体を提供することで
ある。
Ｄ 問題点を解決するための手段 本発明は、複数の電気的導体が固定されている
集積回路パツケージを有する電気的組立体を提供
する。それらの電気的導体は機械的及び電気的接
続を形成する。各電気的導体は、一方の端部に基
部を有し、他方の端部に先端部を有している。各
導体の基部は、集積回路パツケージに取付けられ
て、固定された電気的及び機械的接続を形成して
いる。各導体の先端部は、所定の位置において表
面に接続されるように適合されている。各導体
は、先端部が表面に接続されたときに歪みが緩和
されるように、基部と先端部との間に少なくとも
２つの湾曲部を有している。
Ｅ 実施例 第１図において、非導電性であるエポキシ及び
ガラス又は同様な材料から形成された、全体的に
平坦な回路板１０が示されている。回路板１０に
は、銅又は同様な導電性材料の回路板１１が埋設
されている。回路板の上面１２は、回路板１０に
電気的及び機械的接続を形成する導電性パツド１
３のパターンを有している。そのようなパツド１
３を形成するためには、銅が最も一般的に用いら
れているが、他の材料も用いられる。
回路板１０の上方に集積回路パツケージ１４が
配置されている。パツケージ１４はキヤツプ１４
ａを有し、キヤツプ４ａの下方端部１５は回路板
１０の上面１２に実質的に平行である。パツケー
ジ１４内には、本実施例においてはセラミツクよ
り成る基板１６が配置されている。基板１６は、
一般的には、約1.6乃至約58.1cm2の範囲の表面積
を有する矩形である。パツケージのキヤツプ１４
ａの下方端部１５は、基板１６よりも下方に延び
ていなくてもよく、又存在していなくてもよい。
基板１６上には、集積回路チツプ又は同様な電子
的構成素子或は装置１８がはんだ又は他の適当な
手段により装着されている。本発明とともに任意
の適当な装置を用いることができ、必ずしも電気
的構成素子に限定されない。例えば、歪みを緩和
する必要のある光学装置にも本発明を利用するこ
とができる。
本実施例においては、基板１６は該基板１６を
貫通する複数の開孔２０を有する。それらの開孔
２０の最も便利な従来の形状は円形であるが、三
角形、矩形、及び多角形の如き他の形状を用いる
こともできる。それらの開孔２０はピン開孔と呼
ばれる。
基板１６のピン開孔を貫通して、比較的細いピ
ン２２が延びている。本実施例においては、ピン
２２は約0.25乃至約0.5mmの範囲の直径を有して
いる。ピン２２は、銅の如き導電性材料で形成さ
れている。それらのピン２２の任意の１つの断面
は一般的には円形であるが、ピン開孔２０の形状
と調和するために、多角形又は平坦な条件の如き
他の断面形状を用いることもできる。
ピン２２は、基板１６の上面１６ａにおける頭
部２３から、ピン開孔２０を貫通して基板１６の
下面１６ｂに達し、更に集積回路パツケージ１４
の下面１５を経て延びている。基板１６の下面１
６ｂから回路板１０の上面１２迄の距離が文字Ｈ
で示されている。寸法Ｈは通常約2.0乃至2.8mmで
ある。集積回路パツケージ１４を越えて延びてい
る各ピン２２の部分は基部と呼ばれ、参照番号２
４で示されている。ピン２２は、膝部２９を形成
するように、参照番号２６により示されている位
置で曲げられそして同一平面において参照番号２
８により示されている位置で元に戻される。それ
から、先端部３２と呼ばれる。各ピン２２の最下
部が基板１６及び回路板１０の平面に実質的に垂
直になりそして基部２４の真下にそれと同軸にな
るように、各ピンの最下部も同一平面において参
照番号３０により示されている位置で再び曲げら
れる。従つて、個々のピン２２のすべての湾曲部
は同一平面にあり、その平面は回路板１０の平面
に対して実質的に垂直である。
ピン２２の先端部３２は、本実施例において
は、はんだ、ボンデイング、又は同種の技術によ
り回路板１０に固定して取付けられる。各ピン２
２の膝部２９は所定の平面に沿つて形成される。
回路板１０の平面に垂直であるすべてのそのよう
な平面の数及び整合は、所望の構成に適合するよ
うに配置することができる。任意のピン２２の膝
部２９を、隣接するピン２２の膝部２９により形
成された開孔の近傍に入り込ませることができ
る。しかし、実際には、そのように入り込ませる
必要のない場合（即ち、ピン２２相互間の距離が
膝部２９の長さよりも大きい場合）の方が、製造
技術が簡単である。
第２図は、矩形のセラミツク基板１６上に配置
された集積回路チツプを示している。矩形及び正
方形の基板が最も一般的であるが、他の幾何学的
形状も用いられる。基板１６は複数のピン開孔２
０を有し、各ピン開孔２０をピン２２が貫通して
いる。ピン開孔２０は、本実施例においては、基
板１６の周辺部に沿つて又は境界内に１つ又はそ
れ以上の行に配置されている。本発明に従つて、
任意の適当な構造のピン開孔２０を用いることが
でき、後に説明する第４図にもう１つの構造のピ
ン開孔が示されている。
基板１６はピン２２によつてプリント回路板１
０に装着されており、該回路板上又は該回路板内
には銅の如き導電材を含む複数の回路線１１が配
置されている。図を簡単にするために第２図には
示されていないが、実際には回路線１１の数をピ
ン２２の数に近づけることができる。ピン２２の
少なくとも幾つかが、適当なボンデイング又は同
様な取付技術によつて回路線１１に固定して取付
けられる。
第３ａ図は、相互間にピンを有する回路板１０
と基板１６との間の相対的移動を跨して示してい
る概略的断面図である。この図には、それらの位
置に従つて種々の中間的変形状態にある複数のピ
ン２２を代表する３つのピン２２だけが示されて
いる。動作において、最も左側のピン２２は、回
路板１０に対する力F1の作用によつて引延ばさ
れている。基板１６に関する回路板１０の変形
は、ピンの湾曲部２６及び３０並びに膝部２９の
半径の一時的変化によつて調整され、ピンと回路
板との接続部即ちパツド１３が破壊される危険が
防がれ又は最小限に留められる。同様に、最も右
側のピン２２は、回路板１０に体する力F2の作
用によつて圧縮されている。ピンの湾曲部２６及
び３０並びに膝部２９の形状はそのような圧縮力
を調整する。
第３ｂ図は、相互間にピン２２を有する回路板
１０と基板１６との間のもう１つの相対的移動を
跨張して示している概略的断面図である。この図
には、それらの位置に従つて種々の中間的変形状
態にある複数のピン２２を代表する３つのピンだ
けが示されている。動作において、ピン２２は、
基板１６の平面に沿つた方向に回路板１０に加え
られた力F3の作用によつて変形されている。こ
の図では、力F3は１方向だけから示されている
が、ピン２２は基板１６の平面に沿つた如何なる
方向からでもそのような横方向の力を調整するよ
うに適合されている。基板１６に関する回路板１
０の移動は、ピンの形状の一時的変化によつて調
整され、ピンと回路板との接続部即ちパツド１３
が破壊される危険が防がれ又は最小限に留められ
る。湾曲部２６及び３０並びに膝部２９を含むピ
ン全体の長さがそのような横方向の移動を調整す
る。
又、Ｘ方向、Ｙ方向、Ｚ方向、又はねじれの相
対的変位を生じる力F1，F2（第３ａ図）、及びF3
（第３ｂ図）の如何なる組合せも、本発明によつ
て調整できることを理解されたい。
第４図は、本発明のもう１つの実施例による集
積回路パツケージを示す斜視図である。チツプ５
０がセラミツク基板５２上に配置されている。基
板５２は平坦であり、円形であるが、任意の他の
形状を用いることもできる。ピン開孔５４が基板
５２の周辺部の内側に複数の行に設けられてい
る。各ピン開孔５４を貫通して、ピン５６が延び
ている。基板５２は、回路線５７が配置されてい
るプリント回路板５５上に配置されている。
放射状構造において、各行即ちトラツク５８及
び５９のピン５６の膝部５６ａを続くトラツクに
おけるピン５６の膝部５６ａと整合させることが
できる。従つて、内方のトラツク５８におけるピ
ン５６の膝部５６ａを、外方のトラツク５９おけ
るピン５６の膝部５６ａにより形成された各々の
開孔内に嵌るように適合させることができる。こ
のように、任意の内側のトラツクにおけるピンの
膝部を、隣接する外側のトラツクの膝部により形
成された開孔に入り込ませることができる。しか
し、製造上の問題があれば、ピン５６を入り込ま
せる必要はない。任意の妥当な幾何学的構造を本
発明による膝部を有するピンに用いることができ
る。
第５図は、本発明の更に他の実施例を示してい
る。カーブした回路板６０が複数のピン６２のた
めのベースを成しており、それらのピン６２はカ
ーブした基板６４に取付けられている。集積回路
チツプ６６は、当技術分野において周知である、
はんだ、ボンデイング、又は他の従来の固定的取
付手段によつて固定して取付けられている。この
パツケージング構造体は、回路板６０及び基板６
４をそれらの初めの形状で示している。基板６４
の曲率は、基板６４及び回路板６０のカーブした
平面が相互に実質的に平行であるように、回路板
６０の曲率と一致している。しかし、基板６４の
曲率が回路板６０の曲率に対応している必要はな
く、動作においては、張力及び応力によつて、必
ずしもすべての位置では正確に対応しない。この
ように動的であり、時には不安定でもある状況に
おいて、本発明は極めて効果的に用いられる。
Ｆ 発明の効果 本発明によれば、集積回路チツプを２次元のマ
トリツクス又は配列体を有する基板によつてプリ
ント回路板の表面に装着するために用いることが
できる電気的組立体であつて、上記チツプと上記
プリント回路板の表面との間に接続を形成する複
数の電気的導体を含み、上記基板が力を受けて該
基板の装着されている上記プリント回路板の表面
に関して移動しても該表面との間に電気的及び機
械的接続を維持し続けるために歪み耐えるように
適合され、且つ電気的、機械的、及び寸法的条件
を調整するために高さが制限されている、歪み緩
和機構を有する電気的組立体が得られる。
【図面の簡単な説明】
第１図は本発明による歪み緩和機構を有する電
気的組立体を拡大して示す縦断面図、第２図は本
発明による歪み緩和機構によつて基板が装着され
ているプリント回路板を拡大して示す斜視図、第
３ａ図及び第３ｂ図はプリント回路板に対し力が
加えられている本発明による電気的組立体を示す
概略図、第４図は本発明のもう１つの実施例にお
ける電気的導体のパターンを示す斜視図、第５図
は平坦でない表面が用いられている本発明の更に
他の実施例を示す概略図である。 １０，５５，６０……プリント回路板、１１，
５７……回路線、１３……導電性パツド、１４…
…集積回路パツケージ、１４ａ……キヤツプ、１
６，５２，６４……基板、１８、５０，６６……
集積回路チツプ、２０，５４……ピン開孔（貫通
孔）、２２，５６，６２……ピン、２３……ピン
の頭部、２４……ピンの基部、２６，３０……ピ
ンの湾曲部、２９，５６ａ……ピンの膝部、３２
……ピンの先端部、５８，５９……ピンのトラツ
ク。

Claims (1)

  1. 【特許請求の範囲】 １ 互いにほぼ平行に離隔して配設されるプリン
    ト回路板及び集積回路パツケージと、 上記プリント回路板及び集積回路パツケージの
    両者間に電気的接続を与えるため両者間に互いに
    ほぼ平行に配設され、且つ両者に各々の両端付近
    で固着される複数本の電気的導体とよりなる電気
    的組立体において、 各々の電気的導体は、その断面がほぼ円形であ
    り、上記両者に固着される両端付近の導体部分が
    ほぼ一直線の軸上にあり、且つ上記固着される両
    端間に湾曲した導体部分を有するとともに、 上記両者間における上記軸方向の力及び該軸方
    向と直角な少なくとも２方向の力からなる少なく
    とも３方向の力による歪みを上記湾曲した導体部
    分を有する電気的導体で緩和するよう上記両者は
    上記複数本の電気的導体のみで機械的に結合され
    ることを特徴とする電気的組立体。
JP62205343A 1986-11-24 1987-08-20 電気的組立体 Granted JPS63138677A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US934297 1986-11-24
US06/934,297 US4764848A (en) 1986-11-24 1986-11-24 Surface mounted array strain relief device

Publications (2)

Publication Number Publication Date
JPS63138677A JPS63138677A (ja) 1988-06-10
JPH0437555B2 true JPH0437555B2 (ja) 1992-06-19

Family

ID=25465318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62205343A Granted JPS63138677A (ja) 1986-11-24 1987-08-20 電気的組立体

Country Status (4)

Country Link
US (1) US4764848A (ja)
EP (1) EP0268953B1 (ja)
JP (1) JPS63138677A (ja)
DE (1) DE3789938T2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
GB8706610D0 (en) * 1987-03-19 1987-04-23 Smith Ind Plc Electrical components
FI89842C (fi) * 1989-04-12 1993-11-25 Nokia Mobira Oy Fjaedrande kontaktdon foer radiofrekventa signaler
FI84948C (fi) * 1989-04-12 1992-02-10 Nokia Mobira Oy Ytkontaktdon foer radiofrekventa signaler.
JPH088131B2 (ja) * 1989-08-25 1996-01-29 矢崎総業株式会社 可撓端子付フィルタコネクタ
JPH03124010A (ja) * 1989-10-08 1991-05-27 Murata Mfg Co Ltd 電子部品の端子
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
US5274099A (en) * 1989-12-20 1993-12-28 Aktiebolaget Hassle Therapeutically active fluoro substituted benzimidazoles
US5211565A (en) * 1990-11-27 1993-05-18 Cray Research, Inc. High density interconnect apparatus
DE4119741C1 (ja) * 1991-06-15 1992-11-12 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
US5237743A (en) * 1992-06-19 1993-08-24 International Business Machines Corporation Method of forming a conductive end portion on a flexible circuit member
US5248262A (en) * 1992-06-19 1993-09-28 International Business Machines Corporation High density connector
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JP2739031B2 (ja) * 1992-12-08 1998-04-08 三菱電機株式会社 半導体装置用ソケット
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US6023103A (en) * 1994-11-15 2000-02-08 Formfactor, Inc. Chip-scale carrier for semiconductor devices including mounted spring contacts
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
KR100408948B1 (ko) * 1994-11-15 2004-04-03 폼팩터, 인크. 전자부품을 회로기판에 장착하는 방법
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5608966A (en) * 1994-12-14 1997-03-11 International Business Machines Corporation Process for manufacture of spring contact elements and assembly thereof
US5611696A (en) * 1994-12-14 1997-03-18 International Business Machines Corporation High density and high current capacity pad-to-pad connector comprising of spring connector elements (SCE)
US5537738A (en) * 1995-02-10 1996-07-23 Micron Display Technology Inc. Methods of mechanical and electrical substrate connection
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US6215196B1 (en) * 1997-06-30 2001-04-10 Formfactor, Inc. Electronic component with terminals and spring contact elements extending from areas which are remote from the terminals
US6724203B1 (en) 1997-10-30 2004-04-20 International Business Machines Corporation Full wafer test configuration using memory metals
GB2342509A (en) * 1998-10-05 2000-04-12 Standex Int Corp Surface mount reed switch having transverse feet formed from leads
JP4579361B2 (ja) * 1999-09-24 2010-11-10 軍生 木本 接触子組立体
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US20030070836A1 (en) * 2001-10-12 2003-04-17 Quint David W. PGA chip package and process for same
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package
DE102004021991B4 (de) * 2004-05-03 2006-06-14 Miele & Cie. Kg Elektronikgehäuse mit Steuerplatine für ein Haushaltgerät
US20060197232A1 (en) * 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
JP4988363B2 (ja) * 2007-01-24 2012-08-01 日立オートモティブシステムズ株式会社 トルクセンサ
EP2385910B2 (en) * 2009-01-06 2023-03-15 Johnson Controls Technology Company Headliner with integral wire harness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511707B2 (ja) * 1972-04-15 1980-03-27
JPS6188471A (ja) * 1984-10-05 1986-05-06 松下電器産業株式会社 コネクタ−

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3368114A (en) * 1965-07-06 1968-02-06 Radiation Inc Microelectronic circuit packages with improved connection structure
US3517438A (en) * 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3877064A (en) * 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
US3904262A (en) * 1974-09-27 1975-09-09 John M Cutchaw Connector for leadless integrated circuit packages
US3984166A (en) * 1975-05-07 1976-10-05 Burroughs Corporation Semiconductor device package having lead frame structure with integral spring contacts
US4155615A (en) * 1978-01-24 1979-05-22 Amp Incorporated Multi-contact connector for ceramic substrate packages and the like
JPS5511707U (ja) * 1978-07-10 1980-01-25
US4272140A (en) * 1979-12-19 1981-06-09 Gte Automatic Electric Laboratories Incorporated Arrangement for mounting dual-in-line packaged integrated circuits to thick/thin film circuits
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system
US4553192A (en) * 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4634199A (en) * 1985-01-22 1987-01-06 Itt Corporation Connector assembly for making multiple connections in a thin space
JPS6273650A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 電気部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511707B2 (ja) * 1972-04-15 1980-03-27
JPS6188471A (ja) * 1984-10-05 1986-05-06 松下電器産業株式会社 コネクタ−

Also Published As

Publication number Publication date
US4764848A (en) 1988-08-16
DE3789938T2 (de) 1994-12-01
JPS63138677A (ja) 1988-06-10
EP0268953B1 (en) 1994-06-01
EP0268953A3 (en) 1990-03-14
EP0268953A2 (en) 1988-06-01
DE3789938D1 (de) 1994-07-07

Similar Documents

Publication Publication Date Title
JPH0437555B2 (ja)
US5210939A (en) Lead grid array integrated circuit
US5367435A (en) Electronic package structure and method of making same
US5491597A (en) Gimbal flexure and electrical interconnect assembly
US8232632B2 (en) Composite contact for fine pitch electrical interconnect assembly
JP4658772B2 (ja) 集積回路パッケージを製造する方法
KR970011620B1 (ko) 집적회로 칩 캐리어
US6224396B1 (en) Compliant, surface-mountable interposer
US6086386A (en) Flexible connectors for microelectronic elements
US4827611A (en) Compliant S-leads for chip carriers
JP4703942B2 (ja) ランド・グリッド・アレイ・コネクタのためのキャリア
US6663399B2 (en) Surface mount attachable land grid array connector and method of forming same
JP3162677B2 (ja) 多点導電シート
US5610436A (en) Surface mount device with compensation for thermal expansion effects
JP4528245B2 (ja) 集積回路パッケージ
JP2010040253A (ja) コネクタ及び該コネクタを備えた電子部品
JP4528246B2 (ja) マルチチップ集積回路パッケージ
JP2006080556A5 (ja)
JP4988132B2 (ja) 低コストかつ高信頼性適用のための高信頼性インタポーザ
US6339534B1 (en) Compliant leads for area array surface mounted components
US6200141B1 (en) Land grid array connector
US20040127072A1 (en) Connector efficiently forming a standoff region
JP2811295B2 (ja) 垂直型プローブカード
US6459592B1 (en) Circuit assembly including VLSI package
US10985480B2 (en) Transformation connector