JPH04369931A - 符号信号分配装置 - Google Patents
符号信号分配装置Info
- Publication number
- JPH04369931A JPH04369931A JP14719091A JP14719091A JPH04369931A JP H04369931 A JPH04369931 A JP H04369931A JP 14719091 A JP14719091 A JP 14719091A JP 14719091 A JP14719091 A JP 14719091A JP H04369931 A JPH04369931 A JP H04369931A
- Authority
- JP
- Japan
- Prior art keywords
- code signal
- cmi
- circuit
- output
- limiter amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009826 distribution Methods 0.000 claims abstract description 68
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011181 container closure integrity test Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、冗長構成の符号信号伝
送装置において、１つの符号信号を動作側と待機側とに
分配する符号信号分配装置に関する。
送装置において、１つの符号信号を動作側と待機側とに
分配する符号信号分配装置に関する。
【０００２】
【従来の技術】通信システムでは、装置や回線の障害に
備えて冗長構成とする部分がある。この冗長構成では、
予備の装置や回線を設け、障害発生時には瞬時に予備の
装置や回線に切り替えるようになっている。
備えて冗長構成とする部分がある。この冗長構成では、
予備の装置や回線を設け、障害発生時には瞬時に予備の
装置や回線に切り替えるようになっている。
【０００３】この冗長構成のためには、信号を２つに分
配する必要がある。例えばディジタル同期端局装置等、
伝送符号の一つであるＣＭＩ（コーデッド・マーク・イ
ンバージョン）符号信号を伝送する符号信号伝送装置に
おいて、このＣＭＩ符号信号を動作側と待機側とに分配
する場合、従来は図４に示すようなＣＭＩ符号信号分配
装置を用いていた。
配する必要がある。例えばディジタル同期端局装置等、
伝送符号の一つであるＣＭＩ（コーデッド・マーク・イ
ンバージョン）符号信号を伝送する符号信号伝送装置に
おいて、このＣＭＩ符号信号を動作側と待機側とに分配
する場合、従来は図４に示すようなＣＭＩ符号信号分配
装置を用いていた。
【０００４】この従来のＣＭＩ符号信号分配装置は、Ｃ
ＭＩ符号信号を２つに分配するハイブリッドトランス３
３と、このハイブリッドトランス３３と入力端子３１、
動作側出力端子３４および待機側出力端子３５の間にそ
れぞれ設けられた抵抗減衰器３２とを備えている。抵抗
減衰器３２は、ＣＭＩ符号信号分配装置に接続される入
出力装置とのインピーダンス整合をとるためのものであ
る。このように従来は、アナログ的にＣＭＩ符号信号を
分配していた。
ＭＩ符号信号を２つに分配するハイブリッドトランス３
３と、このハイブリッドトランス３３と入力端子３１、
動作側出力端子３４および待機側出力端子３５の間にそ
れぞれ設けられた抵抗減衰器３２とを備えている。抵抗
減衰器３２は、ＣＭＩ符号信号分配装置に接続される入
出力装置とのインピーダンス整合をとるためのものであ
る。このように従来は、アナログ的にＣＭＩ符号信号を
分配していた。
【０００５】
【発明が解決しようとする課題】ところが、図４に示す
従来のＣＭＩ符号信号分配装置は、分配用トランス３３
の定損（理論値３ｄＢ）と抵抗減衰器３２の定損という
損失成分しか有しない。そのため、ＣＭＩ符号信号分配
装置の入力端子３１に、例えば国際電信電話諮問委員会
（以下、ＣＣＩＴＴと記す。）で規定した１２０ｍの同
軸ケーブル（定損が１４０ＭＨｚで１２ｄＢ）が接続さ
れると、ＣＭＩ符号信号分配装置の出力端子３４、３５
に接続される装置の方で、ＣＭＩ符号信号分配装置の損
失と同軸ケーブルの損失を等化増幅器で補償しなければ
ならないという問題点があった。
従来のＣＭＩ符号信号分配装置は、分配用トランス３３
の定損（理論値３ｄＢ）と抵抗減衰器３２の定損という
損失成分しか有しない。そのため、ＣＭＩ符号信号分配
装置の入力端子３１に、例えば国際電信電話諮問委員会
（以下、ＣＣＩＴＴと記す。）で規定した１２０ｍの同
軸ケーブル（定損が１４０ＭＨｚで１２ｄＢ）が接続さ
れると、ＣＭＩ符号信号分配装置の出力端子３４、３５
に接続される装置の方で、ＣＭＩ符号信号分配装置の損
失と同軸ケーブルの損失を等化増幅器で補償しなければ
ならないという問題点があった。
【０００６】また、従来は、ＣＭＩ符号信号分配装置の
出力端子３４、３５に接続される装置の方で、レベルの
小さなＣＭＩ符号信号を大きな利得を持つ等化増幅器で
増幅するため、ＣＭＩ符号信号のＳ／Ｎが悪くなり、Ｃ
ＭＩ符号信号からクロック信号を抽出しようとした場合
、ジッタ成分の多いクロック信号となり、最悪の場合は
クロック信号を抽出できなくなるという問題点があった
。
出力端子３４、３５に接続される装置の方で、レベルの
小さなＣＭＩ符号信号を大きな利得を持つ等化増幅器で
増幅するため、ＣＭＩ符号信号のＳ／Ｎが悪くなり、Ｃ
ＭＩ符号信号からクロック信号を抽出しようとした場合
、ジッタ成分の多いクロック信号となり、最悪の場合は
クロック信号を抽出できなくなるという問題点があった
。
【０００７】さらに、従来は、ＣＭＩ符号信号分配装置
の出力端子３４、３５に接続される装置の方で、レベル
の小さなＣＭＩ符号信号を大きな利得を持つ等化増幅器
で増幅するようにしているため、この出力端子３４、３
５に接続される装置に、ＣＭＩ符号信号分配装置を介さ
ずに直接ＣＣＩＴＴの規格にあったＣＭＩ符号信号を入
力した場合、等化増幅器が過負荷になってしまうという
問題点があった。
の出力端子３４、３５に接続される装置の方で、レベル
の小さなＣＭＩ符号信号を大きな利得を持つ等化増幅器
で増幅するようにしているため、この出力端子３４、３
５に接続される装置に、ＣＭＩ符号信号分配装置を介さ
ずに直接ＣＣＩＴＴの規格にあったＣＭＩ符号信号を入
力した場合、等化増幅器が過負荷になってしまうという
問題点があった。
【０００８】また、ＣＭＩ符号信号分配装置の出力端子
３４、３５に接続される装置が、ＮＲＺ（ノン・リター
ン・トゥ・ゼロ）符号信号等の他の符号信号を扱う装置
の場合、従来は各装置ごとに、ＣＭＩ符号信号入力用の
入力インタフェース回路が必要になるという問題点があ
った。
３４、３５に接続される装置が、ＮＲＺ（ノン・リター
ン・トゥ・ゼロ）符号信号等の他の符号信号を扱う装置
の場合、従来は各装置ごとに、ＣＭＩ符号信号入力用の
入力インタフェース回路が必要になるという問題点があ
った。
【０００９】そこで本発明の目的は、分配した符号信号
を入力する装置に対して、この装置に適合した符号信号
を供給することのできる符号信号分配装置を提供するこ
とにある。
を入力する装置に対して、この装置に適合した符号信号
を供給することのできる符号信号分配装置を提供するこ
とにある。
【００１０】請求項１記載の発明の符号信号分配装置は
、ケーブルを介して符号信号出力装置に接続される１つ
の入力端子と、この入力端子に接続され、符号信号出力
装置とのインピーダンス整合をとる抵抗減衰器と、この
抵抗減衰器の出力を入力し、ケーブルの周波数特性を補
正する等化フィルタと、抵抗減衰器および等化フィルタ
の損失を補償し、符号信号の振幅を所定のレベルに戻す
リミッタ増幅器と、このリミッタ増幅器から出力される
符号信号に同期したクロックを生成するクロック生成回
路と、リミッタ増幅器から出力される符号信号を、クロ
ック生成回路で生成されるクロックを用いてディジタル
信号状態で複数に分配する信号分配回路と、この信号分
配回路で分配された符号信号を、この符号信号を入力す
る装置に適合したレベルに変換する複数のレベル変換回
路と、この複数のレベル変換回路からの符号信号を出力
するための複数の出力端子とを備えたものである。
、ケーブルを介して符号信号出力装置に接続される１つ
の入力端子と、この入力端子に接続され、符号信号出力
装置とのインピーダンス整合をとる抵抗減衰器と、この
抵抗減衰器の出力を入力し、ケーブルの周波数特性を補
正する等化フィルタと、抵抗減衰器および等化フィルタ
の損失を補償し、符号信号の振幅を所定のレベルに戻す
リミッタ増幅器と、このリミッタ増幅器から出力される
符号信号に同期したクロックを生成するクロック生成回
路と、リミッタ増幅器から出力される符号信号を、クロ
ック生成回路で生成されるクロックを用いてディジタル
信号状態で複数に分配する信号分配回路と、この信号分
配回路で分配された符号信号を、この符号信号を入力す
る装置に適合したレベルに変換する複数のレベル変換回
路と、この複数のレベル変換回路からの符号信号を出力
するための複数の出力端子とを備えたものである。
【００１１】この符号信号分配装置では、入力端子に入
力された符号信号は、抵抗減衰器によって符号信号出力
装置とのインピーダンス整合がとられ、等化フィルタに
よってケーブルの周波数特性が補正され、リミッタ増幅
器によって抵抗減衰器および等化フィルタの損失が補償
され、振幅が所定のレベルに戻されて、信号分配回路に
入力される。この信号分配回路は、クロック生成回路で
生成される符号信号に同期したクロックを用いて、符号
信号をディジタル信号状態で複数に分配する。分配され
た符号信号は、レベル変換回路によって、この符号信号
を入力する装置に適合したレベルに変換され、出力端子
から出力される。
力された符号信号は、抵抗減衰器によって符号信号出力
装置とのインピーダンス整合がとられ、等化フィルタに
よってケーブルの周波数特性が補正され、リミッタ増幅
器によって抵抗減衰器および等化フィルタの損失が補償
され、振幅が所定のレベルに戻されて、信号分配回路に
入力される。この信号分配回路は、クロック生成回路で
生成される符号信号に同期したクロックを用いて、符号
信号をディジタル信号状態で複数に分配する。分配され
た符号信号は、レベル変換回路によって、この符号信号
を入力する装置に適合したレベルに変換され、出力端子
から出力される。
【００１２】請求項２記載の発明の符号信号分配装置は
、ケーブルを介して符号信号出力装置に接続される１つ
の入力端子と、この入力端子に接続され、符号信号出力
装置とのインピーダンス整合をとる抵抗減衰器と、この
抵抗減衰器の出力を入力し、ケーブルの周波数特性を補
正する等化フィルタと、抵抗減衰器および等化フィルタ
の損失を補償し、符号信号の振幅を所定のレベルに戻す
リミッタ増幅器と、このリミッタ増幅器から出力される
符号信号に同期したクロックを生成するクロック生成回
路と、リミッタ増幅器から出力される符号信号を、他の
符号信号に変換する変換回路と、この変換回路で変換さ
れた符号信号を、クロック生成回路で生成されるクロッ
クを用いてディジタル信号状態で複数に分配する信号分
配回路と、この信号分配回路で分配された符号信号を出
力するための複数の出力端子とを備えたものである。
、ケーブルを介して符号信号出力装置に接続される１つ
の入力端子と、この入力端子に接続され、符号信号出力
装置とのインピーダンス整合をとる抵抗減衰器と、この
抵抗減衰器の出力を入力し、ケーブルの周波数特性を補
正する等化フィルタと、抵抗減衰器および等化フィルタ
の損失を補償し、符号信号の振幅を所定のレベルに戻す
リミッタ増幅器と、このリミッタ増幅器から出力される
符号信号に同期したクロックを生成するクロック生成回
路と、リミッタ増幅器から出力される符号信号を、他の
符号信号に変換する変換回路と、この変換回路で変換さ
れた符号信号を、クロック生成回路で生成されるクロッ
クを用いてディジタル信号状態で複数に分配する信号分
配回路と、この信号分配回路で分配された符号信号を出
力するための複数の出力端子とを備えたものである。
【００１３】この符号信号分配装置では、入力端子に入
力された符号信号は、抵抗減衰器によって符号信号出力
装置とのインピーダンス整合がとられ、等化フィルタに
よってケーブルの周波数特性が補正され、リミッタ増幅
器によって抵抗減衰器および等化フィルタの損失が補償
され、振幅が所定のレベルに戻されて、変換回路によっ
て他の符号信号に変換されて、信号分配回路に入力され
る。この信号分配回路は、クロック生成回路で生成され
る符号信号に同期したクロックを用いて、符号信号をデ
ィジタル信号状態で複数に分配する。分配された符号信
号は出力端子から出力される。
力された符号信号は、抵抗減衰器によって符号信号出力
装置とのインピーダンス整合がとられ、等化フィルタに
よってケーブルの周波数特性が補正され、リミッタ増幅
器によって抵抗減衰器および等化フィルタの損失が補償
され、振幅が所定のレベルに戻されて、変換回路によっ
て他の符号信号に変換されて、信号分配回路に入力され
る。この信号分配回路は、クロック生成回路で生成され
る符号信号に同期したクロックを用いて、符号信号をデ
ィジタル信号状態で複数に分配する。分配された符号信
号は出力端子から出力される。
【００１４】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【００１５】図１は本発明の第１実施例のＣＭＩ符号信
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、同軸ケーブルを介してＣＭＩ符号
信号発生装置に接続される１つの入力端子１１を有して
いる。この入力端子１１には、ＣＭＩ符号信号発生装置
とのインピーダンス整合を良くするためにＣＭＩ符号信
号発生装置のインピーダンスと整合のとれた抵抗減衰器
１２と、同軸ケーブルの周波数特性を補正するための等
化フィルタ１３と、抵抗減衰器１２および等化フィルタ
１３の損失を補償し、ＣＭＩ符号信号の振幅をＣＣＩＴ
Ｔの規格にあったレベルに戻すリミッタ増幅器１４とが
順に接続されている。リミッタ増幅器１４から出力され
るＣＭＩ符号信号は、ＣＭＩ信号分配回路１５に入力さ
れるようになっている。また、ＣＭＩ符号信号分配装置
は、リミッタ増幅器１４から出力されるＣＭＩ符号信号
に同期したクロックを生成するクロック生成回路として
、リミッタ増幅器１４から出力されるＣＭＩ符号信号か
らクロック成分を抽出してＣＭＩ信号分配回路１５に供
給するクロック抽出回路１６を備えている。ＣＭＩ信号
分配回路１５は、リミッタ増幅器１４から出力されるＣ
ＭＩ符号信号を、クロック抽出回路１６から供給される
クロックを用いてディジタル信号状態で２つに分配する
ようになっている。このＣＭＩ信号分配回路１５で分配
されたＣＭＩ符号信号は、それぞれ、このＣＭＩ符号信
号をＣＣＩＴＴ規格のインターフェースレベルに変換す
るレベル変換回路１７、１８を経て、出力端子１９、２
０から出力されるようになっている。この出力端子１９
、２０には、それぞれ、動作側の装置と待機側の装置が
接続されるようになっている。
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、同軸ケーブルを介してＣＭＩ符号
信号発生装置に接続される１つの入力端子１１を有して
いる。この入力端子１１には、ＣＭＩ符号信号発生装置
とのインピーダンス整合を良くするためにＣＭＩ符号信
号発生装置のインピーダンスと整合のとれた抵抗減衰器
１２と、同軸ケーブルの周波数特性を補正するための等
化フィルタ１３と、抵抗減衰器１２および等化フィルタ
１３の損失を補償し、ＣＭＩ符号信号の振幅をＣＣＩＴ
Ｔの規格にあったレベルに戻すリミッタ増幅器１４とが
順に接続されている。リミッタ増幅器１４から出力され
るＣＭＩ符号信号は、ＣＭＩ信号分配回路１５に入力さ
れるようになっている。また、ＣＭＩ符号信号分配装置
は、リミッタ増幅器１４から出力されるＣＭＩ符号信号
に同期したクロックを生成するクロック生成回路として
、リミッタ増幅器１４から出力されるＣＭＩ符号信号か
らクロック成分を抽出してＣＭＩ信号分配回路１５に供
給するクロック抽出回路１６を備えている。ＣＭＩ信号
分配回路１５は、リミッタ増幅器１４から出力されるＣ
ＭＩ符号信号を、クロック抽出回路１６から供給される
クロックを用いてディジタル信号状態で２つに分配する
ようになっている。このＣＭＩ信号分配回路１５で分配
されたＣＭＩ符号信号は、それぞれ、このＣＭＩ符号信
号をＣＣＩＴＴ規格のインターフェースレベルに変換す
るレベル変換回路１７、１８を経て、出力端子１９、２
０から出力されるようになっている。この出力端子１９
、２０には、それぞれ、動作側の装置と待機側の装置が
接続されるようになっている。
【００１６】なお、クロック生成回路として、上記のク
ロック抽出回路１６の代わりに、リミッタ増幅器１４か
ら出力されるＣＭＩ符号信号と同期のとれたクロックを
発生するＰＬＬ（位相同期ループ）回路内蔵のクロック
発生回路を用いても良い。
ロック抽出回路１６の代わりに、リミッタ増幅器１４か
ら出力されるＣＭＩ符号信号と同期のとれたクロックを
発生するＰＬＬ（位相同期ループ）回路内蔵のクロック
発生回路を用いても良い。
【００１７】次に、本実施例のＣＭＩ符号信号分配装置
の動作について説明する。入力端子１１には、例えばＣ
ＣＩＴＴ規格の１２０ｍの同軸ケーブルを介してＣＭＩ
符号信号発生装置が接続される。このＣＭＩ符号信号発
生装置から出力されたＣＭＩ符号信号は、ＣＭＩ符号信
号発生装置とのインピーダンス整合を改善する抵抗減衰
器１２を経て、等化フィルタ１３によって１２０ｍの同
軸ケーブルの周波数特性が補償され、１４０ＭＨｚまで
平坦な周波数特性を持つ信号に戻される。この等化フィ
ルタ１３を経た信号は、リミッタ増幅器１４によって、
信号の入力レベルに関わらずＣＣＩＴＴ規格のＣＭＩ符
号信号振幅まで増幅され、ＣＭＩ信号分配回路１５とク
ロック抽出回路１６に入力される。ＣＭＩ信号分配回路
１５は、リミッタ増幅器１４から出力されるＣＭＩ符号
信号を、クロック抽出回路１６から供給されるクロック
を用いてディジタル信号状態で、動作側と待機側の２つ
に分配する。この分配されたＣＭＩ符号信号は、それぞ
れレベル変換回路１７、１８によって、ＣＣＩＴＴ規格
のインターフェースレベルに変換され、この分配された
ＣＭＩ符号信号を入力する装置に適合したレベルのＣＭ
Ｉ符号信号として、出力端子１９、２０から出力され、
それぞれ、動作側の装置と待機側の装置に入力される。
の動作について説明する。入力端子１１には、例えばＣ
ＣＩＴＴ規格の１２０ｍの同軸ケーブルを介してＣＭＩ
符号信号発生装置が接続される。このＣＭＩ符号信号発
生装置から出力されたＣＭＩ符号信号は、ＣＭＩ符号信
号発生装置とのインピーダンス整合を改善する抵抗減衰
器１２を経て、等化フィルタ１３によって１２０ｍの同
軸ケーブルの周波数特性が補償され、１４０ＭＨｚまで
平坦な周波数特性を持つ信号に戻される。この等化フィ
ルタ１３を経た信号は、リミッタ増幅器１４によって、
信号の入力レベルに関わらずＣＣＩＴＴ規格のＣＭＩ符
号信号振幅まで増幅され、ＣＭＩ信号分配回路１５とク
ロック抽出回路１６に入力される。ＣＭＩ信号分配回路
１５は、リミッタ増幅器１４から出力されるＣＭＩ符号
信号を、クロック抽出回路１６から供給されるクロック
を用いてディジタル信号状態で、動作側と待機側の２つ
に分配する。この分配されたＣＭＩ符号信号は、それぞ
れレベル変換回路１７、１８によって、ＣＣＩＴＴ規格
のインターフェースレベルに変換され、この分配された
ＣＭＩ符号信号を入力する装置に適合したレベルのＣＭ
Ｉ符号信号として、出力端子１９、２０から出力され、
それぞれ、動作側の装置と待機側の装置に入力される。
【００１８】このように本実施例によれば、分配したＣ
ＭＩ符号信号を入力する動作側および待機側の装置に対
して、常にＣＣＩＴＴ規格にあったＣＭＩ符号信号を供
給することができる。従って、分配したＣＭＩ符号信号
を入力する動作側および待機側の装置の方で、ＣＭＩ符
号信号分配装置の損失と同軸ケーブルの損失を補償する
必要がなくなる。また、ＣＭＩ符号信号分配装置の出力
が一定になるため、分配したＣＭＩ符号信号を入力する
動作側および待機側の装置でのレベルダイアグラムの設
計が簡単になる。
ＭＩ符号信号を入力する動作側および待機側の装置に対
して、常にＣＣＩＴＴ規格にあったＣＭＩ符号信号を供
給することができる。従って、分配したＣＭＩ符号信号
を入力する動作側および待機側の装置の方で、ＣＭＩ符
号信号分配装置の損失と同軸ケーブルの損失を補償する
必要がなくなる。また、ＣＭＩ符号信号分配装置の出力
が一定になるため、分配したＣＭＩ符号信号を入力する
動作側および待機側の装置でのレベルダイアグラムの設
計が簡単になる。
【００１９】また、ＣＭＩ符号信号を入力する動作側お
よび待機側の装置の方で、レベルの小さなＣＭＩ符号信
号を大きな利得を持つ等化増幅器で増幅する必要がなく
なるので、ＣＭＩ符号信号のＳ／Ｎが改善される。
よび待機側の装置の方で、レベルの小さなＣＭＩ符号信
号を大きな利得を持つ等化増幅器で増幅する必要がなく
なるので、ＣＭＩ符号信号のＳ／Ｎが改善される。
【００２０】さらに、ＣＭＩ符号信号を入力する動作側
および待機側の装置に、ＣＭＩ符号信号分配装置の出力
を入力する場合も、ＣＭＩ符号信号分配装置を介さずに
直接ＣＣＩＴＴの規格にあったＣＭＩ符号信号を入力す
る場合も、入力レベルが一定になる。
および待機側の装置に、ＣＭＩ符号信号分配装置の出力
を入力する場合も、ＣＭＩ符号信号分配装置を介さずに
直接ＣＣＩＴＴの規格にあったＣＭＩ符号信号を入力す
る場合も、入力レベルが一定になる。
【００２１】図２は本発明の第２実施例のＣＭＩ符号信
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、第１実施例におけるＣＭＩ信号分
配回路１５の代わりに、ＣＭＩ符号信号をＮＲＺ（ノン
・リターン・トゥ・ゼロ）符号信号に変換し、２つに分
配するＣＭＩ・ＮＲＺ変換回路２１を設け、レベル変換
回路１７、１８を除いたものである。ＣＭＩ・ＮＲＺ変
換回路２１は、ＣＭＩ符号信号をＮＲＺ符号信号に変換
する変換回路と、変換されたＮＲＺ符号信号を、クロッ
ク抽出回路１６から供給されるクロックを用いてディジ
タル信号状態で動作側と待機側の２つに分配する分配回
路とを有するものである。また、本実施例では、出力端
子１９、２０には、ＮＲＺ符号信号を入力する動作側の
装置および待機側の装置が接続されるようになっている
。なお、第１実施例と同様に、クロック抽出回路１６の
代わりにＰＬＬ回路内蔵のクロック発生回路を用いても
良い。その他の構成は第１実施例と同様である。
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、第１実施例におけるＣＭＩ信号分
配回路１５の代わりに、ＣＭＩ符号信号をＮＲＺ（ノン
・リターン・トゥ・ゼロ）符号信号に変換し、２つに分
配するＣＭＩ・ＮＲＺ変換回路２１を設け、レベル変換
回路１７、１８を除いたものである。ＣＭＩ・ＮＲＺ変
換回路２１は、ＣＭＩ符号信号をＮＲＺ符号信号に変換
する変換回路と、変換されたＮＲＺ符号信号を、クロッ
ク抽出回路１６から供給されるクロックを用いてディジ
タル信号状態で動作側と待機側の２つに分配する分配回
路とを有するものである。また、本実施例では、出力端
子１９、２０には、ＮＲＺ符号信号を入力する動作側の
装置および待機側の装置が接続されるようになっている
。なお、第１実施例と同様に、クロック抽出回路１６の
代わりにＰＬＬ回路内蔵のクロック発生回路を用いても
良い。その他の構成は第１実施例と同様である。
【００２２】本実施例では、ＣＭＩ符号信号をＮＲＺ符
号信号に変換後、ＮＲＺ符号信号のままで、出力端子１
９、２０に接続される装置に信号を分配することができ
、第１実施例に比べて回路構成が簡単であり、さらに、
出力端子１９、２０に接続される装置側にＣＭＩ符号信
号入力用の入力インタフェース回路を必要としないとい
う利点がある。
号信号に変換後、ＮＲＺ符号信号のままで、出力端子１
９、２０に接続される装置に信号を分配することができ
、第１実施例に比べて回路構成が簡単であり、さらに、
出力端子１９、２０に接続される装置側にＣＭＩ符号信
号入力用の入力インタフェース回路を必要としないとい
う利点がある。
【００２３】図３は本発明の第３実施例のＣＭＩ符号信
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、第１実施例におけるＣＭＩ信号分
配回路１５の代わりに、ディジタル信号状態でＣＭＩ符
号信号をｎ（ただしｎは３以上の整数）分配する機能を
持つＣＭＩ信号分配回路２２を設け、このＣＭＩ信号分
配回路２２によって分配されたＣＭＩ符号信号を、それ
ぞれレベル変換回路２３−１〜２３−ｎを通して、出力
端子２４−１〜２４−ｎから出力するようにしたもので
ある。その他の構成は第１実施例と同様である。
号分配装置の構成を示すブロック図である。このＣＭＩ
符号信号分配装置は、第１実施例におけるＣＭＩ信号分
配回路１５の代わりに、ディジタル信号状態でＣＭＩ符
号信号をｎ（ただしｎは３以上の整数）分配する機能を
持つＣＭＩ信号分配回路２２を設け、このＣＭＩ信号分
配回路２２によって分配されたＣＭＩ符号信号を、それ
ぞれレベル変換回路２３−１〜２３−ｎを通して、出力
端子２４−１〜２４−ｎから出力するようにしたもので
ある。その他の構成は第１実施例と同様である。
【００２４】本発明では、従来のＣＭＩ符号信号分配装
置のように信号の分配のためにハイブリッドトランスを
使用しないので、本実施例のようにＣＭＩ信号分配回路
の分配数を簡単に増やすことができる。
置のように信号の分配のためにハイブリッドトランスを
使用しないので、本実施例のようにＣＭＩ信号分配回路
の分配数を簡単に増やすことができる。
【００２５】なお、本発明は上記各実施例に限定されず
、ＣＭＩ符号に限らず他の符号の信号にも適用すること
ができる。
、ＣＭＩ符号に限らず他の符号の信号にも適用すること
ができる。
【００２６】
【発明の効果】以上説明したように請求項１記載の発明
によれば、入力された符号信号を、符号信号出力装置と
のインピーダンス整合のための抵抗減衰器、ケーブルの
周波数特性の補正のための等化フィルタ、抵抗減衰器お
よび等化フィルタの損失の補償のためのリミッタ増幅器
を通し、信号分配回路によってディジタル信号状態で複
数に分配し、レベル変換回路によって、この符号信号を
入力する装置に適合したレベルに変換して出力するよう
にしたので、分配した符号信号を入力する装置に対して
、適合した符号信号を供給することができるという効果
がある。
によれば、入力された符号信号を、符号信号出力装置と
のインピーダンス整合のための抵抗減衰器、ケーブルの
周波数特性の補正のための等化フィルタ、抵抗減衰器お
よび等化フィルタの損失の補償のためのリミッタ増幅器
を通し、信号分配回路によってディジタル信号状態で複
数に分配し、レベル変換回路によって、この符号信号を
入力する装置に適合したレベルに変換して出力するよう
にしたので、分配した符号信号を入力する装置に対して
、適合した符号信号を供給することができるという効果
がある。
【００２７】また、請求項２記載の発明によれば、入力
された符号信号を、抵抗減衰器、等化フィルタおよびリ
ミッタ増幅器を通し、変換回路によって他の符号信号に
変換した後、信号分配回路によってディジタル信号状態
で複数に分配し、この符号信号を入力する装置に適合し
た符号信号として出力するようにしたので、分配した符
号信号を入力する装置に対して、適合した符号信号を供
給することができるという効果がある。
された符号信号を、抵抗減衰器、等化フィルタおよびリ
ミッタ増幅器を通し、変換回路によって他の符号信号に
変換した後、信号分配回路によってディジタル信号状態
で複数に分配し、この符号信号を入力する装置に適合し
た符号信号として出力するようにしたので、分配した符
号信号を入力する装置に対して、適合した符号信号を供
給することができるという効果がある。
【図１】本発明の第１実施例のＣＭＩ符号信号分配装置
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第２実施例のＣＭＩ符号信号分配装置
を示すブロック図である。
を示すブロック図である。
【図３】本発明の第３実施例のＣＭＩ符号信号分配装置
を示すブロック図である。
を示すブロック図である。
【図４】従来のＣＭＩ符号信号分配装置を示すブロック
図である。
図である。
１１ 入力端子
１２ 抵抗減衰器
１３ 等化フィルタ
１４ リミッタ増幅器
１５ ＣＭＩ信号分配回路
１６ クロック抽出回路
１７、１８ レベル変換回路
１９、２０ 出力端子
Claims (2)
- 【請求項１】 ケーブルを介して符号信号出力装置に
接続される１つの入力端子と、この入力端子に接続され
、前記符号信号出力装置とのインピーダンス整合をとる
抵抗減衰器と、この抵抗減衰器の出力を入力し、前記ケ
ーブルの周波数特性を補正する等化フィルタと、前記抵
抗減衰器および等化フィルタの損失を補償し、符号信号
の振幅を所定のレベルに戻すリミッタ増幅器と、このリ
ミッタ増幅器から出力される符号信号に同期したクロッ
クを生成するクロック生成回路と、前記リミッタ増幅器
から出力される符号信号を、前記クロック生成回路で生
成されるクロックを用いてディジタル信号状態で複数に
分配する信号分配回路と、この信号分配回路で分配され
た符号信号を、この符号信号を入力する装置に適合した
レベルに変換する複数のレベル変換回路と、この複数の
レベル変換回路からの符号信号を出力するための複数の
出力端子とを具備することを特徴とする符号信号分配装
置。 - 【請求項２】 ケーブルを介して符号信号出力装置に
接続される１つの入力端子と、この入力端子に接続され
、前記符号信号出力装置とのインピーダンス整合をとる
抵抗減衰器と、この抵抗減衰器の出力を入力し、前記ケ
ーブルの周波数特性を補正する等化フィルタと、前記抵
抗減衰器および等化フィルタの損失を補償し、符号信号
の振幅を所定のレベルに戻すリミッタ増幅器と、このリ
ミッタ増幅器から出力される符号信号に同期したクロッ
クを生成するクロック生成回路と、前記リミッタ増幅器
から出力される符号信号を、他の符号信号に変換する変
換回路と、この変換回路で変換された符号信号を、前記
クロック生成回路で生成されるクロックを用いてディジ
タル信号状態で複数に分配する信号分配回路と、この信
号分配回路で分配された符号信号を出力するための複数
の出力端子とを具備することを特徴とする符号信号分配
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03147190A JP3119499B2 (ja) | 1991-06-19 | 1991-06-19 | 符号信号分配装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03147190A JP3119499B2 (ja) | 1991-06-19 | 1991-06-19 | 符号信号分配装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369931A true JPH04369931A (ja) | 1992-12-22 |
| JP3119499B2 JP3119499B2 (ja) | 2000-12-18 |
Family
ID=15424605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03147190A Expired - Fee Related JP3119499B2 (ja) | 1991-06-19 | 1991-06-19 | 符号信号分配装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119499B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050200A1 (fr) * | 1996-06-25 | 1997-12-31 | Sony Corporation | Dispositif emetteur de signaux numeriques |
| JP2012083301A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | Ｉｆｍ装置 |
-
1991
- 1991-06-19 JP JP03147190A patent/JP3119499B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050200A1 (fr) * | 1996-06-25 | 1997-12-31 | Sony Corporation | Dispositif emetteur de signaux numeriques |
| US6333802B1 (en) | 1996-06-25 | 2001-12-25 | Sony Corporation | Digital signal transmission apparatus |
| JP2012083301A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | Ｉｆｍ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119499B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0244629B1 (en) | Radio transmission system having simplified error coding circuitry and fast channel switching | |
| US4099122A (en) | Transmission system by means of time quantization and trivalent amplitude quantization | |
| US20040052323A1 (en) | Phase interpolater and applications thereof | |
| GB2212680A (en) | Phase modulator circuit | |
| US3666889A (en) | Transmission system | |
| CA1279909C (en) | Apparatus and method for synchronizing a communication system | |
| US7590212B2 (en) | System and method for adjusting the phase of a frequency-locked clock | |
| JPH04369931A (ja) | 符号信号分配装置 | |
| US20090016382A1 (en) | System and Method for High-Speed Applications over a Serial Multi-Drop Communication Network | |
| US6198419B1 (en) | Method and apparatus for extending the spurious free dynamic range of a digital-to-analog converter | |
| US5245613A (en) | Digital signal time-division multiplex apparatus | |
| JPS58114578A (ja) | 映像／音声比の自動制御機能を有する共通チヤネル内のテレビジヨン信号のリトラスミツシヨン用装置 | |
| JP3080188B2 (ja) | フィードフォワード干渉回路 | |
| EP0064728A2 (en) | Multiple phase digital modulator | |
| US5511092A (en) | Data recovery technique which avoids a false convergence state | |
| WO2000022499A2 (en) | Method for transferring information | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2693755B2 (ja) | 回線切替回路 | |
| JP3083886B2 (ja) | 並列光伝送装置 | |
| JPH01155735A (ja) | ディジタル通信システムの回線切替装置 | |
| JPS61220530A (ja) | 波形等化方式 | |
| Mayo | An approach to digital system networks | |
| JP2833904B2 (ja) | パス監視方式 | |
| JPS61192141A (ja) | デジタル符号変換回路 | |
| JPH0714157B2 (ja) | 非復帰クロツク選択型加入者無線方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |