JPH04368153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04368153A JPH04368153A JP14468591A JP14468591A JPH04368153A JP H04368153 A JPH04368153 A JP H04368153A JP 14468591 A JP14468591 A JP 14468591A JP 14468591 A JP14468591 A JP 14468591A JP H04368153 A JPH04368153 A JP H04368153A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- contact
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 17
- 239000011229 interlayer Substances 0.000 abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、多層配線構造を有する半導体装置の基
板コンタクト部の段差緩和を図ったものである。
法に関し、特に、多層配線構造を有する半導体装置の基
板コンタクト部の段差緩和を図ったものである。
【０００２】
【従来の技術】従来、多層配線構造を採った場合には、
図２に示すように、半導体基板１と一層目の配線２との
コンタクト（基板コンタクト）は、層間絶縁膜３に開け
られたコンタクトホール４ａ，４ｂを介して行い、半導
体基板１と二層目の配線５ａ，５ｂとのコンタクトは、
コンタクトホール４の直上に開けられたスルーホール６
ａを介して配線２と配線５ａとを接続するか、或いは、
レイアウト上の制約が許せば、コンタクトホール４ａ，
４ｂから離れた位置に開けられたスルーホール６ｂを介
して配線２と配線５ｂとを接続することにより行ってい
た。
図２に示すように、半導体基板１と一層目の配線２との
コンタクト（基板コンタクト）は、層間絶縁膜３に開け
られたコンタクトホール４ａ，４ｂを介して行い、半導
体基板１と二層目の配線５ａ，５ｂとのコンタクトは、
コンタクトホール４の直上に開けられたスルーホール６
ａを介して配線２と配線５ａとを接続するか、或いは、
レイアウト上の制約が許せば、コンタクトホール４ａ，
４ｂから離れた位置に開けられたスルーホール６ｂを介
して配線２と配線５ｂとを接続することにより行ってい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、図２に
示すような構造にすると、二層目の層間絶縁膜７のうち
、コンタクトホール４ａ，４ｂを覆う部分が他の部分に
比べて大きく凹んでしまうため、その層間絶縁膜７上に
設ける配線５ａ，５ｂ、特に、スルーホール６ａ内の配
線５ａの断線等の危険性が大きくなるという問題がある
。
示すような構造にすると、二層目の層間絶縁膜７のうち
、コンタクトホール４ａ，４ｂを覆う部分が他の部分に
比べて大きく凹んでしまうため、その層間絶縁膜７上に
設ける配線５ａ，５ｂ、特に、スルーホール６ａ内の配
線５ａの断線等の危険性が大きくなるという問題がある
。
【０００４】特に、素子の微細化に伴ってレイアウト上
の制約が厳しくなると、スルーホール６ａのようにコン
タクトホール４ａと同じ位置に開けられるスルーホール
も多くなるから、段差が大きくなって三層目以降の配線
（図示せず）にかなりの無理が生じてしまう。この発明
は、このような従来の技術が有する問題点に着目してな
されたものであって、基板コンタクト部の段差を緩和で
きる半導体装置の製造方法を提供することを目的として
いる。
の制約が厳しくなると、スルーホール６ａのようにコン
タクトホール４ａと同じ位置に開けられるスルーホール
も多くなるから、段差が大きくなって三層目以降の配線
（図示せず）にかなりの無理が生じてしまう。この発明
は、このような従来の技術が有する問題点に着目してな
されたものであって、基板コンタクト部の段差を緩和で
きる半導体装置の製造方法を提供することを目的として
いる。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板に半
導体素子を作り込む前に、前記半導体基板表面の基板コ
ンタクト部以外の部分を選択的にエッチングする工程を
有している。
に、本発明の半導体装置の製造方法は、半導体基板に半
導体素子を作り込む前に、前記半導体基板表面の基板コ
ンタクト部以外の部分を選択的にエッチングする工程を
有している。
【０００６】
【作用】基板コンタクト部以外の部分が選択的にエッチ
ングされると、基板コンタクト部が半導体基板の表面か
ら突出したことになるから、浅いコンタクトホールで、
若しくはコンタクトホールを開口することなく、一層目
の配線と基板とのコンタクトが行える。
ングされると、基板コンタクト部が半導体基板の表面か
ら突出したことになるから、浅いコンタクトホールで、
若しくはコンタクトホールを開口することなく、一層目
の配線と基板とのコンタクトが行える。
【０００７】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１（ａ）〜（ｃ）は、本発明を適用した半導
体装置の製造工程を示す断面図である。先ず、半導体素
子を作り込む前の半導体基板１の表面のうち、基板コン
タクト部に対応する部分にレジスト８を残存させた状態
で異方性エッチングを行って、基板コンタクト部以外の
部分を削って所定深さ（４０００Å程度）の溝９を形成
することにより、基板コンタクト部を、半導体基板１の
表面から突出した凸部１０とする（図１（ａ）参照）。
明する。図１（ａ）〜（ｃ）は、本発明を適用した半導
体装置の製造工程を示す断面図である。先ず、半導体素
子を作り込む前の半導体基板１の表面のうち、基板コン
タクト部に対応する部分にレジスト８を残存させた状態
で異方性エッチングを行って、基板コンタクト部以外の
部分を削って所定深さ（４０００Å程度）の溝９を形成
することにより、基板コンタクト部を、半導体基板１の
表面から突出した凸部１０とする（図１（ａ）参照）。
【０００８】そして、溝９の底面に通常の方法で半導体
素子を作り込んだ後に、半導体基板１上にＢＰＳＧ膜等
からなる一層目の層間絶縁膜３を積層し、その層間絶縁
膜３をエッチバックして凸部１０の表面を露出させ、そ
の上に例えばアルミニウム等の金属からなる一層目の配
線２を形成する（図１（ｂ）参照）。つまり、半導体基
板１と配線２とは、凸部１０を介してコンタクトされた
ことになる。
素子を作り込んだ後に、半導体基板１上にＢＰＳＧ膜等
からなる一層目の層間絶縁膜３を積層し、その層間絶縁
膜３をエッチバックして凸部１０の表面を露出させ、そ
の上に例えばアルミニウム等の金属からなる一層目の配
線２を形成する（図１（ｂ）参照）。つまり、半導体基
板１と配線２とは、凸部１０を介してコンタクトされた
ことになる。
【０００９】配線２を形成したら、二層目の層間絶縁膜
７を積層した後に、スルーホール６ａ，６ｂを開口し、
そして、それらスルーホール６ａ，６ｂ内にも入り込む
ように、配線２と同様にアルミニウム等の金属からなる
二層目の配線５ａ，５ｂを形成する（図１（ｃ）参照）
。その後は、必要に応じて三層目の層間絶縁膜を積層し
た後、三層目の配線を適宜形成する。
７を積層した後に、スルーホール６ａ，６ｂを開口し、
そして、それらスルーホール６ａ，６ｂ内にも入り込む
ように、配線２と同様にアルミニウム等の金属からなる
二層目の配線５ａ，５ｂを形成する（図１（ｃ）参照）
。その後は、必要に応じて三層目の層間絶縁膜を積層し
た後、三層目の配線を適宜形成する。
【００１０】このように、本実施例にあっては、層間絶
縁膜３にコンタクトホールを開けることなく配線２を半
導体基板１にコンタクトさせることができるから、コン
タクトホールによる凹みがない分、層間絶縁膜３の表面
の段差は小さくて済む。従って、スルーホール６ａのよ
うに、一層目の配線２の基板コンタクト部と同じ位置に
スルーホールを開けても、その段差が極端に大きくなる
ことがないから、特にスルーホール６ａ内での配線５ａ
の断線の確率が小さくなって半導体装置の信頼性が向上
するし、さらには、三層目の配線（図示せず）も比較的
簡単に形成でき、二層目の層間絶縁膜７の表面の凹凸も
比較的小さいから、三層目の配線の断線の確率も従来に
比べて小さくて済む。
縁膜３にコンタクトホールを開けることなく配線２を半
導体基板１にコンタクトさせることができるから、コン
タクトホールによる凹みがない分、層間絶縁膜３の表面
の段差は小さくて済む。従って、スルーホール６ａのよ
うに、一層目の配線２の基板コンタクト部と同じ位置に
スルーホールを開けても、その段差が極端に大きくなる
ことがないから、特にスルーホール６ａ内での配線５ａ
の断線の確率が小さくなって半導体装置の信頼性が向上
するし、さらには、三層目の配線（図示せず）も比較的
簡単に形成でき、二層目の層間絶縁膜７の表面の凹凸も
比較的小さいから、三層目の配線の断線の確率も従来に
比べて小さくて済む。
【００１１】なお、凸部１０の径は、通常のコンタクト
ホールの径と同じ程度でよいから、溝９のエッチング工
程はそれほど負担にはならず、大幅なコストアップ等を
招くこともない。
ホールの径と同じ程度でよいから、溝９のエッチング工
程はそれほど負担にはならず、大幅なコストアップ等を
招くこともない。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
一層目の層間絶縁膜にコンタクトホールを開口する必要
がなくなり、その層間絶縁膜の表面の段差が緩和される
ので、特に二層目，三層目の配線の断線の危険性が低減
し、半導体装置の信頼性が向上するという効果が得られ
る。
一層目の層間絶縁膜にコンタクトホールを開口する必要
がなくなり、その層間絶縁膜の表面の段差が緩和される
ので、特に二層目，三層目の配線の断線の危険性が低減
し、半導体装置の信頼性が向上するという効果が得られ
る。
【図１】本発明の一実施例における半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図２】従来の多層配線構造を示す断面図である。
１ 半導体基板
２ 配線（一層目）３
層間絶縁膜（一層目）５ａ，５ｂ 配線（二
層目） ６ａ，６ｂ スルーホール ７ 層間絶縁膜（二層目）８
レジスト ９ 溝 １０ 凸部
層間絶縁膜（一層目）５ａ，５ｂ 配線（二
層目） ６ａ，６ｂ スルーホール ７ 層間絶縁膜（二層目）８
レジスト ９ 溝 １０ 凸部
Claims (1)
- 【請求項１】 半導体基板に半導体素子を作り込む前
に、前記半導体基板表面の基板コンタクト部以外の部分
を選択的にエッチングする工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14468591A JPH04368153A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14468591A JPH04368153A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368153A true JPH04368153A (ja) | 1992-12-21 |
Family
ID=15367879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14468591A Pending JPH04368153A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368153A (ja) |
-
1991
- 1991-06-17 JP JP14468591A patent/JPH04368153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007174B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH04368153A (ja) | 半導体装置の製造方法 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP3166749B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06310506A (ja) | 半導体装置及びその製造方法 | |
| JP2000174117A (ja) | 半導体装置の製造方法 | |
| KR960002558A (ko) | 반도체소자의 비아 홀 형성방법 | |
| JPH05206283A (ja) | 半導体装置の製造方法 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0326539B2 (ja) |