JPH04368033A - ビット検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル記録再生システ
ムやデジタル伝送システム等において使用されるビット
検出方式に関する。

【０００２】

【従来の技術】デジタル記録再生システムやデジタル伝
送システム、特にデジタルＶＴＲなどでは、再生信号中
のビットを検出する回路として、積分方式のビット検出
回路を使用することが多い。このビット検出回路はナイ
キストの基準と呼ばれる等化基準に基づいた等化を行な
い、識別点での符号間干渉をできるだけ小さくして、あ
るしきい値との大小関係からビット判定対象となる再生
信号を２値化する。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たビット検出回路では、等化基準を完全に満たすような
等化器を実現することが困難であることやランダム・ノ
イズ、低域遮断、高域の不足などからしきい値近傍でビ
ット検出エラーが生じ易いという問題があった。このた
め、このような問題を解決する方式として、種々の提案
がなされているが、未だしきい値近傍で生じるビット検
出エラーを効果的に低減させる方式は開発されていない
。

【０００４】本発明は上記の事情に鑑み、ランダム・ノ
イズ、低域遮断、高域の不足、ビットシフト等に起因す
るビット検出エラーを大幅に低減させることができ、こ
れによって雑音強調や誤り伝播を無くすことができると
ともに、Ａ／Ｄ変換器を含めた回路部分を大幅に簡素化
することができ、さらに調整を容易にすることができる
ビット検出方式を提供することを目的としている。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに本発明によるビット検出方式は、ビット検出対象と
なる入力信号の各ビット振幅に基づいてビットの値を識
別するビット検出方式において、前記入力信号を量子化
してこの量子化動作によって得られたビット振幅データ
の値に応じて積分方式によるビット識別処理、または２
階差分方式によるビット識別処理のいずれか最適な方を
選択して前記ビット振幅データを２値化することを特徴
としている。

【０００６】

【作用】上記の構成において、入力信号を量子化してこ
の量子化動作によって得られたビット振幅データの値に
応じて積分方式によるビット識別処理、または２階差分
方式によるビット識別処理のいずれか最適な方を選択し
て前記ビット振幅データを２値化することにより、ラン
ダム・ノイズ、低域遮断、高域の不足、ビットシフト等
があってもビット検出エラーを大幅に低減させ、これに
よって雑音強調や誤り伝播を無くすとともに、Ａ／Ｄ変
換器を含めた回路部分を大幅に簡素化し、さらに調整を
容易にする。

【０００７】

【実施例】図１は本発明によるビット検出方式の一実施
例を適用したビット検出回路の一例を示す回路図である
。この図に示すビット検出回路はＡ／Ｄ変換器１と、シ
フトレジスタ２と、２階差分器３と、識別器４とを備え
ており、クロック信号が入力される毎に、再生信号を量
子化してこの量子化動作によって得られたビット振幅デ
ータＸ（ｋ−１）の値に応じて積分方式によるビット識
別処理、または２階差分方式によるビット識別処理のい
ずれか最適な方を選択して前記ビット振幅データＸ（ｋ
−１）を２値化する。

【０００８】Ａ／Ｄ変換器１はデータ・レートと対応す
る周期のクロック信号が供給される毎に、再生信号を取
り込むとともに、これをＡ／Ｄ変換（アナログ／デジタ
ル変換）して８ビットのビット振幅データＸ（ｉ）を生
成し、これをシフトレジスタ２に供給する。シフトレジ
スタ２は前記クロック信号が供給される毎に、前記Ａ／
Ｄ変換器１から出力されるビット振幅データＸ（ｉ）を
取り込むとともに、これをシフトし、シフト動作によっ
て得れる今回のビット振幅データＸ（ｋ＋１）と、前回
のビット振幅データＸ（ｋ）と、前々回のビット振幅デ
ータＸ（ｋ−１）とを２階差分器３に供給するとともに
、今回のビット振幅データＸ（ｋ＋１）と、前回のビッ
ト振幅データＸ（ｋ）とを識別器４に供給する。

【０００９】２階差分器３は前記シフトレジスタ２から
出力される今回のビット振幅データＸ（ｋ＋１）と、前
回のビット振幅データＸ（ｋ）と、前々回のビット振幅
データＸ（ｋ−１）とに基づいて次式に示す演算を行な
って２階差分値ｄｄＸ（ｋ）を演算し、これを識別器４
に供給する。 　　ｄｄＸ（ｋ）＝ｄＸ（ｋ）−ｄＸ（ｋ−１）　　　
　　　　　　＝Ｘ（ｋ＋１）−２Ｘ（ｋ）＋Ｘ（ｋ−１
）　　　　　　　　　　　　　　　　　　…（１）識別
器４はクロック信号が供給される毎に、別回路（図示は
省略する）から出力される積分しきい値Ｘｔｈおよび２
階差分しきい値ｄｄｔｈ、検出切換値ｄＸｔｈと、前記
シフトレジスタ２から出力される今回のビット振幅デー
タＸ（ｋ＋１）と、前回のビット振幅データＸ（ｋ）と
、前記２階差分器３から出力される２階差分値ｄｄＸ（
ｋ）とを取り込んで次に述べる識別処理を行なって検出
対象となっている前回のビット振幅データＸ（ｋ）が“
１”か“０”かを判定して識別値Ａ（ｋ）の値を決定し
これを出力する。まず、識別器４は次式に示すいずれの
式が成立するかを判定する。 　　　　ＡＢＳ（Ｘ（ｋ）−Ｘｔｈ）＞ｄＸｔｈ　　　
　　　　　　　　　　　　　　　　　　　…（２）　　
　　ＡＢＳ（Ｘ（ｋ）−Ｘｔｈ）≦ｄＸｔｈ　　　　　
　　　　　　　　　　　　　　　　　…（３）但し、Ａ
ＢＳ（）：（）内の絶対値を示す符号そして、これら（
２）式、（３）式のうち、（２）式が成り立てば、識別
器４は前回のビット振幅データＸ（ｋ）の値が積分しき
い値Ｘｔｈと大きくことなり、積分検出方式でビットの
識別を行なってもビット検出エラーが発生しないと判断
して、次式に基づいて識別値Ａ（ｋ）を求めこれを出力
する。 　　　　Ｘ（ｋ）≧Ｘｔｈ　　→　　Ａ（ｋ）＝１　　
　　　　　　　　　　　　　　　　　　　　　　…（４
）　　　　Ｘ（ｋ）＜Ｘｔｈ　　→　　Ａ（ｋ）＝０　
　　　　　　　　　　　　　　　　　　　　　　　…（
５）

【００１０】また、前記（３）式が成り立てば、識
別器４は前回のビット振幅データＸ（ｋ）の値が積分し
きい値Ｘｔｈ部分にあり、積分検出方式でビットの識別
を行なうと、ビット検出エラーが発生すると判断して、
積分検出方式によるビット識別処理に代えて２階差分方
式によるビット識別処理を選択して、次に示す各式のい
ずれが成り立っているかを判定する。 　　　　Ａ（ｋ−１）＝Ａ（ｋ＋１）　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　…（６）　　　　Ａ（ｋ−１）≠Ａ（ｋ＋１）　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　…（７）そして、これら（６）式、（７）
式のうち、（６）式が成り立てば、識別器４は次式に基
づいて前々回のビット振幅データＸ（ｋ−１）に対する
識別値Ａ（ｋ−１）から、今回の識別対象となっている
ビット振幅データＸ（ｋ）に対する識別値Ａ（ｋ）を求
めてこれを出力する。 　　ＡＢＳ（ｄｄＸ（ｋ））≧ｄｄｔｈ　　→　　Ａ（
ｋ）≠Ａ（ｋ−１）　　　　　　　　　…（８）　　Ａ
ＢＳ（ｄｄＸ（ｋ））＜ｄｄｔｈ　　→　　Ａ（ｋ）＝
Ａ（ｋ−１）　　　　　　　　　…（９）また、前記（
７）式が成り立てば、識別器４は次に示す各式に基づい
て今回の識別対象となっているビット振幅データＸ（ｋ
）に対する識別値Ａ（ｋ）を求めてこれを出力する。 　　　　ｄｄＸ（ｋ）≧０　　→　　Ａ（ｋ）＝０　　
　　　　　　　　　　　　　　　　　　　　　　…（１
０）　　　　ｄｄＸ（ｋ）＜０　　→　　Ａ（ｋ）＝１
　　　　　　　　　　　　　　　　　　　　　　　　…
（１１）以下、識別器４はクロック信号が供給される毎
に、上述した識別処理を行なって検出対象となっている
ビット振幅データＸ（ｋ）が“１”か“０”かを判定し
て識別値Ａ（ｋ）の値を決定し、これを出力する。

【００１１】次に、図２ないし図４を参照しながらこの
実施例の効果を説明する。まず、図２（ａ）に示すよう
なエンベロープを持ち、かつ図２（ｂ）に示す振幅分布
を持つ再生信号に対して、従来の積分検出方式を用いた
ビット検出方式を用いた場合、図２（ｃ）に示す如く積
分しきい値Ｘｔｈ部分にビット検出エラーが集中して発
生する。そして、このような積分検出方式において積分
しきい値Ｘｔｈを動かせば、図３（ａ）に示す如くビッ
ト検出エラーの発生率が変化し、積分しきい値Ｘｔｈの
値が“１３２”から“１３７”までの間で、ビット検出
エラーの数が増減する。このような再生信号に対して、
本発明におけるビット検出方式で使用される２階差分検
出方式の効果を調べるために、積分しきい値Ｘｔｈを“
１３３”に固定して、かつ検出切換値ｄＸｔｈを使わず
に、２階差分しきい値ｄｄｔｈのみを変化させたところ
、図３（ｂ）に示すようなエラー分布が得られた。この
ことからも分かるように、積分しきい値Ｘｔｈを“１３
３”に固定して、かつ検出切換値ｄＸｔｈを使わずに、
２階差分しきい値ｄｄｔｈだけを変化させただけでも、
前後のビットの仮識別値Ａ（ｋ＋１）、Ａ（ｋ−１）が
一致しているときに使用される２階差分しきい値ｄｄｔ
ｈを適切な値に選ぶことにより、積分検出方式の場合よ
りも、ビット検出エラーの発生を少なくすることができ
る。さらに、ここで得られた２階差分しきい値ｄｄｔｈ
の最適値“７０”を固定したうえで、積分検出方式によ
るビット識別処理と、２階差分検出方式によるビット識
別処理との切り換え効果を調べるために、検出切換値ｄ
Ｘｔｈを変化させたとき、図３（ｃ）に示すようなエラ
ー分布が得られた。この図３（ｃ）から明らかなように
、検出切換値ｄＸｔｈを最適化することにより、ビット
検出エラーの発生をさらに少なくすることができる。こ
れによって、図４（ａ）に示す如く積分検出方式では、
積分しきい値Ｘｔｈ部分でビット検出エラーが集中的に
発生するが、本発明によるビット検出方式で使用される
２階差分検出方式を利用しただけで、図４（ｂ）に示す
如くビット検出エラーの発生を低くすることができ、さ
らに最適なところで２つの検出方式を切り換えることに
より、図４（ｃ）に示す如くさらにビット検出エラーの
発生を少なくすることができ、この結果、積分検出方式
だけのときと比べてビット検出エラーの発生率を“１／
１０”程度まで低減させることができた。

【００１２】このようにこの実施例においては、再生信
号を量子化してこの量子化動作によって得られたビット
振幅データＸ（ｋ−１）の値に応じて積分方式によるビ
ット識別処理、または２階差分方式によるビット識別処
理のいずれか最適な方を選択して前記ビット振幅データ
Ｘ（ｋ−１）を２値化するようにしたので、積分検出し
きい値Ｘｔｈや２階差分しきい値ｄｄｔｈ、検出切換値
ｄＸｔｈを最適化するだけで、ランダム・ノイズ、低域
遮断、高域の不足、ビットシフト等があってビット振幅
が減少していても、ビット検出エラーの発生を大幅に低
減させることができ、これによって雑音強調や誤り伝播
を無くすことができるとともに、Ａ／Ｄ変換器１を含め
た回路部分を大幅に簡素化することができ、さらに回路
各部の調整を容易にすることができる。

【００１３】また、上述した実施例においては、前記（
２）式が成り立っているとき、（４）式および（５）式
に基づいてビットの識別値Ａ（ｋ）を求めるようにして
いるが、前記（２）式が成り立っているとき、次式が成
り立つかどうかを判定し、 　　　　Ａ（ｋ−１）≠Ａ（ｋ＋１）　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　…（１２）この（１２）式が成り立っているとき、次
式によってビットの識別値Ａ（ｋ）を求めるようにして
も良い。 　　　　Ｘ（ｋ）≧Ｘｔｈ＋ｄｄＸ（ｋ）　　→　　Ａ
（ｋ）＝１　　　　　　　　　　　　　　　　…（１３
）　　　　Ｘ（ｋ）＜Ｘｔｈ＋ｄｄＸ（ｋ）　　→　　
Ａ（ｋ）＝０　　　　　　　　　　　　　　　　…（１
４）そして、上述した再生信号に対して、これら（１３
）式、（１４）式で示される方式、すなわち積分しきい
値Ｘｔｈを２階差分ｄｄＸ（ｋ）だけ動かした検出方式
の効果を調べるために、積分しきい値Ｘｔｈを“１３３
”に固定し、かつ検出切換値ｄＸｔｈを使わずに、２階
差分しきい値ｄｄｔｈのみを変化させたとき、図５（ａ
）に示すようなエラー分布が得られた。この図５（ａ）
から明らかなように、この検出方式では、上述した方式
よりも、さらにビット検出エラーの発生を少なくするこ
とができる。さらに、ここで得られた２階差分しきい値
ｄｄｔｈの最適値“７０”を固定したうえで、検出切換
値ｄＸｔｈを変化させて積分検出方式によるビット識別
処理と、２階差分検出方式によるビット識別処理との切
り換えを行なったとき、図５（ｂ）に示すようなエラー
分布が得られた。このことから、このビット検出方式で
は上述したいずれのビット検出方式よりも、ビット検出
エラーの発生を少なくなることができる。この結果、こ
の方式では、図５（ｃ）に示す如く積分検出方式だけの
ときと比べてビット検出エラーの発生率を“１／３０”
程度まで低減させることができた。

【００１４】

【発明の効果】以上説明したように本発明によれば、ラ
ンダム・ノイズ、低域遮断、高域の不足、ビットシフト
等があってもビット検出エラーを大幅に低減させること
ができ、これによって雑音強調や誤り伝播を無くすこと
ができるとともに、Ａ／Ｄ変換器を含めた回路部分を大
幅に簡素化することができ、さらに調整を容易にするこ
とができる。

【図面の簡単な説明】

【図１】本発明によるビット検出方式の一実施例を適用
したビット検出回路の一例を示す回路図である。

【図２】図１に示すビット検出回路に入力される再生信
号およびそのビット検出エラー例を示す模式図である。

【図３】図１に示すビット検出回路におけるビット検出
エラーの低減効果例を示す模式図である。

【図４】各ビット検出方式によるビット検出エラー例を
示す模式図である。

【図５】本発明によるビット検出方式の他の実施例を適
用したときにおけるビット検出エラーの低減効果例を示
す模式図である。

【符号の説明】

１　　Ａ／Ｄ変換器 ２　　シフトレジスタ ３　　２階差分器 ４　　識別器

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　ビット検出対象となる入力信号の各ビ
   ット振幅に基づいてビットの値を識別するビット検出方
   式において、前記入力信号を量子化してこの量子化動作
   によって得られたビット振幅データの値に応じて積分方
   式によるビット識別処理、または２階差分方式によるビ
   ット識別処理のいずれか最適な方を選択して前記ビット
   振幅データを２値化する、ことを特徴とするビット検出
   方式。
2. 【請求項２】　　前記２階差分方式によるビット識別処
   理は前記入力信号中のビット識別対象となっているビッ
   トのビット振幅データと、このビットの前後にあるビッ
   トのビット振幅データとに基づいてビット識別対象とな
   る前記ビット振幅データを２値化する請求項１記載のビ
   ット検出方式。