JPH04359898A - 加速器のタイミングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、タイミングシステムに
係り、特に高分解能が必要な高速タイミング信号と、高
速タイミング信号の精度は不要であるが、実時間で設定
変更が必要な低速タイミング信号を要求する加速器のタ
イミング信号に関するものである。

【０００２】

【従来の技術】従来、加速器のタイミングシステムは、
例えば“ＴＩＭＩＮＧＳＹＳＴＥＭ　ＦＯＲ　ＴＲＩＳ
ＴＡＮＡＲ　ＵＳＩＮＧ　ＴＩＭＥ　ＤＩＶＩＳＩＯＮ
　ＭＵＬＴＩＰＬＥＸＥＤ　ＳＥＲＩＡＬ　ＴＲＡＮＳ
ＭＩＳＳＩＯＮ−ＧＬＯＢＡＬ　ＴＩＭＩＮＧＳＩＧＮ
ＡＬ，　ＫＥＫ　Ｒｅｐｏｒｔ　８４−１５，Ｏｃｔ．
１９８４”などに示されているように、遅延時間はあら
かじめ設定されていた。また、バケット間の入出射につ
いては、高分解能が必要なため個別のタイミングシステ
ムを設けていた。

【０００３】

【発明が解決しようとする課題】本発明による加速器の
タイミングシステムは、高分解能が必要な高速タイミン
グ信号と、それ以外の低速タイミング信号を一括して伝
送可能とするタイミングシステムを提供することを目的
とする。

【０００４】

【課題を解決するための手段】本目的を達成するために
、タイミング信号の送信部には、送出するタイミング信
号に対し高速のタイミング信号か低速のタイミング信号
かを判別する情報，チャンネル番号及び遅延時間情報を
コード化して付加する回路を設け、受信部には、送信部
から送出されたタイミング信号が、高速のタイミング信
号か低速のタイミング信号かを判別するデコーダ回路と
、該タイミング信号が高速の場合、該タイミング信号よ
り以前に送出されたタイミング信号により与えられたチ
ャンネル番号に対応する出力部から、遅延時間だけ遅ら
せたタイミング信号を出力し、該タイミング信号が低速
の場合、該タイミング信号により指定されるチャンネル
番号に対応する出力部から、遅延時間だけ遅らせたタイ
ミング信号を出力するタイミング信号発生器を採用した
。

【０００５】

【作用】送信部においては、受信部より送出されるタイ
ミング信号の種別が一連の情報としてコード化回路によ
りタイミング信号に付加される。該タイミング信号を受
信すると、受信部のデコーダ回路では、その種別が判定
され、判定結果に基づいて、タイミング信号発生器によ
りタイミング信号が生成される。

【０００６】

【実施例】以下、本発明の実施例を図により説明する。 図１は、本発明によるタイミングシステムのブロック図
を示す。本タイミングシステムは、送信部１及び受信部
２より構成する。受信部２には加速器の機器（図示省略
）が接続され、タイミング信号が送出される。

【０００７】送信部１は、起動信号により一括して起動
される遅延回路１１〜１３と遅延回路１１〜１３により
生成したタイミングパルスに高速／低速タイミング等の
情報を加えコード化するコード化回路１４から構成する
。コード化回路によって生成されたコード化タイミング
信号は、受信部２に伝送される。

【０００８】受信部２は、受信部１から伝送されるコー
ド化タイミング信号を受信し、信号に含まれる高速／低
速タイミング等の情報をタイミング情報として抽出する
デコーダ回路１５と該タイミング情報に基づき加速器各
機器に対しタイミングパルスを送出するタイミング信号
発生器１６〜１８から構成する。

【０００９】図２に、コード化回路１４，デコーダ回路
１５及びタイミング信号発生器１６の詳細を示す。コー
ド化回路１４は、タイミングパルスを受信し、以降の処
理を選択する選択回路２１，チャンネル毎に高速／低速
の管理を行う判別テーブル２２，チャンネル毎に受信部
側で加える遅延時間データの管理を行う遅延時間のテー
ブル２３，これらの情報を集約するコード化タイミング
データレジスタ２４，該レジスタ２４の内容をコード化
タイミング信号としてシリアル伝送する送信回路２５か
らなる。

【００１０】デコーダ回路１５は、コード化タイミング
信号を受信する受信回路２６及びタイミング情報として
出力するためのタイミング情報レジスタ２７から成る。 該タイミング情報には、「ＣＨ指定ビット」が含まれて
おり、指定されたチャンネル（ＣＨ）に対応するタイミ
ング信号発生器１６（この場合はＣＨ１に相当）に対し
てタイミング情報が送出される。

【００１１】タイミング信号発生器１６は、タイミング
信号の高速／低速を判別し管理する信号発生管理回路２
８，遅延時間レジスタ２９及び設定された時間分の遅延
をかけ、タイミングパルスを生成するプリセットカウン
タ３０からなる。

【００１２】以上の各要素の動作を図３を用いて説明す
る。コード化タイミング信号詳細を図３下側に示す。コ
ード化回路１４によって送出されるコード化タイミング
信号は、基準パルスとその他のデータから成る。基準パ
ルスは、高速タイミング信号の受信側での遅延の時間基
準とするとともに、該基準パルスに続く一連のデータの
デコードのためのスタートビットとして扱う。高速タイ
ミング信号の出力を行う場合、タイミング信号の生成に
先立ち、高速／低速判定ビットを「１１」として、指定
チャンネル（本例ではＣＨ１）の遅延時間データ（Δｔ
１　）を含むコード化タイミング信号がコード化回路１
４よりデコーダ回路１５に送出される。タイミング信号
発生回路１６は、デコーダ回路１５よりタイミング情報
を受信し、信号発生管理回路２８は、高速／低速判定ビ
ット「１１」の情報に基づき遅延時間データレジスタ２
９に設定された遅延時間データ（Δｔ１　）をプリセッ
トカウンタ３０に設定する。

【００１３】次に、高速タイミング信号を出力を行うた
め、タイミングパルスがコード化回路１４に入力される
と、高速／低速判定ビット「０１」としてコード化タイ
ミング信号がデコーダ回路１５に送出される。この結果
タイミング情報を受けたタイミング信号発生回路は、信
号発生管理回路２８の内容が「０１」となることから、
プリセットカウンタ３０に既に設定された遅延時間デー
タ（Δｔ１　）によりタイミングパルスが生成される。 したがって、プリセットカウンタへのデータ設定に要す
る時間が不要で、特に遅延時間０に近い動作状態での高
精度化が図れる。一方、低速タイミング信号の出力を行
う場合は、高速／低速判定ビットを 「００」として、指定チャンネル（本例では（ＨＮ）及
び遅延時間データ（Δｔ２）を含むコード化タイミング
信号がコード化回路１４よりデコーダ回路１５に送出さ
れる。タイミング信号発生回路１６は、デコーダ回路１
５よりタイミング情報を受信し、信号発生管理回路２８
は、高速／低速判定ビットが「００」であることから、
遅延時間データレジスタ２９に設定された遅延時間デー
タ（Δｔ２　）をプリセットカウンタ３０に設定する。 遅延時間経過後、タイミングパルスが出力される。した
がって低速タイミング信号の生成では、タイミング信号
発生の直前で設定できる。低速タイミング信号は、１０
−１ｍｓｅｃ　程度の分解能が要求されるため、遅延動
作直前での設定が可能なためである。

【００１４】以上、本実施例によれば、チャンネル指定
ビットを個別に設定できるため、１個のコード化タイミ
ング信号で、受信部２から複数のタイミングパルスを出
力することが可能であるという特有の効果を得ることが
できる。

【００１５】

【発明の効果】本発明によれば、加速器制御におけるバ
ケット選択等に必要な高速タイミング信号及びモニタ制
御等に必要な低速タイミング信号の２種の信号発生を１
つのタイミングシステムで実現可能なため、システム構
成要素の削減，信号伝送路の集約等により、安価に製作
できるという効果を得られる。

【図面の簡単な説明】

【図１】タイミングシステムのブロック図である。

【図２】コード化回路，デコーダ回路及びタイミング信
号発生回路の詳細図である。

【図３】タイミングシステムの動作説明図である。

【符号の説明】

１…送信部、２…受信部、１１〜１３…遅延回路、１４
…コード化回路、１５…デコーダ回路、１６〜１８…タ
イミング信号発生器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】タイミング信号の送信部と複数のタイミン
   グ信号の出力部を有する受信部から成り、加速器の機器
   の動作タイミングを与えるタイミングシステムにおいて
   、送信部は、送出されるタイミング信号に、高速のタイ
   ミング信号か低速のタイミング信号かを判別する情報，
   チャンネル番号及び遅延時間情報を付加する手段を設け
   、受信部は、送信部から送出されたタイミング信号が高
   速のタイミング信号か低速のタイミング信号かを判別す
   る手段と、該タイミング信号が高速の場合、該タイミン
   グ信号より以前に送出されたタイミング信号により与え
   られたチャンネル番号に対応する出力部から、遅延時間
   だけ遅られたタイミング信号を出力し、該タイミング信
   号が低速の場合、該タイミング信号により指定されるチ
   ャンネル番号に対応する出力部から、遅延時間だけ遅ら
   せたタイミング信号を出力する手段を設けたことを特徴
   とする加速器のタイミングシステム。