JPH043542A - 伝送符号の誤検出方式 - Google Patents
伝送符号の誤検出方式Info
- Publication number
- JPH043542A JPH043542A JP10380690A JP10380690A JPH043542A JP H043542 A JPH043542 A JP H043542A JP 10380690 A JP10380690 A JP 10380690A JP 10380690 A JP10380690 A JP 10380690A JP H043542 A JPH043542 A JP H043542A
- Authority
- JP
- Japan
- Prior art keywords
- low
- order group
- parity
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 16
- 230000005540 biological transmission Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号を用いる伝送符号の誤検出方式
に関し、特にパリテイビットにより伝送路での誤検出を
行う伝送符号の誤検出方式に関する。
に関し、特にパリテイビットにより伝送路での誤検出を
行う伝送符号の誤検出方式に関する。
従来、この種の伝送符号の誤検出方式は、例えべ３つの
低次群信号を多重する場合、２４ＢＩＰ符号といって、
３つの低次群信号（ｉ、ｊ、ｋ）をＪＩＩＮ番に８個ず
つ順番に並べ、２４ビツトとし、この２４ビツトの内、
パ１”の数を数え、もし、奇数であれば、２５ビツト目
のパリテイビットを“１″にして、２５ビット全体で偶
数としている（偶パリティ）。
低次群信号を多重する場合、２４ＢＩＰ符号といって、
３つの低次群信号（ｉ、ｊ、ｋ）をＪＩＩＮ番に８個ず
つ順番に並べ、２４ビツトとし、この２４ビツトの内、
パ１”の数を数え、もし、奇数であれば、２５ビツト目
のパリテイビットを“１″にして、２５ビット全体で偶
数としている（偶パリティ）。
上述した従来の伝送符号の誤検出方式では、伝送路の誤
検出をパリテイビットにより行っているが、３つの低次
群信号をのうちのいずれかが誤りを発生していることが
確認されることにとどまり、どの低次群信号の誤りなの
か判定できないとい欠点がある。
検出をパリテイビットにより行っているが、３つの低次
群信号をのうちのいずれかが誤りを発生していることが
確認されることにとどまり、どの低次群信号の誤りなの
か判定できないとい欠点がある。
本発明の伝送符号の誤検出方式は、多重化されたＮ個の
低次群信号にパリテイビットを付加して伝送する伝送符
号の誤検出方式において、前記ノ（リティビットをそれ
ぞれの低次群信号に対するＮ種類のパリティビット（Ｐ
□、Ｐ２．Ｐ３・・・ＰＮ）とし、前記Ｎ種類のパリテ
ィビットが多重されたＮ個の低次群信号の次に順次付加
されることを特徴とする。
低次群信号にパリテイビットを付加して伝送する伝送符
号の誤検出方式において、前記ノ（リティビットをそれ
ぞれの低次群信号に対するＮ種類のパリティビット（Ｐ
□、Ｐ２．Ｐ３・・・ＰＮ）とし、前記Ｎ種類のパリテ
ィビットが多重されたＮ個の低次群信号の次に順次付加
されることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の伝送符号を示すフレームフ
ォーマット図、第２図は本実施例のプロ・ンク図である
。
ォーマット図、第２図は本実施例のプロ・ンク図である
。
本実施例は、３個の低次群信号ｉ、ｊ、ｋを多重する場
合で伝送符号に２４ＢＩＰを用いている。
合で伝送符号に２４ＢＩＰを用いている。
第１図において、低次群信号をｉ、ｊ、には、順々に多
重され、２４ビツトを構成する。２５ビツト目は、低次
群信号に対してのパリティビットＰ＋にはビット番号１
．４，７，１０．１３゜１６．１９．２２ビツト目の′
１′°の個数を数えた結果のパリティを挿入する。この
用に多重が行なわれ、５０番目のパリティビットＰ、に
はビット番号、２．５．ｓ、１．１，１４．．２０．２
３゜２６、 ２９． ３２． ３５． ３８． ４１，
４４． ４７ビツト目の′１″の個数を数えた結果パリ
ティを挿入する。また７５番目のパリティヒツトＰｋに
対するパリティである。Ｐｋにはヒツト番号、３．６，
９，１２，１５，１８，２１，２４２７．３０，３３，
３６，４２．４５，４８，５１．５４，５７，６０，６
３．６６．６９．７２ビツト目の２１３の個数を数えた
結果のパリティを挿入する。
重され、２４ビツトを構成する。２５ビツト目は、低次
群信号に対してのパリティビットＰ＋にはビット番号１
．４，７，１０．１３゜１６．１９．２２ビツト目の′
１′°の個数を数えた結果のパリティを挿入する。この
用に多重が行なわれ、５０番目のパリティビットＰ、に
はビット番号、２．５．ｓ、１．１，１４．．２０．２
３゜２６、 ２９． ３２． ３５． ３８． ４１，
４４． ４７ビツト目の′１″の個数を数えた結果パリ
ティを挿入する。また７５番目のパリティヒツトＰｋに
対するパリティである。Ｐｋにはヒツト番号、３．６，
９，１２，１５，１８，２１，２４２７．３０，３３，
３６，４２．４５，４８，５１．５４，５７，６０，６
３．６６．６９．７２ビツト目の２１３の個数を数えた
結果のパリティを挿入する。
第２図において、３個の低次群信号ｉ、ｊ、にはそれぞ
れ多重用インタフェース回路１に入力され、多重化回路
２からの同期用タイミングクロック信号４で、多重化に
可能な形態をもつ同期信号に変換され、同期化低次群信
号５となる。同期化低次群信号５ （ｉ、ｊ、ｋ）は多
重化回路２へ送られ、パリティが付加されない高次群信
号９に多重化される。パリティが付加されない高次群信
号９は、パリティ付加回路４ａを通って、パリティが付
加された高次群信号１０となる。パリティビットＰＩは
次の様にして作られる。同期化低次群信号５は、多重化
回路へ送られる他、パリティ検出回路３に送られる。こ
こで多重化回路２からの低次群ｉ用パリティ検出タイミ
ングクロ・ンク信号１１で、パリティ検出のスタートお
よびスト・ンプがコントロールされる。パリティ検出の
結果は、低次群ｉのパリティＰ＋６として出力され、パ
リティ付加回路４ａへ送られる。パリテイビ・ｙトＰＪ
およびＰｋにていても同様の手順のパリティ検出が行わ
れる。
れ多重用インタフェース回路１に入力され、多重化回路
２からの同期用タイミングクロック信号４で、多重化に
可能な形態をもつ同期信号に変換され、同期化低次群信
号５となる。同期化低次群信号５ （ｉ、ｊ、ｋ）は多
重化回路２へ送られ、パリティが付加されない高次群信
号９に多重化される。パリティが付加されない高次群信
号９は、パリティ付加回路４ａを通って、パリティが付
加された高次群信号１０となる。パリティビットＰＩは
次の様にして作られる。同期化低次群信号５は、多重化
回路へ送られる他、パリティ検出回路３に送られる。こ
こで多重化回路２からの低次群ｉ用パリティ検出タイミ
ングクロ・ンク信号１１で、パリティ検出のスタートお
よびスト・ンプがコントロールされる。パリティ検出の
結果は、低次群ｉのパリティＰ＋６として出力され、パ
リティ付加回路４ａへ送られる。パリテイビ・ｙトＰＪ
およびＰｋにていても同様の手順のパリティ検出が行わ
れる。
以上説明したように本発明は、各々の低次群信号に対応
したパリティビットを多重された低次群信号列の中に順
々に設けることにより、各低次群信号毎に誤の有無を検
出できるという効果がある。
したパリティビットを多重された低次群信号列の中に順
々に設けることにより、各低次群信号毎に誤の有無を検
出できるという効果がある。
第１図は本発明の一実施例の伝送符号を示すフレームフ
ォーマット図、第２図は本実施例のブロック図である。 １・・・多重用インタフェース回路、２・・・多重化回
路、３・・・パリティ検出回路、４ａ・・・ノにリテイ
イ寸カロ回路。
ォーマット図、第２図は本実施例のブロック図である。 １・・・多重用インタフェース回路、２・・・多重化回
路、３・・・パリティ検出回路、４ａ・・・ノにリテイ
イ寸カロ回路。
Claims (1)
- 多重化されたＮ個の低次群信号にパリテイビットを付加
して伝送する伝送符号の誤検出方式において、前記パリ
テイビットをそれぞれの低次群信号に対するＮ種類のパ
リテイビット（Ｐ＿１，Ｐ＿２，Ｐ＿３…Ｐ＿Ｎ）とし
、前記Ｎ種類のパリテイビットが多重されたＮ個の低次
群信号の次に順次付加されることを特徴とする伝送符号
の誤検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380690A JPH043542A (ja) | 1990-04-19 | 1990-04-19 | 伝送符号の誤検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380690A JPH043542A (ja) | 1990-04-19 | 1990-04-19 | 伝送符号の誤検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043542A true JPH043542A (ja) | 1992-01-08 |
Family
ID=14363648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10380690A Pending JPH043542A (ja) | 1990-04-19 | 1990-04-19 | 伝送符号の誤検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU654927B2 (en) * | 1993-04-04 | 1994-11-24 | Nihon Nohyaku Co., Ltd. | Herbicidal composition for upland farming and weeding method |
-
1990
- 1990-04-19 JP JP10380690A patent/JPH043542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU654927B2 (en) * | 1993-04-04 | 1994-11-24 | Nihon Nohyaku Co., Ltd. | Herbicidal composition for upland farming and weeding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5580867A (en) | Block synchronous signal extracting circuit | |
| JPS5523612A (en) | Detection system of faulty position of optical fiber transmission system | |
| JPS5813056B2 (ja) | 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法 | |
| JPH05268182A (ja) | Ｓｏｎｅｔ伝送信号処理方法およびｓｏｎｅｔ伝送信号処理装置 | |
| JPH043542A (ja) | 伝送符号の誤検出方式 | |
| KR870001716A (ko) | 순환디지탈정보 전송시스템 | |
| JPS5631264A (en) | Composite transmission system of data and sound | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JPH0435937B2 (ja) | ||
| JPS5723346A (en) | Code approving circuit | |
| JPS58220545A (ja) | デイジタル伝送方式 | |
| JPH0450777B2 (ja) | ||
| JPH02222235A (ja) | スタッフ多重変換装置の監視装置 | |
| SU993456A1 (ru) | Устройство дл синхронизации | |
| JPS59123329A (ja) | 符号誤り検出方式 | |
| JPS62120744A (ja) | Ｐｃｍ伝送符号化方式 | |
| JPS58219857A (ja) | デイジタル情報伝送方式 | |
| JPS628636A (ja) | フレ−ム同期装置 | |
| SU1478253A1 (ru) | Устройство диагностического контрол аппаратуры цифровой магнитной записи | |
| JPS62216539A (ja) | 時分割多重化信号のフレ−ム同期方式 | |
| JPS5679546A (en) | Data transmission system | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| KR950035184A (ko) | 직렬 비트 스트림의 동기 에러 보상 회로 | |
| JPS60137187A (ja) | 同期信号抽出回路 | |
| JPH07120955B2 (ja) | 光伝送方式 |