JPH04350772A - プリント配線板のパターン設計データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリント配線板のパター
ン設計データ処理装置に係り、特に回路部分に選択的に
メッキを行なうパターンメッキ工程を含む製造方法によ
り製造されるプリント配線板の、パターン設計データを
処理する装置に関する。

【０００２】近年の機器の小型化の要求に伴い、機器に
使用されるプリント配線板の高密度実装化や細線パター
ン化が進み、製造難易度も高まっていて製造性確保が要
求されている。このため、プリント配線板製造不良の主
要因であるメッキ厚の不均等を少なくするようなパター
ン設計データ処理が必要とされる。

【０００３】

【従来の技術】プリント配線板のパターン設計データ処
理装置は、図８に示す如きフローチャートに従って製造
されるプリント配線板の製造の基となるパターン設計デ
ータの作成、修正を行なう装置である。ここで、まず図
８のプリント配線板製造方法について説明するに、例え
ば銅張積層板上に銅箔のパターンを形成して多層プリン
ト配線板の中間層とし（ステップ１０１）、続いてプリ
プレグにより積層接着した後（ステップ１０２）、必要
な位置に基板を貫通した穴を穿設する（ステップ１０３
）。次にパネルメッキ法を適用して基板への全面メッキ
を行ない（ステップ１０４）、更に回路形成用ドライフ
ィルムレジストによる回路形成のための表面層プリント
を行なう（ステップ１０５）。

【０００４】続いて、電解銅メッキにより回路部分や配
線部分への選択メッキ（パターンメッキ）を行ない（ス
テップ１０６）、その後回路や配線以外の銅を除去する
表面層エッチングを行なって回路を形成する（ステップ
１０７）。次にはんだ付け時のライン間のはんだブリッ
ジによるショート防止、配線板の表面保護、絶縁劣化防
止などのため、形成した上記回路上にソルダレジストを
形成する（ステップ１０８）。

【０００５】そして、ソルダーコートを経て（ステップ
１０９）、最後にパンチングやシャリングなどにより規
定の寸法に切断したり外形仕上げを行ない（ステップ１
１０）、目的のプリント配線板（ここでは多層プリント
基板）を製造する。

【０００６】ここで、前記パターンメッキ工程１０６で
は、回路や配線部分に選択的に電解メッキ法でメッキを
行なう。この電解メッキ法は被メッキ物をカソードとし
金属イオン供給源をアノードとして、電解液（電解銅メ
ッキではピロリン酸銅メッキ浴又は硫酸銅メッキ浴）中
でカソードには負、アノードには正の電位をかけて行な
う。カソードでは金属イオン→金属への還元反応（析出
反応）が起こり、アノードでは金属→金属イオンへの酸
化反応（溶出反応）が起こっており、この時電流は電解
液の中をアノードからカソードに向かって流れる。

【０００７】ここで、電解メッキにおける電流密度分布
について模式的に説明すると、図９に示す如くアノード
４１に＋１．０Ｖ、カソード４２に０Ｖの電位がかかっ
ているものとすると、電解液は一種の抵抗体とみなすこ
とができるので、アノード４１からカソード４２方向へ
＋０．９Ｖ、＋０．８Ｖ，…，＋０．１Ｖの順で等電位
線４３が存在することとなり、この時電流４４は略等電
位線４３の間を最短距離で、すなわち等電位線４３を直
交に交わるようにアノード４１からカソード４２方向へ
流れる。この場合、図９に示す如くカソード４２の表面
に被メッキ物が存在しないときは、等電位線４３はアノ
ード４１とカソード４２と夫々平行になり、その結果、
カソード４２の表面での電流密度が均一になり、析出す
るメッキ厚も均一となる。

【０００８】これに対し、図１０に示す如く、カソード
４２の表面に被メッキ物である回路（又は配線）４５１
　〜４５３　と、それらの間に表面回路形成用ドライフ
ィルムレジスト４６とが存在し、回路４５１　〜４５３
　に選択的にメッキを行なう前記パターンメッキ工程１
０６では、同図に４３’で示す如く等電位線は互いに平
行とならず、等電位線４３’に対して直交するように流
れる電流４４’は、特に疎の部分の被メッキ物である回
路４５１　に集中し、回路４５１　のメッキ厚が、密の
部分の回路４５２　，４５３　のメッキ厚よりも厚くな
ってしまう。

【０００９】すると、前記表面層エッチング工程１０７
において、メッキ厚の厚い回路４５１　が他の回路４５
２　，４５３　に比し、サイドからのエッチングを受け
易くなり、図１１に５１で示す如く回路４５１　に回路
幅の細りが生じてしまう。更に、前記ソルダーレジスト
工程１０８において、図１２に示す如くパターン上のソ
ルダーレジスト５３がメッキ厚の厚い回路４５１　の表
面でクラック５４を生じたり、回路４５１　の側面に密
接にソルダーレジスト５３が形成されず、所謂エア入り
５５という空間部分が生じたりし、カバーリング性が悪
化する。

【００１０】しかるに、従来はパターン設計データ処理
装置は上記の回路の疎密に対しては全く考慮していなか
ったため、プリント配線板製造工場で、基板全体の疎密
の激しい回路に対しては、疎の空きスペースの部分に導
電テープを貼ってから前記パターンメッキ工程１０６に
投入することで、電解メッキの電流密度分布をある程度
均等化し、それによりメッキ厚の均一化を図っている。

【００１１】

【発明が解決しようとする課題】しかるに、従来は作業
者の目視により回路パターンの疎の部分を探して上記の
導電テープを貼付するようにしているため、作業にバラ
ツキがあり、またパターンメッキ工程１０６終了後は上
記導電テープを剥がすため、導電テープの貼り、剥しに
かなり長時間必要とする。更に局部的に疎の部分がある
回路に対しては導電テープを貼ることができないため、
メッキ厚の均一化が高精度にできない。

【００１２】本発明は以上の点に鑑みなされたもので、
設計段階でパターン面積密度を自動的に均一化すること
により、上記の課題を解決したプリント配線板のパター
ン設計データ処理装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。同図中、１１は検出手段で、プリント配線板
のパターン設計データに基づいて、配線後のプリント配
線板上の空きスペースを検出する。１２はデータ生成手
段で、検出手段１１により検出された空きスペースに、
ダミーパターンを一定間隔で配置するためのダミーパタ
ーンデータを自動生成する。更に、１３は付加手段で、
データ生成手段１２により生成されたダミーパターンデ
ータをプリント配線板のパターン設計データに付加して
最終的なパターン設計データとして出力する。

【００１４】

【作用】検出手段１１に入力されるプリント配線板のパ
ターン設計データが、例えば図２（Ａ）に２０で示す如
きパターンを示しているものとする。同図（Ａ）中、２
１は配線で銅箔よりなる。また２２は基板表面である。 検出手段１１はかかるパターン２０を示すパターン設計
データに基づいて、パターンの疎密状態を識別するため
に、図２（Ｂ）に示す如くパターン２０を一定面積の格
子２３で分割し、各格子２３の中で配線２１や回路など
が存在しない空白の格子を空きスペースとして検出する
。

【００１５】データ生成手段１２はこの検出空きスペー
スの各格子位置に、格子面積より小面積の例えば円形の
ダミーパターンを配置させるダミーパターンデータを自
動生成する。

【００１６】付加手段１３はこのダミーパターンデータ
を図２（Ａ）のパターン２０を示すパターン設計データ
に付加することにより、最終的に図２（Ｃ）に示すパタ
ーン２５を示すパターン設計データを出力する。図２（
Ｃ）において、２６は上記のダミーパターンで、図示の
如く空きスペースに一定間隔で配置されている。

【００１７】これにより、本発明ではプリント配線板の
各部位においてパターン面積密度が図３にＩで示す如く
大きな変化がある図２（Ａ）のパターン設計データから
、図３にＩＩで示す如く各部位でパターン面積密度の変
化が極めて少ない図２（Ｃ）のパターン設計データを出
力することができる。

【００１８】従って、本発明のパターン設計データによ
り作成されるプリント配線板を前記したパターンメッキ
工程１０６に投入した場合、図４に示す如くカソード４
２の表面の基板には疎の部分の回路４５１　の周囲にダ
ミーパターン３１，３２が夫々形成されてパターン面積
密度が略均等化されているため、同図に４３”で示す如
く等電位線が略平行となり、等電位線４３”に対して直
交するように流れる電流４４”の電流密度を各回路４５
１　〜４５３において略均一にすることができる。

【００１９】

【実施例】図５は本発明装置の一実施例を有するシステ
ム構成図を示す。同図中、３４はパターンデータ編集装
置で、コンピュータ、グラフィックディスプレイ、ディ
ジタイザなどからなり、ＣＡＤ（Ｃｏｍｐｕｔｅｒ　Ａ
ｉｄｅｄ　Ｄｅｓｉｇｎ）システムの要部を構成してお
り、プリント配線板のパターン設計データの作成、修正
、編集が可能である。

【００２０】３５は本発明の一実施例のパターン設計デ
ータ処理装置で、前記した検出手段１１、データ生成手
段１２及び付加手段１３を有し、パターンデータ編集装
置３４からのパターン設計データに、前記したダミーパ
ターンデータを付加したデータを、最終的なパターン設
計データとして作成する。

【００２１】３６は製造データ出力装置で、パターン設
計データ処理装置３５からのパターン設計データが入力
されると共に、その他の情報（ドリル穴情報、シンボル
情報、ソルダレジスト情報他）が入力され、これらの入
力情報及びデータに基づいて実際のプリント配線板の製
造に必要な各種数値制御機器（穴あけ加工機、部品装着
機など）を駆動するための製造データを生成して出力す
る。この製造データは磁気テープ３７やプリント用紙３
８に記録される。

【００２２】図６はパターン設計データ処理装置３５の
入力パターン設計データによるパターンの一例を示す。 同図中、黒い部分が銅箔の配線又は回路部分を示し、白
い部分が空きスペースを示す。同図のパターンは、回路
６１〜６３の周囲及び回路６１の図中、下側に大きな空
きスペース６４〜６７が存在する。

【００２３】図７はパターン設計データ処理装置３５の
出力パターン設計データによるパターンの一例を示す。 同図からわかるように、本実施例によれば、図６の大き
な空きスペース６４〜６７及びその他配線間の小さな空
きスペースの所にも、ランド形状のダミーパターン７１
を一定間隔で配置したパターンを得ることができる。こ
れにより、本実施例の図７のパターンをパターンメッキ
した場合のメッキ厚みのばらつきは、従来の図６のパタ
ーンをパターンメッキした場合のそれに比し大きく改善
されたことが本発明者の試作実験の結果確認された。こ
のように、本実施例によれば、局部的に疎の部分がある
回路パターンに対してもメッキ厚の均一化ができ、また
作業者による導電テープの貼り及び剥しが不要であるの
で、作業効率を大幅に改善することができる。

【００２４】

【発明の効果】上述の如く、本発明によれば、疎密の部
分が夫々混在するパターンに対しても、パターン面積密
度を全面に亘って略均等化することができるため、電解
メッキでの電流密度をパターン全面において略均一にす
ることができ、よってプリント配線板の製造における歩
留りや品質を大幅に向上させることができ、またパター
ン設計段階でパターン面積密度が均等化するように設計
データを生成しているため、従来の如き導電テープの貼
付及び剥離の作業を全く不要にでき、作業時間の短縮化
及び作業能率の向上に寄与するところ大である等の特長
を有するものである。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の作用説明図である。

【図３】図２のパターン面積密度特性を示す図である。

【図４】本発明装置の設計データにより作成されるプリ
ント配線板の電解メッキ時の電流密度分布説明図である
。

【図５】本発明装置の一実施例を有するシステム構成図
である。

【図６】本発明装置の一実施例の入力パターン設計デー
タによるパターンの一例を示す図である。

【図７】本発明装置の一実施例の出力パターン設計デー
タによるパターンの一例を示す図である。

【図８】プリント配線板の製造方法の一例の説明用フロ
ーチャートである。

【図９】電解メッキにおける電流密度分布説明図である
。

【図１０】電解メッキにおける電流密度分布説明図であ
る。

【図１１】回路幅の細りを説明する図である。

【図１２】ソルダーレジストのカバーリング性の悪化を
説明する図である。

【符号の説明】

１１　　検出手段 １２　　データ生成手段 １３　　付加手段 ２６，７１　　ダミーパターン

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　プリント配線板のパターン設計データ
   に基づいて、配線後のプリント配線板上の空きスペース
   を検出する検出手段（１１）と、該検出手段（１１）に
   より検出された空きスペースに、ダミーパターンを一定
   間隔で配置するためのダミーパターンデータを自動生成
   するデータ生成手段（１２）と、該データ生成手段（１
   ２）により生成されたダミーパターンデータを前記プリ
   ント配線板のパターン設計データに付加して最終的なパ
   ターン設計データとして出力する付加手段（１３）とを
   有することを特徴とするプリント配線板のパターン設計
   データ処理装置。