JPH0434628A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は主記憶にダイナミックＲＡＭを使用したコンピ
ュータシステムに採用して好適なメモリ制御装置に関す
る。

（従来の技術） 比較的大容量の主記憶にダイナミックＲＡＭが使用され
、リフレッシュが重要な設計事項であることは周知のと
おりである。第３図を用いて従来のリフレッシュ動作を
説明する。システムのメモリ２つのメモリブロックＡ　
（３１）、Ｂ　（３２）で構成されているとする。メモ
リブロックＡ（３１）、Ｂ　（３２）はダイナミックＲ
ＡＭによって構成されるため、リフレッシュ動作が必要
となる。リフレッシュ信号生成回路（３３）で作られた
リフレッシュ信号はメモリブロックＡ（３１）、Ｂ　（
３２）のそれぞれに加えられ、リフレッシュ動作が実行
されることにより、上記各メモリブロック３１．３２内
のメモリデータが保持される。

上記した従来のメモリ制御手段においては、メモリブロ
ック各々にリフレッシュ信号が加えられているため、あ
るアプリケーションプログラムの実行で２つのメモリブ
ロックとも使用されている。

いないに係わらずリフレッシュ動作が実行される。

（発明が解決しようとする課題） 上記のように従来は、使用していないメモリブロックに
もリフレッシュ動作を行っている。消費電力の面からみ
ると使用していないメモリブロック内のデータは保持す
る必要がなく、従ってリフレッシュ動作を行う必要がな
い。にもかかわらずリフレッシュを行っているというこ
とは、無駄な電力を使用していることになる。

この発明は、上記欠点に鑑みてなされたものであり、使
用していないメモリブロックのりフレツユを制御する事
により、必要なメモリブロックのみリフレッシュ動作を
行ない、最低限のメモリ消費電力でシステムを動作させ
ることのできるメモリ制御装置を提供することを目的と
する。

［発明の構成］ （課題を解決するための手段） 本発明のメモリ制御装置は、ダイナミックＲＡＭで構成
される複数のメモリブロックと、各メモリブロックに対
しリフレッシュを行うためのりフレッシニ信号を生成す
るリフレッシュ信号生成回路と、各メモリブロックに対
して供給されるリフレッシュ信号をプログラムで使用さ
れるアドレスの最大値に従い許可、禁止するリフレッシ
ュ制御装置で構成され、上記リフレッシュ制御装置によ
り必要なメモリブロックのみリフレッシュ操作を行うす
ることを特徴とする。

（作　用） 上述した構成にて、メモリブロック毎に、そのブロック
にリフレッシュ信号を与えるかどうかを記憶し、これに
従いリフレッシュ信号を必要としないメモリブロックに
リフレッシュ信号を供給しないようにゲートして、メモ
リブロックに加えられるリフレッシュ信号を制御し無駄
なリフレッシュを排除する。

このようなリフレッシュ制御機能を有して、アプリケー
ションで使用されるメモリブロックのみリフレッシュ動
作を行うことにより、従来より少ないメモリ消費電力で
システムの動作が可能となる。特に省電力化が重要な設
計事項となっているバッテリ駆動のラップトツブパソコ
ンに採用して顕著な効果が得られる。

（実施例） 以下、本発明の実施例につき図面を使用して説明する。

第１図は本発明の一実施例を示すブロック図である。

図において、符号１１はメモリブロックＡであり、ダイ
ナミックＲＡＭで構成されている。符号１２はメモリブ
ロックＢであり、これもまたダイナミックＲＡＭで構成
されている。符号１３はアンドゲートであり、メモリブ
ロックＡ１１へのリフレッシュ信号をゲートする。符号
１４もナントゲートであり、メモリブロックＢ１２への
リフレッシュ信号をゲートする。符号１５はフリップフ
ロップであり、メモリブロックＡｌｌへのリフレッシュ
を行ううかどうかを記憶する。符号１６はフリップフロ
ップであり、メモリブロックＢ１２へのリフレッシュを
行うかどうかを記憶する。符号１７はリフレッシュ信号
生成回路であり、ダイ１２に対するリフレッシュ信号を
生成する。

又、符号ａはリフレッシュ信号であり、リフレッシュ信
号生成回路１７で生成される。符号すはメモリブロック
Ａ１１のリフレッシュ信号であり、この信号でメモリブ
ロックＡ１１はリフレッシュ動作を行う。符号Ｃはメモ
リブロックＢ１２のりフリッシュ信号であり、この信号
でメモリブロックＢ１２はリフレッシュ動作を行う。

第２図は本発明の他の実施例を示すブロック図である。

図において、２１はアプリケージ白ンの最大アドレス値
が設定されるレジスタ、１２はメモリブロックＡｌｌの
開始アドレス値か設定されるレジスタである。これを比
較器２３により比較することでメモリブロックＡ１１に
対するリフレッシュ許可信号が生成される。また、２４
はメモリブロックＢ１２の開始アドレス値が設定される
レジスタであり、アプリケーションの最大アドレス値と
比較器２５にて比較することにより、メモリブロックＢ
１２に対するリフレッシュ許可信号が生成される。

以下、本発明の実施例における動作について説明する。

まず第１図に示す一実施例における動作について説明す
る。

本発明の実施例では理解を容易にするため、主記憶は２
つのメモリブロック（１１，１２）から構成されている
。２つのメモリブロック１１゜１２とも使用される場合
、リフレッシュ信号生成回路１７から出力されるリフレ
ッシュ信号は、リフレッシュ許可フリップフロップ１５
．１６がともにｍ　１”であるため、メモリブロックＡ
１１゜Ｂ１２のそれぞれに加えられ、これによってメモ
リ内のデータは保持される。２つのメモリブロックＡｌ
ｌ、Ｂ１２のうち、片方（たとえばＡブロックのみ）使
用する場合、リフレッシュ許可フリップフロップ１５の
みを“１”にする事により、リフレッシュ信号はメモリ
ブロックＡｌｌのみに加えられ、メモリブロックＡｌｌ
内部のデータは保持される。メモリブロックＢ１２はリ
フレッシュ信号が加えられないので、メモリブロックＢ
１２内部のデータは保持されない。しかしメモリブロッ
クＢ１２のデータは使用されないため、データはどのよ
うな内容であってもかまわない。

これは実行するプログラムサイズが片方のメモリブロッ
クのサイズで十分なとき等である。

リフレッシュ許可フリップフロップ１５．１６のセット
・リセットは、システム外部からの手操作でも良いし、
プログラムによりセット・リセット可能にしても構わな
い。

上述した実施例では、メモリブロックが２つの場合につ
いてのみ説明を行ったが、２つに限らない、多くなれば
なるほど効果が大きくなることは明白である。また、本
発明の実施例では、リフレッシュ信号で行ったが、ダイ
ナミックＲＡＭの制御の回路上、アクセスしないメモリ
ブロックに対して制御信号が加えられる場合、その信号
もゲートにより禁止すれば一層消費電力が抑えられる。

第１図に示す一実施例では、リフレッシュ禁止手段とし
てフリップフロップとゲートを使用したが、ｊｉ２図に
示す様にメモリブロックの開始アドレスとアプリケーシ
ョンの最大アドレスを比較し、その結果によりメモリの
リフレッシュ信号を禁止する方法も考えられる。

［発明の効果コ 以上説明のように本発明によれば、アプリケーションで
使用されるメモリブロックのみリフレッシュ動作を行う
ことにより、従来より少ないメモリ消費電力でシステム
の動作が可能となる。近年商品化されているバッテリー
駆動のシステムはこれによって低消費電力化をはかるこ
とによりシステムの稼働時間を延ばすことができる。特
にバッテリ駆動のラップトツブパーソナルコンピュータ
に採用して顕著な効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は従来の
構成例を示すブロック図である。 １１．１２・・・メモリブロック、１３．１４・・・ア
ントゲ−）、１５．１６・・・フリップフロップ、２３
．２５・・・比較器。 出願人代理人　弁理士　鈴江武彦 システムバス 第２図

Claims (1)

【特許請求の範囲】
1. ダイナミックＲＡＭで構成される複数のメモリブロック
   と、この各メモリブロックに対してリフレッシュを行う
   ためのリフレッシュ信号を生成するリフレッシュ信号生
   成回路と、上記各メモリブロックに対して供給されるリ
   フレッシュ信号をプログラムで使用されるアドレスの最
   大値に従い許可、禁止するリフレッシュ制御装置とを具
   備し、上記リフレッシュ制御装置により必要なメモリブ
   ロックのみリフレッシュ操作を行うことを特徴とするメ
   モリ制御装置。